[go: up one dir, main page]

CN111106235B - 半导体元件及其制作方法 - Google Patents

半导体元件及其制作方法 Download PDF

Info

Publication number
CN111106235B
CN111106235B CN201811267036.0A CN201811267036A CN111106235B CN 111106235 B CN111106235 B CN 111106235B CN 201811267036 A CN201811267036 A CN 201811267036A CN 111106235 B CN111106235 B CN 111106235B
Authority
CN
China
Prior art keywords
electrode layer
lower electrode
layer
forming
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811267036.0A
Other languages
English (en)
Other versions
CN111106235A (zh
Inventor
王慧琳
许家彰
翁宸毅
谢晋阳
张境尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202310732103.6A priority Critical patent/CN116963582A/zh
Priority to CN201811267036.0A priority patent/CN111106235B/zh
Priority to US16/200,520 priority patent/US10840432B2/en
Publication of CN111106235A publication Critical patent/CN111106235A/zh
Priority to US17/064,607 priority patent/US11430946B2/en
Priority to US17/867,702 priority patent/US11818965B2/en
Application granted granted Critical
Publication of CN111106235B publication Critical patent/CN111106235B/zh
Priority to US18/376,437 priority patent/US12102014B2/en
Priority to US18/811,754 priority patent/US20240415026A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一金属间介电层于一基底上，然后形成一金属内连线于金属间介电层内，形成一下电极层于金属间介电层上，其中下电极层包含一浓度梯度，形成一自由层于下电极层上，形成一上电极层于自由层上，再图案化该上电极层、该自由层以及该下电极层以形成一磁性隧穿接面(magnetic tunneling junction,MTJ)。

Description

半导体元件及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法，特别是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)及其制作方法。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各项异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿接面(结)(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例揭露一种制作半导体元件的方法。首先形成一金属间介电层于一基底上，然后形成一金属内连线于金属间介电层内，形成一下电极层于金属间介电层上，其中下电极层包含一浓度梯度，形成一自由层于下电极层上，形成一上电极层于自由层上，再图案化该上电极层、该自由层以及该下电极层以形成一磁性隧穿接面(magnetictunneling junction,MTJ)。
本发明另一实施例揭露一种半导体元件，其主要包含一磁性隧穿接面(magnetictunneling junction,MTJ)设于一基底上，其中该MTJ包含一下电极层且该下电极层包含一浓度梯度、一自由层设于该下电极层上以及一上电极层设于自由层上。
附图说明
图1至图6为本发明一实施例制作一MRAM单元的方式示意图；
图7至图8为本发明一实施例制作半导体元件的方法示意图。
主要元件符号说明
12 基底 14 MTJ区域
16 逻辑区域 18 层间介电层
20 金属内连线结构 22 金属内连线结构
24 金属间介电层 26 金属内连线
28 停止层 30 金属间介电层
32 金属内连线 34 阻障层
36 金属层 38 图案化掩模
40 开口 42 凹槽
44 下电极层 46 固定层
48 阻障层 50 自由层
52 上电极层 54 对准标记
56 对准标记 62 MTJ
64 第一倾斜侧壁 66 第二倾斜侧壁
68 间隙壁 70 间隙壁
72 金属间介电层 74 接触插塞
具体实施方式
请参照图1至图6，图1至图6为本发明一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一磁性隧穿接面(magnetic tunneling junction,MTJ)区域14以及一逻辑区域16。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)18等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层18可设于基底12上并覆盖MOS晶体管，且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后在MTJ区域14以及逻辑区域16的层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trench conductor)，金属内连线结构22中设于MTJ区域14的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属层36较佳包含铜、金属间介电层24、30较佳包含氧化硅、而停止层28则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，但不局限于此。
接着依序形成一下电极层44以及一图案化掩模38，例如一图案化光阻于金属间介电层30上，其中图案化掩模38较佳包含一开口40暴露出下电极层44表面。在本实施例中，下电极层44较佳包含导电材料例如氮化钽(TaN)，但不局限于此，依据本发明其他实施例下电极层44又可包含钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)或其组合。
另外需注意的是，本实施例的下电极层44较佳包含一浓度梯度(concentrationgradient)，亦即整个下电极层44的浓度分布并非完全均一且较佳视材料的组成由下往上递增或递减。以本实施例中下电极层44由氮化钽所构成为例，下电极层44的氮浓度较佳由下电极层44下表面朝下电极层44上表面渐渐递增，而下电极层44的钽浓度则较佳由下电极层44下表面朝下电极层44上表面渐渐递减。换句话说靠近下电极层44下表面或下电极层44与金属内连线32交界处较佳具有较高浓度的钽原子或较低浓度的氮原子分布，而靠近下电极层44上表面处则较佳具有较高浓度的氮原子或较低浓度的钽原子分布。若从具体数据来看，本实施例中下电极层44上表面的氮对钽比例较佳介于1.53至1.87而下电极层44下表面的氮对钽比例则较佳介于0.18至0.22。
随后如图2所示，利用图案化掩模38为掩模以蚀刻方式去除部分下电极层44以及部分金属间介电层30以形成一凹槽42作为一对准标记54，然后再去除图案化掩模38。在本实施例中，凹槽42底部较佳切齐于金属间介电层30底部或停止层28顶部，但不局限于此，依据本发明一实施例凹槽42底部又可选择略高于金属间介电层30底部、略低于金属间介电层30底部甚至深入部分停止层28内，这些变化形也属本发明所涵盖的范围。
然后如图3所示，依序形成一固定层46、一阻障层48、一自由层50以及一上电极层52于下电极层44上并填入凹槽42内，
接着如图4所示，利用光刻及蚀刻制作工艺图案化上电极层52、自由层50、阻障层48、固定层46以及下电极层44以形成MTJ 62以及另一对准标记56于MTJ 62旁，其中对准标记56可在后续制作工艺中作为用来形成逻辑区域16内金属内连线的对准标记。在本实施例中，固定层46可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层48可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层50可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层50的磁化方向会受外部磁场而「自由」改变。上电极层52与下电极层44可包含相同或不同导电材料，例如两者均可包含但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。
值得注意的是，本实施例较佳利用离子束蚀刻制作工艺(ion beam etching,IBE)以去除部分上电极层52、部分自由层50、部分阻障层48、部分固定层46、部分下电极层44以及部分金属间介电层30形成MTJ 62。由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30上表面较佳略低于金属内连线32上表面且金属间介电层30上表面较佳呈现一弧形或曲面。
另外又需注意的是，本实施例利用离子束蚀刻制作工艺去除部分金属间介电层30的时候较佳一同去除部分金属内连线32，使金属内连线32靠近MTJ 62的交界处形成第一倾斜侧壁64以及第二倾斜侧壁66。
然后如图5所示，形成一衬垫层(图未示)于MTJ 62上并覆盖金属间介电层30表面，其中衬垫层较佳包含氧化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。接着进行一蚀刻制作工艺去除部分衬垫层以形成一间隙壁70于MTJ 62旁以及间隙壁68于对准标记56旁，其中间隙壁70较佳设于MTJ 62侧壁并同时覆盖并接触金属内连线32的第一倾斜侧壁64以及第二倾斜侧壁66。
之后如图6所示，先形成另一金属间介电层72于MTJ区域14以及逻辑区域16，利用平坦化制作工艺如CMP使金属间介电层72上表面切齐MTJ62上表面，再进行一图案转移制作工艺，例如可利用一图案化掩模去除逻辑区域16的部分的金属间介电层72以形成接触洞(图未示)并暴露出下面的金属内连线26。然后于接触洞中填入所需的金属材料，例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层34以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合的低阻抗金属层36。接着进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞74于接触洞内电连接金属内连线26。至此即完成本发明一实施例的一半导体元件的制作。
请再参照图6，图6另揭露本发明一实施例的半导体元件的结构示意图。如图6所示，半导体元件主要包含一MTJ 62设于基底12上，其中MTJ 62又细部包含一下电极层44、一固定层46设于下电极层44上、一阻障层48设于固定层46上、一自由层50设于阻障层48上以及一上电极层52设于自由层50上。
在本实施例中，下电极层44包含一浓度梯度，或更具体而言整个下电极层44的浓度分布较佳视材料的组成由下往上递增或递减。以本实施例中下电极层44由氮化钽所构成为例，下电极层44的氮浓度较佳由下电极层44下表面朝下电极层44上表面渐渐递增，而下电极层44的钽浓度则较佳由下电极层44下表面朝下电极层44上表面渐渐递减。换句话说靠近下电极层44下表面或下电极层44与金属内连线交界处较佳具有较高浓度的钽原子或较低浓度的氮原子分布，而靠近下电极层44上表面处则较佳具有较高浓度的氮原子或较低浓度的钽原子分布。从具体数据来看，本实施例中下电极层44上表面的氮对钽比例较佳介于1.53至1.87而下电极层44下表面的氮对钽比例则较佳介于0.18至0.22。
此外半导体元件又包含一对准标记56设于MTJ 62旁，其中对准标记56包含固定层46设于部分金属间介电层30内及停止层28上、一阻障层48设于固定层46上、一自由层50设于阻障层48上以及一上电极层52设于自由层50上，其中固定层46、阻障层48以及自由层50均各自包含U形剖面且对准标记56底部较佳切齐金属间介电层30下表面及略低于MTJ 62底部。
请继续参照图7至图8，图7至图8为本发明一实施例制作半导体元件的方法示意图。如图7所示，本发明于图4利用光刻及蚀刻制作工艺图案化上电极层52、自由层50、阻障层48、固定层46以及下电极层44以形成MTJ 62的时候可选择去除凹槽42或对准标记54内的电极层52、自由层50、阻障层48以及固定层46并再次暴露出停止层28表面，然后如图5所示形成一衬垫层(图未示)于MTJ 62上覆盖金属间介电层30表面，并同时填入部分凹槽42内，接着进行一蚀刻制作工艺去除部分衬垫层以形成一间隙壁70于MTJ 62旁以及间隙壁68于凹槽42或对准标记54的内侧侧壁。
随后如图8所示，比照图6的制作工艺先形成另一金属间介电层72于MTJ区域14以及逻辑区域16，利用平坦化制作工艺如CMP使金属间介电层72上表面切齐MTJ 62上表面并同时形成另一对准标记56于MTJ 62旁，其中对准标记56较佳包含一设于金属间介电层30内的凹槽42以及间隙壁68分别设于凹槽42两侧的侧壁上。之后再进行一图案转移制作工艺并搭配金属内连线制作工艺，以于逻辑区域16形成金属内连线或接触插塞74电连接金属内连线26。至此即完成本发明另一实施例之一半导体元件的制作。
综上所述，一般于基底上图案化MTJ堆叠层以形成MTJ 62之前为了使图案化的过程更为精准，通常会在沉积MTJ的下电极层之后于预定形成MTJ62的位置旁形成凹槽42作为对准标记54。由于现行的下电极层均为具有均一浓度的材料使对准标记54在定位上较为困难，因此本发明较佳调整下电极层44的材料组成使下电极层44具有一浓度梯度，例如前述实施例所揭露下电极层44的氮浓度较佳由下电极层44下表面朝下电极层44上表面渐渐递增，而下电极层44的钽浓度则较佳由下电极层44下表面朝下电极层44上表面渐渐递减。通过调整下电极层44的浓度分布本发明可于制作对准标记时提升定位上的可视度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (9)

1.一种制作半导体元件的方法，包含：
形成金属间介电层于基底上；
形成金属内连线于该金属间介电层内；
形成下电极层于该金属间介电层上，其中该下电极层的材料组成中元素的浓度由下往上递增或递减；
形成自由层于该下电极层上；
形成上电极层于该自由层上；以及
图案化该上电极层、该自由层以及该下电极层以形成磁性隧穿接面，即MTJ，
其中该下电极层包含氮化钽，该下电极层的氮浓度由该下电极层下表面朝该下电极层上表面渐渐递增，该下电极层的钽浓度由该下电极层下表面朝该下电极层上表面渐渐递减。
2.如权利要求1所述的方法，另包含：
形成图案化掩模于该下电极层上；
去除部分该下电极层以及部分该金属间介电层以形成凹槽；
形成该自由层于该下电极层上并填入该凹槽内；
形成该上电极层于该自由层上；以及
图案化该上电极层、该自由层以及该下电极层以形成该MTJ以及对准标记于该MTJ旁。
3.如权利要求1所述的方法，另包含：
形成固定层于该下电极层上；以及
在形成该自由层之前形成阻障层于该固定层上。
4.如权利要求1所述的方法，其中该下电极层上表面的氮对钽比例介于1.53至1.87。
5.如权利要求1所述的方法，其中该下电极层下表面的氮对钽比例介于0.18至0.22。
6.一种半导体元件，其特征在于，包含：
磁性隧穿接面，即MTJ，设于基底上，该MTJ包含：
下电极层，其中该下电极层的材料组成中元素的浓度由下往上递增或递减；
自由层，设于该下电极层上；以及
上电极层，设于该自由层上，
其中该下电极层包含氮化钽，该下电极层的氮浓度由该下电极层下表面朝该下电极层上表面渐渐递增，该下电极层的钽浓度由该下电极层下表面朝该下电极层上表面渐渐递减。
7.如权利要求6所述的半导体元件，另包含：
固定层，设于该下电极层上；以及
阻障层，设于该固定层上。
8.如权利要求6所述的半导体元件，其中该下电极层上表面之氮对钽比例介于1.53至1.87。
9.如权利要求6所述的半导体元件，其中该下电极层下表面的氮对钽比例介于0.18至0.22。
CN201811267036.0A 2018-10-29 2018-10-29 半导体元件及其制作方法 Active CN111106235B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202310732103.6A CN116963582A (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法
CN201811267036.0A CN111106235B (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法
US16/200,520 US10840432B2 (en) 2018-10-29 2018-11-26 Semiconductor device and method for fabricating the same
US17/064,607 US11430946B2 (en) 2018-10-29 2020-10-07 Semiconductor device and method for fabricating the same
US17/867,702 US11818965B2 (en) 2018-10-29 2022-07-19 Semiconductor device and method for fabricating the same
US18/376,437 US12102014B2 (en) 2018-10-29 2023-10-03 Semiconductor device and method for fabricating the same
US18/811,754 US20240415026A1 (en) 2018-10-29 2024-08-21 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811267036.0A CN111106235B (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310732103.6A Division CN116963582A (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法

Publications (2)

Publication Number Publication Date
CN111106235A CN111106235A (zh) 2020-05-05
CN111106235B true CN111106235B (zh) 2023-07-11

Family

ID=70325537

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310732103.6A Pending CN116963582A (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法
CN201811267036.0A Active CN111106235B (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310732103.6A Pending CN116963582A (zh) 2018-10-29 2018-10-29 半导体元件及其制作方法

Country Status (2)

Country Link
US (5) US10840432B2 (zh)
CN (2) CN116963582A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963582A (zh) * 2018-10-29 2023-10-27 联华电子股份有限公司 半导体元件及其制作方法
CN117425389A (zh) 2019-05-20 2024-01-19 联华电子股份有限公司 半导体元件及其制作方法
US11227892B2 (en) * 2019-06-18 2022-01-18 International Business Machines Corporation MRAM integration with BEOL interconnect including top via
CN117295388A (zh) * 2019-09-03 2023-12-26 联华电子股份有限公司 磁阻式随机存取存储器
US11152305B1 (en) * 2020-07-20 2021-10-19 Winbond Electronics Corp. Semiconductor device and method of manufacturing the same
CN116133510A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 一种制作半导体元件的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855929A (zh) * 2011-06-30 2013-01-02 索尼公司 存储元件、制造存储元件的方法以及存储装置
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248151B1 (en) * 1997-11-25 2001-06-19 Xerox Corporation Method of manufacturing three dimensional parts using an inert gas
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP5474272B2 (ja) * 2005-03-15 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル メモリ装置及びその製造方法
US7726545B2 (en) * 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
US7838436B2 (en) 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
KR101066114B1 (ko) * 2009-07-31 2011-09-20 전자부품연구원 열전도성 기판 및 그의 제조방법
US8879314B2 (en) * 2011-06-06 2014-11-04 Iii Holdings 1, Llc Memory cell with Schottky diode
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US8995181B2 (en) * 2013-03-21 2015-03-31 Daisuke Watanabe Magnetoresistive element
US9054301B2 (en) * 2013-04-15 2015-06-09 Yimin Guo Method of making an integrated device using oxygen ion implantation
KR20140133121A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 자기저항소자, 이를 포함하는 디지타이저 센싱 패널, 디스플레이 장치 및 자기저항소자의 제조 방법.
US9024436B2 (en) * 2013-06-19 2015-05-05 Broadcom Corporation Thermal interface material for integrated circuit package
CN104582234A (zh) * 2013-10-12 2015-04-29 富葵精密组件(深圳)有限公司 散热装置、其制作方法及具有散热装置的柔性电路板
US9287322B2 (en) * 2014-05-12 2016-03-15 Samsung Electronics Co., Ltd. Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
KR102210329B1 (ko) * 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
KR102465539B1 (ko) * 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
JP2017092274A (ja) * 2015-11-11 2017-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9847275B2 (en) * 2015-12-21 2017-12-19 International Business Machines Corporation Distribution and stabilization of fluid flow for interlayer chip cooling
US10032980B2 (en) * 2016-04-26 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for producing the same
US10804460B2 (en) * 2016-07-01 2020-10-13 Intel Corporation Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
US10586914B2 (en) * 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
US10181432B2 (en) * 2017-03-16 2019-01-15 Intel Corporation Computing system with a thermal interface comprising magnetic particles
US10319609B2 (en) * 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
US10164182B1 (en) * 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10199303B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
US10361162B1 (en) * 2018-01-23 2019-07-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of STT-MRAM in multichip packaging and method of manufacturing the same
US10714679B2 (en) * 2018-02-08 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. CMP stop layer and sacrifice layer for high yield small size MRAM devices
JP2019160938A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 磁気記憶装置及びその製造方法
US11201102B2 (en) * 2018-05-10 2021-12-14 International Business Machines Corporation Module lid with embedded two-phase cooling and insulating layer
US20200263285A1 (en) * 2018-08-02 2020-08-20 Lyten, Inc. Covetic materials
TWI678820B (zh) * 2018-08-02 2019-12-01 世界先進積體電路股份有限公司 磁阻裝置及其形成方法
US20200052196A1 (en) * 2018-08-07 2020-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
US10381466B1 (en) * 2018-10-12 2019-08-13 The Florida International University Board Of Trustees Nanoparticle based computing architecture
US10553789B1 (en) * 2018-10-29 2020-02-04 International Business Machines Corporation Fully aligned semiconductor device with a skip-level via
CN116963582A (zh) * 2018-10-29 2023-10-27 联华电子股份有限公司 半导体元件及其制作方法
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US11062971B2 (en) * 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same
US20200227338A1 (en) * 2019-01-15 2020-07-16 Intel Corporation Multilayered thermal interface material (tim) with reduced thermal resistance
EP3683831B1 (en) * 2019-01-15 2024-12-04 Infineon Technologies AG Interface material comprising a polymer ceramic
US11127942B2 (en) * 2019-10-25 2021-09-21 Lyten, Inc. Systems and methods of manufacture of carbon based structures incorporated into lithium ion and lithium sulfur (li s) battery electrodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855929A (zh) * 2011-06-30 2013-01-02 索尼公司 存储元件、制造存储元件的方法以及存储装置
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术

Also Published As

Publication number Publication date
US11430946B2 (en) 2022-08-30
US12102014B2 (en) 2024-09-24
US20220352459A1 (en) 2022-11-03
US20240032440A1 (en) 2024-01-25
US20210028351A1 (en) 2021-01-28
CN116963582A (zh) 2023-10-27
US11818965B2 (en) 2023-11-14
US20240415026A1 (en) 2024-12-12
US20200136014A1 (en) 2020-04-30
US10840432B2 (en) 2020-11-17
CN111106235A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN112447788B (zh) 磁阻式随机存取存储器
CN112968036B (zh) 半导体元件及其制作方法
CN110890460B (zh) 半导体元件及其制作方法
CN111969103B (zh) 半导体元件及其制作方法
CN111106235B (zh) 半导体元件及其制作方法
CN111564468B (zh) 半导体元件及其制作方法
CN111916472B (zh) 磁阻式随机存取存储器
CN111129289B (zh) 半导体元件及其制作方法
CN111009606B (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
TW202119665A (zh) 半導體元件及其製作方法
CN112018146B (zh) 磁阻式随机存取存储器
CN110459673B (zh) 半导体元件及其制作方法
TW202123501A (zh) 半導體元件及其製作方法
CN115915904A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN113594086B (zh) 半导体元件及其制作方法
CN112420918B (zh) 半导体元件及其制作方法
CN115377283A (zh) 磁阻式随机存取存储器
CN113539943B (zh) 半导体元件及其制作方法
TW202439946A (zh) 半導體元件及其製作方法
CN116267013A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant