[go: up one dir, main page]

CN1110160C - 含环形缓冲存储器的数据处理装置 - Google Patents

含环形缓冲存储器的数据处理装置 Download PDF

Info

Publication number
CN1110160C
CN1110160C CN96121933A CN96121933A CN1110160C CN 1110160 C CN1110160 C CN 1110160C CN 96121933 A CN96121933 A CN 96121933A CN 96121933 A CN96121933 A CN 96121933A CN 1110160 C CN1110160 C CN 1110160C
Authority
CN
China
Prior art keywords
buffer memory
ring buffer
bag
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96121933A
Other languages
English (en)
Other versions
CN1152244A (zh
Inventor
查拉夫·汉纳
艾伯特·多纳
艾蒂纳·科克恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vantiva SA
Original Assignee
Thomson Consumer Electronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics SA filed Critical Thomson Consumer Electronics SA
Publication of CN1152244A publication Critical patent/CN1152244A/zh
Application granted granted Critical
Publication of CN1110160C publication Critical patent/CN1110160C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及含缓冲存储器(3)的数据处理装置，该缓冲存储器在将长度为L的数据包写入所述缓冲存储器的第一电路(2)与从所述缓冲存储器读出包的第二电路(4)之间。本装置的特征在于它包括用于所述缓冲存储器的写指针(3)，以及根据包起始的检测用于将所述指针复位为零的装置。缓冲存储器容量等于四舍五入为下一个整数的L/n，这里n是一个大于或等于2的整数。本发明特别地应用于数字电视发送与接收领域。

Description

含环形缓冲存储器的数据处理装置
技术领域
本发明涉及含环形缓冲存储器的数据处理装置，目的是允许访问此环形缓冲存储器的电路以不同速率工作。本发明特别地应用于以包形式传输数字数据的系统，例如，诸如DVB(数字视频广播)的数字电视发送和接收系统。
背景技术
数字电视接收器包括一个接收和解调部件和一个实际信息处理部件。接收部件输出的数据通常采用给定长度的二进制字的包形式。现在，当从接收部件传输数据包时信息处理部件没有必要以同样的速率处理数据包：处理速率可以比接收速率大的多。环形缓冲存储器置于两部件之间，这使接收部件的写操作和处理部件的读操作去耦，两部件中的每一个非同步地工作。
使环形缓冲存储器容量最小而具有相关的系统特性需要探索。
发明内容
本发明的目的是提供一种含环形缓冲存储器的数据处理装置，该环形缓冲存储器在把长度为L的数据包写入所述环形缓冲存储器的第一电路与自所述环形缓冲存储器读取数据包的第二电路之间，特征包括：
用于所述环形缓冲存储器的写指针，
根据包起始检测将所述指针复位为零的装置，
环形缓冲存储器容量等于四舍五入为下一个整数的L/n，这里n是一个大于或等于2的整数。
根据特定实施例，将所述指针复位为零的装置包括把包起始同步字与接收到的数据比较的比较器。
根据特定实施例，如果在写入数据包至所述环形缓冲存储器的操作启动后指定的时间间隔内未启动从所述环形缓冲存储器的读操作，依照本发明的装置包括重新初始化第二电路的装置。
本发明的其他特征与优点，通过描述由附图表述的特殊非限定实施例来表达。
附图说明
图1表示卫星数字电视接收器的框图；
图2示出根据实施例与数据包大小相关的环形缓冲存储器。
具体实施方式
图1表示数字电视解码器的框图。该解码器有一个连接到低噪声频率转换器的调谐器1，低噪声频率转换器转换由抛物面天线接收的信号。调谐器能够获得基带调制信号，基带调制信号可由解调器/纠错器2解调和修正。根据本实例，纠错器为REED-SOLOMON型。在框2的输出端有数字信号。由这一信号传输的数据流包括称作传输包、具有188字节固定长度的数据包。包的结构在标准ISO/IEC 13818-1至ISO/IEC 13818-3中有描述，通常称视听(Video和Audio)MPEG II系统。例如，本文中考虑了例如显示不同包中数据域的类型与长度的MPEG II系统的附件F。
解调器和纠错器2向具有FIFO堆栈结构的同步环形缓冲存储器3写入。数据处理部件(标号4等)以其自己的步调从环形缓冲存储器读数据。信号分离器电路4具有滤波器用于对以包方式接收的某些类型预定数据的出现发出信令。数据类型，例如音频、视频、存取控制数据等，由识别字示踪并经滤波器与某些预定字比较。根据滤波结果，包或包段输送到合适的应用解码器上。
信号分离器4由微控制器5控制，微控制器一方面写到信号分离器的内部寄存器并管理一个特别包含可改编程的滤波器的RAM存储器6。信号分离器4依据待滤波的二进制字选址此RAM存储器，并由此读出滤波结果。这种滤波器在法国专利申请FR95 02348中有详细描述。
应用解码器包括一个视频MPEG II解码器8和一个音频MPEG II解码器9，例如，它们是由SGS Thomson生产的集成电路实现的。用于芯片卡11的接口10也连接到信号分离器4上，信号分离器4传送与该卡特定地址有关的芯片卡接入控制管理数据，以及授权信息，由此信息该卡确定解除传输所需的控制字。接口10与卡11之间的通信协议符合标准ISO 7186-3。“图文电视”还原电路12将以分离包形式从视频信号中的视频数据传输的图文电视数据还原。根据本实施例，“图文电视”电路是一种如在法国专利申请FR94 08195中描述的电路。
信号分离器与应用解码器，芯片卡接口和“图文电视”电路共享RAM7的资源。缓冲器分配到不同的电路中。信号分离器将数据暂时储存在其中，这些数据随后由这些电路读出。
MPEG II系统传输包具有188字节长度。FIFO环形缓冲存储器3的容量选择取决于这一数值。因此，为了经济，人们寻找使用容量小于整个包大小的FIFO。
FIFO环形缓冲存储器3由一个写地址指针和读地址指针管理。当指针到达环形缓冲存储器的末端，它们自动复位为零。就本实施例而言，指针构成了环形缓冲存储器3的一个整体部分。
根据以下约束来选择环形缓冲存储器的容量：当包的末端写在给定地址时，该地址与开始写入一个包的地址的距离应最大。这就能够使信号分离器4在由于写入下一包而擦除此环形缓冲存储器数据之前从该环形缓冲存储器中读出数据可用的时间最长。
根据本实施例，环形缓冲存储器的大小为63字节。它对应数据包大小的三分之一，如果包的大小被3除不能除尽，它四舍五入为最近的整数。
图2显示了将一个典型包写入环形缓冲存储器3的方法，即被写的包不中断。通过变换零地址，包的写入从固定的地址开始。当解调器和纠错器电路2发送一个数据确认信号，而它的上升沿在传输包开始或中断系统操作之后发信令，写指针复位至零。确认信号也被传输到信号分离器的元件，以便向它通知可以读包。
在第一遍(位1)期间，写下包的前面63字节，在环形缓冲存储器末端写指针回到零地址。同样的方法，在第二遍期间写下随后的63字节。在第三遍期间，在环形缓冲存储器的倒数第二个地址写下包的结束，在为写下一包而将写计数器复位为零之前留下一个空余字节。
因此，与环形缓冲存储器容量相关，优化了包的最后一个字节与下一包的第一字节间的距离。
在包结束或系统中断(错误数据、电源故障，等等)后，读指针复位至零，则随后包的起始地址被固定在零地址。
根据变形实施例，如果信号分离器在写包开始后的一定数目的时钟周期没能开始读环形缓冲存储器，将产生一个再初始化信号分离器的信号。这一信号迫使信号分离器开始处理正在进行中的包，再初始化的作用将使信号分离器从任何非正常状态退出。这一变型能够快速地获得信号分离器与写入环形缓冲存储器的数据的同步。因此，由电路2向电路4发出的数据确认信号仅仅通知后者有新的包存在，但没有迫使它立即考虑这一新数据包。视情况而定，这就允许电路4完成对先前包的处理。在本实施例的框架内，当写了包的前面58字节而没有开始读时，将产生一个再初始化信号。
很显然，本发明并不仅仅限于实施例描述中给出的数值。特别地，用于确定与数据包大小有关的存储器容量的除数可能不是3。在这种情况下，取决于这个系数是否为包大小的除数，四舍五入为下一个整数也就不必要了。

Claims (3)

1、含环形缓冲存储器(3)的数据处理装置，该环形缓冲存储器(3)在将长度为L的数据包写入所述存储器的第一电路(2)与从所述环形缓冲存储器(3)读出包的第二电路(4)之间，它包括：
用于所述环形缓冲存储器(3)的写指针，
根据包起始的检测用于将所述指针复位为零的装置，
其特征在于：
所述环形缓冲存储器(3)的容量等于四舍五入为下一个整数的L/n，这里L是一个常数，n是一个大于或等于2的整数。
2、根据权利要求1的装置，其特征在于用于将所述指针复位为零的装置包括把包起始同步字与接收到的数据比较的比较器。
3、根据上述权利要求之一的装置，其特征在于它包括如果在写入数据包至所述环形缓冲存储器的操作启动后在指定的时间间隔内没能启动从所述环形缓冲存储器的读出而用于再初始化第二电路的装置。
CN96121933A 1995-11-09 1996-11-09 含环形缓冲存储器的数据处理装置 Expired - Lifetime CN1110160C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9513281 1995-11-09
FR9513281A FR2741172B1 (fr) 1995-11-09 1995-11-09 Dispositif de traitement de donnees comportant une memoire tampon

Publications (2)

Publication Number Publication Date
CN1152244A CN1152244A (zh) 1997-06-18
CN1110160C true CN1110160C (zh) 2003-05-28

Family

ID=9484403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121933A Expired - Lifetime CN1110160C (zh) 1995-11-09 1996-11-09 含环形缓冲存储器的数据处理装置

Country Status (5)

Country Link
EP (1) EP0773689B1 (zh)
JP (1) JP3734578B2 (zh)
CN (1) CN1110160C (zh)
DE (1) DE69620978T2 (zh)
FR (1) FR2741172B1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0946053A1 (en) * 1998-03-27 1999-09-29 CANAL+ Société Anonyme Memory management in a receiver/decoder
JP2004171411A (ja) * 2002-11-21 2004-06-17 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びバッファメモリの管理方法
CN100366022C (zh) * 2004-04-02 2008-01-30 华为技术有限公司 一种缓存分配方法及装置
CN101309261B (zh) * 2008-07-14 2011-04-06 成都卫士通信息产业股份有限公司 一种网络数据报文处理方法及系统、设备
CN102023821A (zh) * 2010-12-16 2011-04-20 成都市华为赛门铁克科技有限公司 一种磁盘空间管理方法及系统
CN103491426A (zh) * 2013-08-31 2014-01-01 中山大学 一种iptv的视频点播系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177647A (ja) * 1986-01-31 1987-08-04 Toshiba Corp 通信制御装置におけるバツフア管理方式
EP0430051A2 (en) * 1989-12-01 1991-06-05 National Semiconductor Corporation Byte wide elasticity buffer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8722394D0 (en) * 1987-09-23 1987-10-28 British Telecomm Video coder
US5386212A (en) * 1992-11-19 1995-01-31 General Instrument Corporation Double buffer scheme for variable length decoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177647A (ja) * 1986-01-31 1987-08-04 Toshiba Corp 通信制御装置におけるバツフア管理方式
EP0430051A2 (en) * 1989-12-01 1991-06-05 National Semiconductor Corporation Byte wide elasticity buffer

Also Published As

Publication number Publication date
FR2741172B1 (fr) 1997-12-12
DE69620978T2 (de) 2002-10-31
JP3734578B2 (ja) 2006-01-11
DE69620978D1 (de) 2002-06-06
FR2741172A1 (fr) 1997-05-16
EP0773689B1 (fr) 2002-05-02
JPH09261279A (ja) 1997-10-03
EP0773689A1 (fr) 1997-05-14
CN1152244A (zh) 1997-06-18

Similar Documents

Publication Publication Date Title
US5856975A (en) High speed single chip digital video network apparatus
US5872784A (en) High speed single chip digital video network apparatus
US6026088A (en) Network architecture
US5887187A (en) Single chip network adapter apparatus
US8161510B2 (en) Apparatus and method for data caching to reduce channel change delay
US5914955A (en) Switched network hub on a chip
US5864554A (en) Multi-port network adapter
US5708659A (en) Method for hashing in a packet network switching system
US6463059B1 (en) Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing
US6438145B1 (en) Transport packet distribution system and method using local header
US6434170B1 (en) Memory-based circular queue with local descriptive information to implement a storage area for filtering mpeg-2 packets that are distributed and/or processed under the control of a host microprocessor by a direct memory access mechanism
US6434146B1 (en) Use of sequencing information in a local header that allows proper synchronization of packets to subsidiary interfaces within the post-processing environment of an mpeg-2 packet demultiplexing architecture
US20010002907A1 (en) PID/ section filter in digital television system
US8451865B2 (en) Signal processing apparatus and method, recording medium and program
WO2004114646A2 (en) Simultaneously transporting multiple mpeg-2 transport streams
JP3693702B2 (ja) 逆トランスポート・プロセッサに関する媒体エラー・コード発生器
CN1110160C (zh) 含环形缓冲存储器的数据处理装置
US6826776B1 (en) Method and apparatus for determining signal path
US6445424B1 (en) Method and apparatus for multistandard video data acquisition
US6868091B1 (en) Apparatus and method for depacketizing and aligning packetized input data
US6097758A (en) Device for extracting parameters for decoding a video data flow coded according to an MPEG standard
WO2005050970A2 (en) Method and apparatus for simultaneous display of multiple audio/video programs transmitted over a digital link
CN100461747C (zh) 一种多媒体码流的码率调整方法
US7369614B2 (en) MPEG decoder of images from multiple sequences
CN114598756B (zh) 一种alp数据包的处理方法、存储介质及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030528

EXPY Termination of patent right or utility model