CN110993753A - 发光二极管外延片及其制造方法 - Google Patents
发光二极管外延片及其制造方法 Download PDFInfo
- Publication number
- CN110993753A CN110993753A CN201911159247.7A CN201911159247A CN110993753A CN 110993753 A CN110993753 A CN 110993753A CN 201911159247 A CN201911159247 A CN 201911159247A CN 110993753 A CN110993753 A CN 110993753A
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum well
- sublayer
- type
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
- H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
- H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
Landscapes
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管外延片及其制造方法,属于半导体技术领域。所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、多量子阱层和P型层,所述多量子阱层包括多层周期交替生长的量子阱层和量子垒层,每层所述量子阱层均包括第一子层和生长在所述第一子层上的第二子层,所述第一子层为InGaN层,所述第二子层为掺Si的InN层。通过在第二子层中掺入Si有利于量子阱层中In的富集,使得量子阱层中的自发辐射强度增加、有效能带宽度增大,从而可以降低droop效应,提高二极管的发光效率。
Description
技术领域
本公开涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是LED中的主要构成部分,现有的GaN基LED外延片包括衬底和依次层叠在衬底上的低温低温缓冲层、高温缓冲层、N型层、多量子阱层、AlGaN电子阻挡层和P型层。其中多量子阱层为由InGaN量子阱层和GaN量子垒层交替生长形成的多层结构。
在实现本公开的过程中,公开人发现现有技术至少存在以下问题:
由于GaN基LED外延片的有源层采用的材料为InGaN/GaN,InGaN和GaN之间存在较大的晶格失配,会导致多量子阱层中存在较强的内建电场和极化效应。当测试电流逐渐变大时,其极化效应会增强,导致电子和空穴的波函数重叠区域减少,从而影响到辐射复合效率,最终导致发光效率降低,即产生droop效应(droop效应是指向芯片输入较大电流时LED的光效反而会降低的现象)。
发明内容
本公开实施例提供了一种发光二极管外延片及其制造方法,可以降低droop效应,提高LED的发光效率。所述技术方案如下:
一方面,提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、多量子阱层、和P型层,所述多量子阱层包括多层周期交替生长的量子阱层和量子垒层,
每层所述量子阱层均包括第一子层和生长在所述第一子层上的第二子层,所述第一子层为InGaN层,所述第二子层为掺Si的InN层。
进一步地,所述第一子层的厚度为2.5~4nm。
进一步地,所述第二子层的厚度为0.2~1.2nm。
进一步地,所述多量子阱层包括第一类量子阱层和第二类量子阱层,所述第二类量子阱层为所述多量子阱层中靠近所述P型层的n层量子阱层,所述第一类量子阱层为除所述n层量子阱层之外的其它量子阱层,所述第一类量子阱层中的所述第二子层中的Si的掺杂浓度为a1,所述第二类量子阱层中的所述第二子层中的Si的掺杂浓度为a2,a1<a2。
进一步地,所述a2为所述a1的2~5倍。
进一步地,2≤n≤6。
另一方面,提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层、N型层;
在所述N型层上生长多量子阱层,所述多量子阱层包括多层周期交替生长的量子阱层和量子垒层,每层所述量子阱层均包括第一子层和生长在所述第一子层上的第二子层,所述第一子层为InGaN层,所述第二子层为掺Si的InN层;
在所述多量子阱层上生长P型层。
进一步地,在所述N型层上生长多量子阱层,包括:
在所述N型层上生长至少一层交替生长的第一类量子阱层和所述量子垒层;
在所述至少一层交替生长的所述第一类量子阱层和所述量子垒层上生长n层交替生长的第二类量子阱层和所述量子垒层。
进一步地,生长所述第一类量子阱层,包括:
向反应室内通入Ga源、In源和氨气,生长所述第一子层;
停止向所述反应室内通入所述Ga源,继续向所述反应室内通入所述In源和所述氨气,并向所述反应室内通入设定流量的Si源,在所述第一子层上生长Si的掺杂浓度为a1的第二子层。
进一步地,生长所述第二类量子阱层,包括:
向反应室内通入Ga源、In源和氨气,生长所述第一子层;
停止向所述反应室内通入所述Ga源,继续向所述反应室内通入所述In源和所述氨气,并向所述反应室内通入设定流量的Si源,在所述第一子层上生长Si的掺杂浓度为a2的第二子层,a1<a2。
本公开实施例提供的技术方案带来的有益效果是:
通过在生长量子阱层时,在第二子层中掺入Si,可以使得量子阱层中的能带弯曲,且能带弯曲的方向与多量子阱层中由于InGaN/GaN晶格失配形成的内建电场的方向相反。在这种情况下,电子向空穴方向移动,可以加强电子和空穴波函数的局域化效果,大大增强电子空穴对的辐射复合几率。同时第二子层为InN层,更有利于Si的掺入。且在第二子层中掺入Si有利于量子阱层中In的富集,使得量子阱层中的自发辐射强度增加、有效能带宽度增大,从而可以降低droop效应。而Si为杂质,掺杂较多会影响量子阱层的晶体质量,因此,本申请中,先生长一段InGaN第一子层后,再生长掺Si的InN第二子层,还可以保证量子阱层的晶体质量。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,如图1所示,该发光二极管外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、多量子阱层5和P型层7。
多量子阱层5包括多个周期交替生长的量子阱层51和量子垒层52。每层量子阱层51均包括第一子层511和生长在第一子层511上的第二子层512,第一子层511为InGaN层,第二子层512为掺Si的InN层。
本公开实施例通过在生长量子阱层时,在第二子层中掺入Si,可以使得量子阱层中的能带弯曲,且能带弯曲的方向与多量子阱层中由于InGaN/GaN晶格失配形成的内建电场的方向相反。在这种情况下,电子向空穴方向移动,可以加强电子和空穴波函数的局域化效果,大大增强电子空穴对的辐射复合几率。同时第二子层为InN层,更有利于Si的掺入。且在第二子层中掺入Si有利于量子阱层中In的富集,使得量子阱层中的自发辐射强度增加、有效能带宽度增大,从而可以降低droop效应。而Si为杂质,掺杂较多会影响量子阱层的晶体质量,因此,本申请中,先生长一段InGaN第一子层后,再生长掺Si的InN第二子层,还可以保证量子阱层的晶体质量。
可选地,多量子阱层5的周期数为m,7≤m≤11。若n的取值过大,则会导致多量子阱层5的厚度过厚,使得LED的发光效率变低,且会造成材料的浪费。若n的取值过小,则多量子阱层5的厚度较薄,载流子的利用率达不到最大,会导致LED的发光效率变低。
在本实施例中,量子垒层52为GaN层,量子垒层52的厚度可以为10~20nm。
可选地,第一子层511的厚度为2.5~4nm。若第一子层511的厚度小于2.5nm,会导致量子阱层5的厚度偏薄而影响发光效率。若第一子层511的厚度大于4nm,又会因为量子阱层5的厚度太厚而增加额外的极化效应,影响LED的发光效率。
示例性地,第一子层511的厚度为2.5~3.5nm,此时既可以保证量子阱层的发光效率,又不会带来额外的极化效应。
可选地,第二子层512的厚度为0.2~1.2nm。若第二子层512的厚度小于0.2nm,会因为第二子层512的厚度而起不到降低droop效应的作用。若第二子层512厚度大于1.2nm,又会导致量子阱层5的厚度较厚而增加额外的极化效应。
示例性地,第二子层512的厚度为0.3~1nm,此时既可以保证第二子层512能够起到降低droop效应的作用,又不会带来额外的极化效应。
可选地,多量子阱层5包括第一类量子阱层和第二类量子阱层,第二类量子阱层为多量子阱层5中靠近P型层的n层量子阱层,第一类量子阱层为除n层量子阱层之外的其它量子阱层。第一类量子阱层中的第二子层512中的Si的掺杂浓度为a1,第二类量子阱层中的第二子层512中的Si的掺杂浓度为a2,a1<a2。
由于靠近P型层7的n个量子阱层51为主要发光贡献层,因此通过将靠近P型层7的n个量子阱层51的第二子层中掺杂Si的量增加,可以进一步增加量子阱层51的有效能带宽度,使得电子和空穴的波函数会产生更大的叠加来增加辐射复合速率,从而可以进一步降低droop效应。
可选地,a2为a1的2~5倍。若低于2倍,会因为Si的掺杂浓度增加的太低而起不到进一步降低droop效率的效果。若大于5倍,又会因为Si的掺杂浓度较高而导致生长出的量子阱层51的晶体质量的降低。
示例性地,a2为a1的2~4倍,此时既可以保证量子阱层51能够起到进一步降低droop效应的效果,同时又可以保证生长出的量子阱层51的晶格质量。
可选地,2≤n≤6。若n小于2,会因为层数较少而起不到进一步降低droop效率的效果。若n大于6,则量子阱层51的生长层数较多,会影响量子阱层51的生长效率和生产成本的增加。
示例性地,3≤n≤5。此时既可以保证量子阱层51能够起到进一步降低droop效应的效果,又不会进一步增加生产成本。
可选地,第二子层512中Si的掺杂浓度为1E17-1E18/cm-3。即1E17/cm-3≤a1<a2≤1E18/cm-3。若第二子层512中Si的掺杂浓度小于1E17/cm-3,会因为掺杂浓度太低而起不到降低droop效应的作用。若第二子层512中Si的掺杂浓度大于1E18/cm-3,又会因为Si的掺杂浓度较大而影响到量子阱层51的晶体质量。
示例性地,第二子层512中Si的掺杂浓度为1E17-8E17/cm-3。
可选地,衬底1可以为蓝宝石衬底。
可选地,低温缓冲层2可以为GaN层,厚度为15-30nm。
可选地,高温缓冲层3的厚度为2-3.5um。
可选地,N型层4可以为掺Si的GaN层,厚度为2-3um。
可选地,外延片还包括设置在多量子阱层5和P型层7之间的电子阻挡层6,电子阻挡层6可以为掺Al、掺Mg的AlyGa1-yN(y=0.15~0.25)层,厚度为30-50nm。
可选地,P型层7为掺Mg的GaN层,厚度为50-80nm。
可选地,外延片还包括设置在P型层7上的P型接触层8,P型接触层8可以为重掺Mg的GaN层,厚度为15nm。
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图,如图2所示,该制造方法用于制造上述实施例所述的发光二极管外延片,该制造方法包括:
步骤201、提供一衬底。
其中,衬底为蓝宝石衬底。
步骤201可以包括:
在氢气气氛下,高温处理衬底5-6min。其中,反应室温度为1000-1100℃,反应室压力控制在200-500torr。
在本实施例中,采用Veeco K465i or C4 orRBMOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
步骤202、在衬底上生长低温缓冲层。
在本实施例中,低温缓冲层为GaN层,厚度为15-30nm。生长低温缓冲层时,反应室温度为530-560℃,反应室压力控制在200-500torr。
步骤203、在低温缓冲层上生长高温缓冲层。
在本实施例中,高温缓冲层为不掺杂的GaN层,厚度为2-3.5um。生长高温缓冲层时,反应室温度为1000-1100℃,反应室压力控制在200-600torr。
步骤204、在高温缓冲层上生长N型层。
在本实施例中,N型层为掺Si的GaN层,厚度为2-3um。生长N型层时,反应室温度为1000-1100℃,反应室压力控制在150-300torr。
步骤205、在N型层上生长多量子阱层。
在本实施例中,多量子阱层包括多层周期交替生长的量子阱层和量子垒层。每层量子阱层均包括第一子层和生长在第一子层上的第二子层,第一子层为InGaN层,第二子层为掺Si的InN层。
可选地,第一子层的厚度为2.5~4nm。若第一子层的厚度小于2.5nm,会导致量子阱层的厚度偏薄而影响发光效率。若第一子层的厚度大于4nm,又会因为量子阱层的厚度太厚而增加额外的极化效应,影响LED的发光效率。
示例性地,第一子层的厚度为2.5~3.5nm,此时既可以保证量子阱层的发光效率,又不会带来额外的极化效应。
可选地,第二子层的厚度为0.2~1.2nm。若第二子层的厚度小于0.2nm,会因为第二子层的厚度而起不到降低droop效应的作用。若第二子层厚度大于1.2nm,又会因为量子阱层的厚度较厚而增加额外的极化效应。
示例性地,第二子层的厚度为0.3~1nm,此时既可以保证第二子层能够起到降低droop效应的作用,又不会带来额外的极化效应。
可选地,多量子阱层包括第一类量子阱层和第二类量子阱层,第二类量子阱层为多量子阱层中靠近P型层的n层量子阱层,第一类量子阱层为除n层量子阱层之外的其它量子阱层,第一类量子阱层中的第二子层中的Si的掺杂浓度为a1,第二类量子阱层中的第二子层中的Si的掺杂浓度为a2,a1<a2。
由于靠近P型层的n个量子阱层为主要发光贡献层,因此通过将靠近P型层的n个量子阱层的第二子层中掺杂Si的量增加,可以进一步增加量子阱层的有效能带宽度,使得电子和空穴的波函数会产生更大的叠加来增加辐射复合速率,从而可以进一步降低droop效应。
若低于2倍,会因为Si的掺杂浓度增加的太低而起不到进一步降低droop效率的效果。若大于5倍,又会因为Si的掺杂浓度较高而导致生长出的量子阱层的晶体质量的降低。
示例性地,a2为a1的2~4倍,此时既可以保证量子阱层能够起到进一步降低droop效应的效果,同时又可以保证生长出的量子阱层的晶格质量。
可选地,2≤n≤6。若n小于2,会因为层数较少而起不到进一步降低droop效率的效果。若n大于6,则量子阱层的生长层数较多,会影响量子阱层的生长效率和生产成本的增加。
示例性地,3≤n≤5。此时既可以保证量子阱层能够起到进一步降低droop效应的效果,又不会进一步增加生产成本。
可选地,第二子层中Si的掺杂浓度为1E17-1E18/cm-3。1E17/cm-3即a1<a2≤1E18/cm-3。若第二子层中Si的掺杂浓度小于1E17/cm-3,会因为掺杂浓度太低而起不到降低droop效应的作用。若第二子层中Si的掺杂浓度大于1E18/cm-3,又会因为Si的掺杂浓度较大而影响到量子阱层的晶体质量。
示例性地,第二子层中Si的掺杂浓度为1E17-8E17/cm-3。
在本实施例中,量子阱层可以包括第一类量子阱层或第二类量子阱层。其中,第二类量子阱层为多量子阱层中靠近P型层的n层量子阱层,第一类量子阱层为除n层量子阱层之外的其它量子阱层,第一类量子阱层中的第二子层中的Si的掺杂浓度为a1,第二类量子阱层中的第二子层中的Si的掺杂浓度为a2,a1<a2。
示例性地,步骤205可以包括:
第一步,在N型层上生长至少一层交替生长的第一类量子阱层和量子垒层。
其中,生长第一类量子阱层可以包括:
向反应室内通入Ga源、In源和氨气,生长第一子层。
停止向反应室内通入Ga源,继续向反应室内通入In源和氨气,并向反应室内通入设定流量的Si源,在第一子层上生长Si的掺杂浓度为a1的第二子层。
生长量子垒层可以包括:
向反应室内通入Ga源和氨气,在第二子层上生长量子垒层。
第二步,在至少一层交替生长的第一类量子阱层和量子垒层上生长n层交替生长的第二类垒量子阱层和量子垒层。
其中,生长第二类量子阱层可以包括:
向反应室内通入Ga源、In源和氨气向反应室内通入Ga源、In源和氨气,生长第一子层。
停止向反应室内通入Ga源,继续向反应室内通入In源和氨气,并向反应室内通入设定流量的Si源,在第一子层上生长Si的掺杂浓度为a2的第二子层,a1<a2。
生长量子垒层可以包括:
向反应室内通入Ga源和氨气,在第二子层上生长量子垒层。
其中,在生长量子阱层时,反应室内温度为760-780℃,反应室压力控制在200torr。在生长量子垒层时,反应室内温度为860-890℃,反应室压力控制在200torr。
本公开实施例通过在生长量子阱层时,在第二子层中掺入Si,可以使得量子阱层中的能带弯曲,且能带弯曲的方向与多量子阱层中由于InGaN/GaN晶格失配形成的内建电场的方向相反。在这种情况下,电子向空穴方向移动,可以加强电子和空穴波函数的局域化效果,大大增强电子空穴对的辐射复合几率。同时第二子层为InN层,更有利于Si的掺入。且在第二子层中掺入Si有利于量子阱层中In的富集,使得量子阱层中的自发辐射强度增加、有效能带宽度增大,从而可以降低droop效应。而Si为杂质,掺杂较多会影响量子阱层的晶体质量,因此,本申请中,先生长一段InGaN第一子层后,再生长掺Si的InN第二子层,还可以保证量子阱层的晶体质量。
步骤206、在多量子阱层上生长电子阻挡层。
在本实施例中,电子阻挡层为掺Al、掺Mg的AlyGa1-yN(y=0.15-0.25),电子阻挡层的厚度为30-50nm。
生长电子阻挡层时,反应室温度为930-970℃,反应室压力控制在100torr。
步骤207、在电子阻挡层上生长P型层。
在本实施例中,P型层为掺Mg的GaN层,厚度为50-80nm。
生长P型层时,反应室温度为940-980℃,反应室压力控制在200-600torr。
步骤208、在P型层上生长P型接触层。
在本实施例中,P型接触层为重掺Mg的GaN层。
具体地,将反应室温度控制在800~900℃,压力控制在200~300torr,生长厚度为15nm的P型接触层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
为增加对本公开的理解,此处提供几种实验情况采用不同的制备条件对图2中的外延片进行制备,下述几种实验情况中,除在生长量子阱层时,量子阱层中的第一子层和第二子层的厚度、量子阱层中第一类量子阱层和第二类量子阱层的层数和Si的掺杂浓度不同之外,其他外延片的实验情况的条件均相同。
在实验情况a中,生长量子阱层时,每层第一量子阱层中的第一子层的厚度为3nm,第二子层的厚度为0.5nm,且生长的量子阱层包括5层第一类量子阱层和4层第二类量子阱层。其中,第一类量子阱层中Si的掺杂浓度a1为1E17/cm-3,第二类量子阱层中Si的掺杂浓度a2为a1的3倍。
在实验情况b中,生长量子阱层时,每层第一量子阱层中的第一子层的厚度为2.5nm,第二子层的厚度为0.3nm。其它生长条件均与实验情况a相同。
在实验情况c中,生长量子阱层时,生长的量子阱层包括7层第一类量子阱层和2层第二类量子阱层,其它生长条件均与实验情况a相同。
在实验情况d中,生长量子阱层时,第一类量子阱层中Si的掺杂浓度a1为1E17/cm-3,第二类量子阱层中Si的掺杂浓度a2为a1的5倍,其它生长条件均与实验情况a相同。
实验情况f中,采用传统的生长方法生长的量子阱层,即量子阱层为由InGaN量子阱层和GaN量子垒层交替生长形成的多层结构。
表1提供了分别由本公开实施例提供的五种实验情况下得到的外延片制备得到的27*41样品尺寸的芯片的亮度数据。
表1
电流大小 | a | b | c | d | f |
120mA | 210mW | 209.8mW | 208.5mW | 209.3mW | 208mW |
200mA | 199.5mW | 195.1mW | 187.65mW | 191.5mW | 166.4mW |
如表1所示,采用本公开实施例提供的方法制造发光二极管外延片,当向芯片输入的电流由120mA增大到200mA时,在实验情况a下,芯片的发光亮度降低了5%,在实验情况b下,芯片的发光亮度降低了7%。在实验情况c下,芯片的发光亮度降低了10%。在实验情况d下,芯片的发光亮度降低了8.5%。在实验情况f下,芯片的发光亮度降低了20%。
由此可知,在相比于实验情况f,在实验a、b、c、d情况下,芯片的发光亮度降低的更少。且在实验情况a中,芯片的发光亮度降低的最小。
因此,采用本公开实施例提供的二极管的制造方法制造芯片可以降低芯片的droop效应,提高LED的发光效率。
以上仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (10)
1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、多量子阱层和P型层,所述多量子阱层包括多层周期交替生长的量子阱层和量子垒层,其特征在于,
每层所述量子阱层均包括第一子层和生长在所述第一子层上的第二子层,所述第一子层为InGaN层,所述第二子层为掺Si的InN层。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一子层的厚度为2.5~4nm。
3.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述第二子层的厚度为0.2~1.2nm。
4.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述多量子阱层包括第一类量子阱层和第二类量子阱层,所述第二类量子阱层为所述多量子阱层中靠近所述P型层的n层量子阱层,所述第一类量子阱层为除所述n层量子阱层之外的其它量子阱层,所述第一类量子阱层中的所述第二子层中的Si的掺杂浓度为a1,所述第二类量子阱层中的所述第二子层中的Si的掺杂浓度为a2,a1<a2。
5.根据权利要求4所述的发光二极管外延片,其特征在于,所述a2为所述a1的2~5倍。
6.根据权利要求1或2所述的发光二极管外延片,其特征在于,2≤n≤6。
7.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层、N型层;
在所述N型层上生长多量子阱层,所述多量子阱层包括多层周期交替生长的量子阱层和量子垒层,每层所述量子阱层均包括第一子层和生长在所述第一子层上的第二子层,所述第一子层为InGaN层,所述第二子层为掺Si的InN层;
在所述多量子阱层上生长P型层。
8.根据权利要求7所述的制造方法,其特征在于,在所述N型层上生长多量子阱层,包括:
在所述N型层上生长至少一层交替生长的第一类量子阱层和所述量子垒层;
在所述至少一层交替生长的所述第一类量子阱层和所述量子垒层上生长n层交替生长的第二类量子阱层和所述量子垒层。
9.根据权利要求8所述的制造方法,其特征在于,生长所述第一类量子阱层,包括:
向反应室内通入Ga源、In源和氨气,生长所述第一子层;
停止向所述反应室内通入所述Ga源,继续向所述反应室内通入所述In源和所述氨气,并向所述反应室内通入设定流量的Si源,在所述第一子层上生长Si的掺杂浓度为a1的第二子层。
10.根据权利要求9所述的制造方法,其特征在于,生长所述第二类量子阱层,包括:
向反应室内通入Ga源、In源和氨气,生长所述第一子层;
停止向所述反应室内通入所述Ga源,继续向所述反应室内通入所述In源和所述氨气,并向所述反应室内通入设定流量的Si源,在所述第一子层上生长Si的掺杂浓度为a2的第二子层,a1<a2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911159247.7A CN110993753B (zh) | 2019-11-22 | 2019-11-22 | 发光二极管外延片及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911159247.7A CN110993753B (zh) | 2019-11-22 | 2019-11-22 | 发光二极管外延片及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110993753A true CN110993753A (zh) | 2020-04-10 |
CN110993753B CN110993753B (zh) | 2021-03-02 |
Family
ID=70086110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911159247.7A Active CN110993753B (zh) | 2019-11-22 | 2019-11-22 | 发光二极管外延片及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110993753B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112599647A (zh) * | 2020-12-16 | 2021-04-02 | 湘能华磊光电股份有限公司 | Led外延多量子阱层生长方法 |
CN114373841A (zh) * | 2022-03-22 | 2022-04-19 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
CN115274959A (zh) * | 2022-07-08 | 2022-11-01 | 华灿光电(浙江)有限公司 | 发光二极管外延片及其制备方法 |
CN119403313A (zh) * | 2025-01-02 | 2025-02-07 | 南昌大学 | 一种led量子阱的外延结构及其生长方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120013B2 (en) * | 2009-04-22 | 2012-02-21 | Panasonic Electric Works Co., Ltd. | Nitride semi-conductor light emitting device and a process of producing a nitride semi-conductor light emitting device |
CN109119515A (zh) * | 2018-07-09 | 2019-01-01 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109301041A (zh) * | 2018-09-19 | 2019-02-01 | 华灿光电(苏州)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109950372A (zh) * | 2019-02-15 | 2019-06-28 | 华灿光电(苏州)有限公司 | 发光二极管外延片及其制造方法 |
-
2019
- 2019-11-22 CN CN201911159247.7A patent/CN110993753B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120013B2 (en) * | 2009-04-22 | 2012-02-21 | Panasonic Electric Works Co., Ltd. | Nitride semi-conductor light emitting device and a process of producing a nitride semi-conductor light emitting device |
CN109119515A (zh) * | 2018-07-09 | 2019-01-01 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109301041A (zh) * | 2018-09-19 | 2019-02-01 | 华灿光电(苏州)有限公司 | 一种发光二极管外延片及其制造方法 |
CN109950372A (zh) * | 2019-02-15 | 2019-06-28 | 华灿光电(苏州)有限公司 | 发光二极管外延片及其制造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112599647A (zh) * | 2020-12-16 | 2021-04-02 | 湘能华磊光电股份有限公司 | Led外延多量子阱层生长方法 |
CN112599647B (zh) * | 2020-12-16 | 2023-05-16 | 湘能华磊光电股份有限公司 | Led外延多量子阱层生长方法 |
CN114373841A (zh) * | 2022-03-22 | 2022-04-19 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
CN115274959A (zh) * | 2022-07-08 | 2022-11-01 | 华灿光电(浙江)有限公司 | 发光二极管外延片及其制备方法 |
CN115274959B (zh) * | 2022-07-08 | 2025-04-04 | 京东方华灿光电(浙江)有限公司 | 发光二极管外延片及其制备方法 |
CN119403313A (zh) * | 2025-01-02 | 2025-02-07 | 南昌大学 | 一种led量子阱的外延结构及其生长方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110993753B (zh) | 2021-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109119515B (zh) | 一种发光二极管外延片及其制造方法 | |
CN110993753B (zh) | 发光二极管外延片及其制造方法 | |
CN109950372B (zh) | 发光二极管外延片及其制造方法 | |
CN109216519B (zh) | 一种发光二极管外延片及其制造方法 | |
CN109545924B (zh) | 一种发光二极管外延片及其制造方法 | |
CN108198921B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
CN108346725B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
CN103811601B (zh) | 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法 | |
CN109449264B (zh) | 一种发光二极管外延片及其制造方法 | |
CN112133797B (zh) | 发光二极管外延片的生长方法 | |
CN217641376U (zh) | 一种led外延片及led芯片 | |
CN113206175A (zh) | 发光二极管外延片及其制备方法 | |
CN114944443A (zh) | 一种欧姆接触层、发光二极管外延片及其制备方法 | |
CN112366256B (zh) | 发光二极管外延片及其制造方法 | |
CN108717954B (zh) | 一种发光二极管外延片及其生长方法 | |
CN108878597B (zh) | 一种发光二极管外延片及其制造方法 | |
CN111883623B (zh) | 近紫外发光二极管外延片及其制备方法 | |
CN108550676B (zh) | 一种发光二极管外延片及其制造方法 | |
CN108598222B (zh) | 一种发光二极管外延片及其生长方法 | |
CN113161453B (zh) | 发光二极管外延片及其制造方法 | |
CN109004073A (zh) | 一种提高GaN基LED芯片发光效率的外延生长方法 | |
CN109473520B (zh) | 一种发光二极管外延片及其制造方法 | |
CN113113515B (zh) | 发光二极管外延片的生长方法 | |
CN112420888B (zh) | 紫外发光二极管外延片及其制备方法 | |
CN113161462B (zh) | 发光二极管外延片及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |