[go: up one dir, main page]

CN110970484B - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN110970484B
CN110970484B CN201911328075.1A CN201911328075A CN110970484B CN 110970484 B CN110970484 B CN 110970484B CN 201911328075 A CN201911328075 A CN 201911328075A CN 110970484 B CN110970484 B CN 110970484B
Authority
CN
China
Prior art keywords
insulating layer
base substrate
layer
display
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911328075.1A
Other languages
English (en)
Other versions
CN110970484A (zh
Inventor
都蒙蒙
董向丹
马宏伟
刘彪
颜俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911328075.1A priority Critical patent/CN110970484B/zh
Publication of CN110970484A publication Critical patent/CN110970484A/zh
Priority to US17/004,450 priority patent/US20210193777A1/en
Application granted granted Critical
Publication of CN110970484B publication Critical patent/CN110970484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，公开一种显示基板及显示装置。显示基板包括：衬底基板，包括显示区和位于显示区至少一侧的绑定区，绑定区分为用于设置连接端子的端子区和位于端子区之间的间隔区；连接端子，位于衬底基板上，设置在端子区内；第一无机绝缘层，位于衬底基板设有连接端子的一侧；第一无机绝缘层覆盖绑定区，且设有与连接端子一一对应的第一开口，各第一开口在衬底基板上的正投影位于对应的连接端子在衬底基板上的正投影之内；第一有机绝缘层，设置在衬底基板与第一无机绝缘层之间且环绕所述绑定区，第一有机绝缘层与绑定区没有交叠。上述显示基板，可以避免绑定区出现膜层结构不良，提高显示基板整体良率。

Description

显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及显示装置。
背景技术
在OLED触控屏的制作流程中，在背板制作工艺之后，将进行发光器件的蒸镀、封装工艺，然后进行触控结构的金属电极层制作。一般，在背板的绑定区设有有机膜层以用于保护连接端子，在有机膜层上不存在发光材料层和封装层等膜层结构，但是，在制作触控结构之前，会制作一层无机缓冲层将触控结构与发光材料层和封装层隔开，避免干扰，该无机缓冲层覆盖绑定区。由于该无机缓冲层与有机层的粘附力较差，在模组绑定受到挤压时，及其容易发生有机层的剥离(Peeling)，从而导致显示面板不良。
发明内容
本发明公开了一种显示基板及显示装置，目的是改善显示基板绑定区的膜层结构不良，提高显示基板整体良率。
为达到上述目的，本发明提供以下技术方案：
一种显示基板，包括：
衬底基板，包括显示区和位于所述显示区至少一侧的绑定区，所述绑定区分为用于设置连接端子的端子区和位于所述端子区之间的间隔区；
连接端子，位于所述衬底基板上，设置在所述端子区内；
第一无机绝缘层，位于所述衬底基板设有连接端子的一侧；所述第一无机绝缘层覆盖所述绑定区，且设有与所述连接端子一一对应的第一开口，各所述第一开口在所述衬底基板上的正投影位于对应的所述连接端子在所述衬底基板上的正投影之内；
第一有机绝缘层，设置在所述衬底基板与所述第一无机绝缘层之间且环绕所述绑定区，所述第一有机绝缘层与所述绑定区没有交叠。
上述显示基板中，包括第一有机绝缘层和第一无机绝缘层，其中，第一无机绝缘层覆盖绑定区且设有暴露出连接端子的第一开口，第一开口的正投影位于连接端子的正投影内，即第一无机绝缘层的图形覆盖连接端子的边缘，可以防止连接端子边缘被腐蚀；第一有机绝缘层与绑定区没有交叠，即绑定区内没有第一有机绝缘层，进而，第一无机绝缘层与第一有机绝缘层在绑定区内没有接触，从而，在模组绑定过程中，不会出现受力时第一有机绝缘层与第一无机绝缘层剥离(Peeling)的问题，因此，可以避免显示基板绑定区出现膜层结构不良，提高显示基板整体良率。
可选的，所述连接端子包括在所述衬底基板上依次层叠的第一电连接结构和第二电连接结构；
所述第一无机绝缘层设置在所述第一电连接结构和所述第二电连接结构之间；所述第一电连接结构和所述第二电连接结构通过所述第一开口相连。
可选的，所述显示基板还包括位于所述显示区内的多个子像素，所述多个子像素中至少一个包括薄膜晶体管和平坦化层，所述薄膜晶体管包括源漏电极，所述平坦化层位于所述薄膜晶体管远离所述衬底基板的一侧；
所述第一电连接结构与所述源漏电极为同层结构；
所述第一有机绝缘层包括所述平坦化层。
可选的，所述源漏电极包括层叠设置的源漏极层和连接电极层；
所述第一电连接结构包括与所述源漏极层同层的第一部分、以及与所述连接电极层同层的第二部分。
可选的，所述的显示基板还包括位于所述显示区内的触控电极结构；所述触控电极结构包括在所述衬底基板上依次设置的第一电极和第二电极；
所述第二电连接结构与所述第二电极为同层结构。
可选的，所述第一无机绝缘层包括在衬底基板上依次层叠的缓冲层和第一层间绝缘层；其中：
所述缓冲层位于所述触控电极结构朝向所述衬底基板的一侧；
所述第一层间绝缘层位于所述触控电极结构的第一电极和第二电极之间。
可选的，所述薄膜晶体管还包括栅极，所述栅极位于所述源漏电极朝向所述衬底基板一侧；
所述连接端子还包括与所述第一电连接结构和第二电连接结构层叠设置的第三电连接结构；所述第三电连接结构与所述栅极为同层结构。
可选的，所述的显示基板还包括：
第二无机绝缘层，位于所述栅极与所述源漏电极之间；所述第二无机绝缘层覆盖所述绑定区，且设有与所述连接端子一一对应的第二开口，各所述第二开口在所述衬底基板上的正投影位于对应的所述连接端子在所述衬底基板上的正投影之内；
所述第一电连接结构和所述第三电连接结构通过所述第二开口相连。
可选的，所述第二无机绝缘层包括在衬底基板上依次层叠的栅极绝缘层和第二层间绝缘层。
可选的，所述衬底基板具有两个或多个所述绑定区。
可选的，所述绑定区为柔性电路板绑定区或者芯片绑定区。
一种显示装置，包括上述任一项所述的显示基板。
附图说明
图1为本发明一实施例提供的一种显示基板的结构示意图；
图2为图1中的显示基板沿A1-A2方向的截面结构示意图；
图3为图1中的显示基板沿B1-B2方向的截面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图3所示，本发明实施例提供了一种显示基板，包括：
衬底基板1，衬底基板1包括显示区11和位于显示区11至少一侧的绑定区12，绑定区12分为用于设置连接端子2的端子区122和位于端子区122之间的间隔区121；
连接端子2，位于衬底基板1上，设置在端子区122内；
第一无机绝缘层3，位于衬底基板1设有连接端子2的一侧；第一无机绝缘层3覆盖绑定区12，且设有与连接端子2一一对应的第一开口，各第一开口在衬底基板1上的正投影位于对应的连接端子2在衬底基板1上的正投影之内；
第一有机绝缘层4，设置在衬底基板1与第一无机绝缘层3之间且环绕绑定区12，该第一有机绝缘层4与绑定区12没有交叠。
上述显示基板中，包括第一有机绝缘层4和第一无机绝缘层3，其中，第一无机绝缘层3覆盖绑定区12且设有暴露出连接端子2的第一开口，第一开口的正投影位于连接端子2的正投影内，即第一无机绝缘层3的图形覆盖连接端子2的边缘，可以防止连接端子2边缘被腐蚀；第一有机绝缘层4与绑定区12没有交叠，即绑定区12内没有第一有机绝缘层4，进而，第一无机绝缘层3与第一有机绝缘层4在绑定区12内没有接触，从而，在模组绑定过程中，不会出现受力时第一有机绝缘层4与第一无机绝缘层3剥离(Peeling)的问题，因此，可以避免显示基板绑定区12的膜层结构出现不良，提高显示基板整体良率。
一种具体的实施例中，连接端子可以包括两层或多层电连接结构。具体的，如图2所示，连接端子2包括在衬底基板1上依次层叠的第一电连接结构21和第二电连接结构22。
具体的，如图2所示，第一无机绝缘层3设置在第一电连接结构21和第二电连接结构22之间；第一电连接结构21和第二电连接结构22通过第一无机绝缘层3设有的第一开口相连。
具体的，如图2所示，第二电连接结构22是连接端子2的顶层结构，用作连接端子2的绑定接触层。
一种具体的实施例中，如图3所示，本发明实施例提供的显示基板还包括位于显示区内的多个子像素，多个子像素中至少一个包括薄膜晶体管(TFT)6和平坦化层，薄膜晶体管6包括源漏电极61，平坦化层位于薄膜晶体管6远离衬底基板1的一侧。
具体的，第一电连接结构21与源漏电极61可以为同层结构。‘同层结构’，并不是指在同一水平面，而是在制备工艺中可以同层形成，例如可采用相同的一层或几层材料层通过构图工艺同时形成，从而简化制备工艺。
示例性的，如图2和图3所示，源漏电极61可以包括层叠设置的源漏极层611和连接电极层612；相应地，第一电连接结构21可以包括与源漏极层611同层的第一部分211、以及与连接电极层612同层的第二部分212。
具体的，第一有机绝缘层包括上述平坦化层。
一些实施例中，如图3所示，第一有机绝缘层4被配置为上述平坦化层，即第一有机绝缘层4覆盖在显示区11内的薄膜晶体管6上，用以在薄膜晶体管6远离衬底基板1一侧提供平坦化表面。
具体的，第一有机绝缘层的材料可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
可选的，第一有机绝缘层也可以包括设置在衬底基板与第一无机绝缘层之间的其他有机膜层，第一有机绝缘层与绑定区没有交叠，即在衬底基板与第一无机绝缘层之间的各有机膜层与绑定区均没有交叠。
如图3所示，一些实施例中，显示基板还包括位于源漏极层611和连接电极层612之间的另一平坦化层41；具体的，该平坦化层可以仅位于显示区内；可选的，第一有机绝缘层可以包括该平坦化层；或者，第一有机绝缘层也可以不包括该平坦化层。
一种具体的实施例中，如图3所示，本发明实施例提供的显示基板，还可以包括位于薄膜晶体管6背离衬底基板1的一侧的发光器件7，以及位于发光器件7背离衬底基板1一侧的封装层8；具体的，发光器件7包括依次设置的第三电极71、发光功能层72和第四电极73，第三电极71设置在第一有机绝缘层4上、且通过第一有机绝缘层4上的过孔与源漏电极61电连接；封装层8用于封装发光器件7，具体可以包括两层无机层81以及位于两层无机层81之间的一层有机层82。
具体的，第一无机绝缘层3位于封装层8背离衬底基板1的一侧。
一种具体的实施例中，如图3所示，本发明实施例提供的显示基板，还可以包括位于显示区内的触控电极结构9；该触控电极结构9包括在衬底基板1上依次设置的第一电极91和第二电极92。
具体的，触控电极结构9位于封装层8背离衬底基板1的一侧。
具体的，如图2和图3所示，连接端子2的第二电连接结构22与第二电极92可以为同层结构。
一种具体的实施例中，如图2和图3所示，第一无机绝缘层3可以包括在衬底基板1上依次层叠的缓冲层31和第一层间绝缘层32；其中，缓冲层31位于触控电极结构9朝向衬底基板1的一侧，即位于触控电极结构9和封装层8之间；第一层间绝缘层32位于触控电极结构9的第一电极91和第二电极92之间。
可选的，第一无机绝缘层3也可以仅包括缓冲层31，或者仅包括第一层间绝缘层32。
一种具体的实施例中，如图3所示，本发明实施例提供的显示基板中，薄膜晶体管6还包括栅极62；该栅极62位于源漏电极61朝向衬底基板1一侧。
具体的，如图2和图3所示，连接端子2还可以包括与第一电连接结构21和第二电连接结构22层叠设置的第三电连接结构23；该第三电连接结构23可以与栅极62为同层结构。
进一步的，如图3所示，本发明实施例提供的显示基板还包括第二无机绝缘层5，该第二无机绝缘层5位于栅极62与源漏电极61之间。
具体的，如图2所示，第二无机绝缘层5覆盖绑定区，且设有与连接端子2一一对应的第二开口，各第二开口在衬底基板1上的正投影位于对应的连接端子2在衬底基板1上的正投影之内；第一电连接结构21和第三电连接结构23通过第二开口相连。此时，第二无机绝缘层5的图形覆盖第三电连接结构23的边缘，可以防止连接端子2边缘被腐蚀；并且在绑定区内，第一无机绝缘层3与第二无机绝缘层5交叠，且两者之间没有有机膜层，进而在模组绑定过程中，绑定区不过出现有机膜层与无机膜层剥离(Peeling)的问题，因此，可以避免显示基板绑定区的膜层结构不良，提高显示基板整体良率。
具体的，如图2和图3所示，第二无机绝缘层5可以包括在衬底基板1上依次层叠的栅极绝缘层51和第二层间绝缘层52。
如图3所示，显示基板包括存储电容器10，存储电容器10可以包括第一电容电极101和第二电容电极102。可选的，栅极绝缘层51设置在第一电容电极101与第二电容电极102之间，第二层间绝缘层52设置在第二电容电极102与薄膜晶体管6的源漏电极61之间。
可选的，第二无机绝缘层5也可以仅包括栅极绝缘层51，或者仅包括第二层间绝缘层52。
一种具体的实施例中，本发明实施例提供的显示基板中，衬底基板的绑定区可以为柔性电路板绑定区或者芯片绑定区。
具体的，本发明实施例提供的显示基板中，衬底基板可以具有两个或多个绑定区。例如，可以具有一个柔性电路板绑定区和一个芯片绑定区。
另外，本发明实施例还提供一种显示装置，该显示装置包括上述任一项的显示基板。
具体的，该显示装置在模组绑定过程中，不会出现有机膜层与无机膜层受力剥离(Peeling)的问题，因此，可以避免显示基板绑定区的膜层结构不良，提高显示基板整体良率。
具体的，该显示装置为OLED触控显示装置，可以应用于智能手机、平板电脑、显示器等多种产品中。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种显示基板，其特征在于，包括：
衬底基板，包括显示区和位于所述显示区至少一侧的绑定区，所述绑定区分为用于设置连接端子的端子区和位于所述端子区之间的间隔区；
连接端子，位于所述衬底基板上，设置在所述端子区内；
第一无机绝缘层，位于所述衬底基板设有连接端子的一侧；所述第一无机绝缘层覆盖所述绑定区，且设有与所述连接端子一一对应的第一开口，各所述第一开口在所述衬底基板上的正投影位于对应的所述连接端子在所述衬底基板上的正投影之内；
第一有机绝缘层，设置在所述衬底基板与所述第一无机绝缘层之间且环绕所述绑定区，所述第一有机绝缘层与所述绑定区没有交叠；
所述连接端子包括在所述衬底基板上依次层叠的第一电连接结构和第二电连接结构；
所述第一无机绝缘层设置在所述第一电连接结构和所述第二电连接结构之间；所述第一电连接结构和所述第二电连接结构通过所述第一开口相连；
所述连接端子还包括与所述第一电连接结构和第二电连接结构层叠设置的第三电连接结构；
所述显示基板还包括第二无机绝缘层，所述第二无机绝缘层覆盖所述绑定区，且设有与所述连接端子一一对应的第二开口，各所述第二开口在所述衬底基板上的正投影位于对应的所述连接端子在所述衬底基板上的正投影之内；所述第一电连接结构和所述第三电连接结构通过所述第二开口相连；
在所述绑定区内，所述第一无机绝缘层与所述第二无机绝缘层两者之间没有有机膜层。
2.如权利要求1所述的显示基板，其特征在于，
所述显示基板还包括位于所述显示区内的多个子像素，所述多个子像素中至少一个包括薄膜晶体管和平坦化层，所述薄膜晶体管包括源漏电极，所述平坦化层位于所述薄膜晶体管远离所述衬底基板的一侧；
所述第一电连接结构与所述源漏电极为同层结构；
所述第一有机绝缘层包括所述平坦化层。
3.如权利要求2所述的显示基板，其特征在于，所述源漏电极包括层叠设置的源漏极层和连接电极层；
所述第一电连接结构包括与所述源漏极层同层的第一部分、以及与所述连接电极层同层的第二部分。
4.如权利要求2所述的显示基板，其特征在于，还包括位于所述显示区内的触控电极结构；所述触控电极结构包括位于所述平坦化层远离所述衬底基板一侧依次设置的第一电极和第二电极；
所述第二电连接结构与所述第二电极为同层结构。
5.如权利要求4所述的显示基板，其特征在于，所述第一无机绝缘层包括在衬底基板上依次层叠的缓冲层和第一层间绝缘层；其中：
所述缓冲层位于所述触控电极结构朝向所述衬底基板的一侧；
所述第一层间绝缘层位于所述触控电极结构的第一电极和第二电极之间。
6.如权利要求5所述的显示基板，其特征在于，所述薄膜晶体管还包括栅极，所述栅极位于所述源漏电极朝向所述衬底基板一侧；
所述第三电连接结构与所述栅极为同层结构。
7.如权利要求6所述的显示基板，其特征在于，还包括：
所述第二无机绝缘层位于所述栅极与所述源漏电极之间。
8.如权利要求7所述的显示基板，其特征在于，所述第二无机绝缘层包括在衬底基板上依次层叠的栅极绝缘层和第二层间绝缘层。
9.如权利要求1-8任一项所述的显示基板，其特征在于，所述衬底基板具有两个或多个所述绑定区。
10.如权利要求1-8任一项所述的显示基板，其特征在于，所述绑定区为柔性电路板绑定区或者芯片绑定区。
11.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的显示基板。
CN201911328075.1A 2019-12-20 2019-12-20 显示基板及显示装置 Active CN110970484B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911328075.1A CN110970484B (zh) 2019-12-20 2019-12-20 显示基板及显示装置
US17/004,450 US20210193777A1 (en) 2019-12-20 2020-08-27 Display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911328075.1A CN110970484B (zh) 2019-12-20 2019-12-20 显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN110970484A CN110970484A (zh) 2020-04-07
CN110970484B true CN110970484B (zh) 2022-08-26

Family

ID=70035743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911328075.1A Active CN110970484B (zh) 2019-12-20 2019-12-20 显示基板及显示装置

Country Status (2)

Country Link
US (1) US20210193777A1 (zh)
CN (1) CN110970484B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524908A (zh) 2020-04-28 2020-08-11 京东方科技集团股份有限公司 显示面板及显示装置
CN111584518B (zh) * 2020-05-15 2022-07-12 武汉华星光电技术有限公司 阵列基板和其制作方法，显示面板
CN111768693A (zh) * 2020-06-24 2020-10-13 武汉华星光电半导体显示技术有限公司 显示面板
CN111755463A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11581386B2 (en) 2020-06-24 2023-02-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN111769155B (zh) * 2020-07-31 2022-11-29 京东方科技集团股份有限公司 显示面板和显示装置
CN114530474A (zh) * 2020-10-30 2022-05-24 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制造方法
CN112331677B (zh) * 2020-11-03 2025-02-25 京东方科技集团股份有限公司 显示基板及显示装置
CN112366283B (zh) * 2020-11-10 2023-04-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112768498B (zh) * 2021-01-08 2022-08-30 重庆京东方显示技术有限公司 一种显示基板及显示装置
CN115917743A (zh) * 2021-05-31 2023-04-04 京东方科技集团股份有限公司 阵列基板及显示装置
CN113644047B (zh) * 2021-07-22 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
CN113707674B (zh) * 2021-08-31 2024-05-07 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN113838868B (zh) * 2021-09-23 2024-02-20 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113851491A (zh) * 2021-09-24 2021-12-28 京东方科技集团股份有限公司 一种显示面板及显示装置
CN113838871B (zh) * 2021-09-26 2024-06-21 京东方科技集团股份有限公司 显示面板及显示装置
KR20230110404A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시장치
WO2023142014A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 触控显示面板、触控显示装置、触控显示母板
CN115101556B (zh) * 2022-06-20 2025-03-11 京东方科技集团股份有限公司 显示基板和显示装置
CN115019655B (zh) * 2022-06-21 2024-04-02 Tcl华星光电技术有限公司 显示面板及其制备方法
WO2024092429A1 (zh) * 2022-10-31 2024-05-10 京东方科技集团股份有限公司 显示基板和显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987436A (zh) * 2017-05-31 2018-12-11 乐金显示有限公司 显示装置
CN109801942A (zh) * 2017-11-17 2019-05-24 三星显示有限公司 显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926527B1 (ko) * 2016-09-30 2018-12-10 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR20180076689A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치
US10923553B2 (en) * 2017-09-26 2021-02-16 Sharp Kabushiki Kaisha Display device
KR102565907B1 (ko) * 2017-12-27 2023-08-09 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치
CN108550588B (zh) * 2018-06-08 2021-03-30 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
KR20210018687A (ko) * 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987436A (zh) * 2017-05-31 2018-12-11 乐金显示有限公司 显示装置
CN109801942A (zh) * 2017-11-17 2019-05-24 三星显示有限公司 显示面板

Also Published As

Publication number Publication date
US20210193777A1 (en) 2021-06-24
CN110970484A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110970484B (zh) 显示基板及显示装置
CN110429089B (zh) 驱动背板及其制作方法、显示装置
KR101073552B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109378319B (zh) 阵列衬底
CN103943061B (zh) 一种内置触控结构的oled显示装置
KR100579184B1 (ko) 유기전계발광표시장치
US9412803B2 (en) Display device
CN106847774B (zh) 一种显示面板及显示面板的制备方法
WO2021218395A1 (zh) 显示面板及显示装置
CN116828904A (zh) 显示装置
CN107919067B (zh) 平板显示器
US12178097B2 (en) Display device including side terminal disposed along an inclined side surface thereof, and method of manufacturing the same
CN107799538A (zh) 一种显示面板和显示装置
CN113161385B (zh) 具有跨越弯曲区域的连接电极的显示装置
US11177340B2 (en) Display device and method for manufacturing the same
CN110828422B (zh) 显示装置及制造其的方法
CN112820753A (zh) 阵列基板和显示装置
TWI758790B (zh) 具有觸控電極之顯示裝置
CN111354774A (zh) 显示基板、其制备方法及显示装置
KR102230692B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN109742127B (zh) 像素结构
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
CN114447022A (zh) 显示面板及显示装置
CN114287063A (zh) 显示基板及显示装置
CN113097250B (zh) 有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant