[go: up one dir, main page]

CN110956929A - 像素驱动电路、其驱动方法、阵列基板及显示装置 - Google Patents

像素驱动电路、其驱动方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN110956929A
CN110956929A CN202010001856.6A CN202010001856A CN110956929A CN 110956929 A CN110956929 A CN 110956929A CN 202010001856 A CN202010001856 A CN 202010001856A CN 110956929 A CN110956929 A CN 110956929A
Authority
CN
China
Prior art keywords
pixel
sub
sensing
line
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010001856.6A
Other languages
English (en)
Inventor
朱升
张正元
袁粲
随鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010001856.6A priority Critical patent/CN110956929A/zh
Publication of CN110956929A publication Critical patent/CN110956929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供了一种像素驱动电路、其驱动方法、阵列基板及显示装置。该像素驱动电路包括：多个像素行，像素行包括多个子像素组，子像素组包括两个子像素，两个子像素分别为第一子像素和第二子像素；多级栅极线组，栅极线组包括第一栅极线和第二栅极线，同一子像素组的两个子像素分别与第一栅极线、第二栅极线电连接；多条感测线，同一像素组的两个子像素共用同一条感测线；多条与相应的子像素电连接的数据线。本申请实施例能够实现一次全屏补偿感测的时间大幅缩短，有利于实现高频显示；同时实现一次全屏补偿感测的时间大幅缩短，能够及时对各子像素进行补偿，从而提高像素驱动电路中元器件的使用寿命；也有利于提高补偿感测的准确性。

Description

像素驱动电路、其驱动方法、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种像素驱动电路、其驱动方法、阵列基板及显示装置。
背景技术
对于高分辨率的显示装置来说，在高频驱动下，消影期的时间较短，在一帧显示画面的消影期内，通常只能对一个像素行中每个像素中的一个子像素进行补偿感测，因此，完成对全屏的补偿感测需要较长的时间。
对全屏的补偿感测需要较长的时间，一方面会影响显示画面的品质，另一方面也影响像素驱动电路中的元器件使用寿命。
发明内容
本申请针对现有方式的缺点，提出一种像素驱动电路、其驱动方法、阵列基板及显示装置，用以解决现有技术存在的全屏的补偿感测需要较长的时间的技术问题。
第一个方面，本申请实施例提供了一种像素驱动电路，该像素驱动电路包括：
多个像素行，所述像素行包括多个子像素组，所述子像素组包括两个子像素，两个所述子像素分别为第一子像素和第二子像素；
多级栅极线组，所述栅极线组包括第一栅极线和第二栅极线，同一所述子像素组的两个所述子像素分别与所述第一栅极线、所述第二栅极线电连接；
多条感测线，同一所述像素组的两个所述子像素共用同一条所述感测线；
多条数据线，所述数据线与相应的所述子像素电连接。
可选地，同一所述像素组的两个所述子像素共用一条所述数据线。
可选地，所述像素驱动电路还包括：多条第一电源线，同一所述像素行的多个所述子像素组共用一条所述第一电源线。
可选地，同一所述像素行中，每个所述子像素组与相邻的所述子像素组中的一个所述子像素构成一个像素；或者同一所述像素行中，相邻的两个所述子像素组构成一个像素。
可选地，所述子像素包括开关晶体管和感测晶体管；所述第一子像素中的所述开关晶体管与上一级栅极线组中的第一栅极线电连接，所述第一子像素中的所述感测晶体管的栅极与本级栅极线组中的第一栅极线电连接；所述第二子像素中的所述开关晶体管与上一级栅极线组中的第二栅极线电连接，所述第二子像素中的所述感测晶体管的栅极与本级栅极线组中的第二栅极线电连接。
可选地，所述子像素还包括驱动晶体管、存储电容和发光单元；所述开关晶体管的第一极与相应的所述数据线电连接，所述开关晶体管的第二极与所述驱动晶体管的栅极电连接；所述驱动晶体管的第一极与相应的所述第一电源线电连接，所述驱动晶体管的第二极与所述发光单元的第一极电连接，所述发光单元的第二极与第二电源线电连接；所述感测晶体管的第一极与相应的所述感测线电连接，所述感测晶体管的第二极与所述驱动晶体管的第二极电连接；所述存储电容的第一极与所述驱动晶体管的栅极电连接，所述存储电容的第二极与所述驱动晶体管的第二极电连接。
第二个方面，本申请实施例提供了一种阵列基板，该阵列基板包括上述的像素驱动电路。
第三个方面，本申请实施例提供了一种显示装置，该显示装置包括上述的阵列基板。
第四个方面，本申请实施例提供了一种像素驱动电路的驱动方法，用于驱动上述的像素驱动电路，每一帧显示画面的时间包括显示期和消影期，其特征在于，所述驱动方法包括：
在每一帧显示画面的显示期，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号，依次向每个像素行的各第一子像素写入重置信号相应的数据信号；
在每一帧显示画面的消影期，对相应像素行中的各第一子像素或第二子像素进行补偿感测操作。
可选地，在每一帧显示画面的显示期，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号，依次向每个像素行的各第一子像素写入重置信号相应的数据信号，包括：
向相邻的两级栅极线组中的第一栅极线输入有效信号，且向各所述感测线输入重置信号以对相应像素行中的各所述第一子像素进行复位，且向各所述数据线输入相应的数据信号以将所述数据信号写入相应的所述第一子像素；
向相邻的两级栅极线组中的第二栅极线输入有效信号，且向各所述感测线输入重置信号以对相应像素行中的各所述第二子像素进行复位，且向各所述数据线输入相应的数据信号以将所述数据信号写入相应的所述第二子像素。
可选地，在每一帧显示画面的消影期，对相应像素行中的各第一子像素或第二子像素进行补偿感测操作，包括：
复位阶段，对相应像素行中各所述第一子像素或各所述第二子像素进行复位；
感测阶段，复位后的各所述第一子像素或各所述第二子像素向相应的所述感测线进行充电；
采样阶段，对各所述感测线的电位进行采样以作为相应像素行的各所述第一子像素或各所述第二子像素的补偿数据。
本申请实施例提供的技术方案带来的有益技术效果是：
本申请实施例提供的像素驱动电路、其驱动方法、阵列基板及显示装置，能够通过对栅极信号的控制，实现与同一感测线电连接的两个子像素在不同时间进行补偿感测，相对于现有技术中的一个像素中的3个或4个子像素共用同一条感测线，实现一次全屏补偿感测的时间大幅缩短，有利于提升高频显示下的显示画面的品质；同时实现一次全屏补偿感测的时间大幅缩短，能够及时对各子像素进行补偿，从而提高像素驱动电路中元器件的使用寿命；同一像素组中的第一子像素和第二子像素受控于不同的栅极线，能够在对一个子像素进行补偿感测操作时避免另一子像素的影响，提高补偿感测的准确性。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种像素驱动电路的结构示意图；
图2为本申请实施例提供的另一种像素驱动电路的结构示意图；
图3为本申请实施例提供的又一种像素驱动电路的结构示意图；
图4为本申请实施例提供的再一种像素驱动电路的结构示意图；
图5为本申请实施例提供的一种像素驱动电路的具体结构示意图；
图6为本申请实施例提供的一种每一帧显示画面的时间划分示意图；
图7为本申请实施例提供的一种像素驱动电路的驱动方法的流程示意图；
图8为图7中所示的像素驱动电路的驱动方法的步骤S1的流程示意图；
图9为图5中所示的像素驱动电路在显示期的时序图；
图10为图7中所示的像素驱动电路的驱动方法的步骤S2的流程示意图；
图11为图5中所示的像素驱动电路在效应期的时序图；
图12为本申请实施例提供的一种阵列基板的结构示意图；
图13为本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人考虑到，高分辨率的OLED显示装置，通常一个像素内的多个子像素共用同一条感测线，在高频显示下，由于高频显示的OLED装置的消影期的时间很短，在一帧的消影期内，仅能对一个像素行内的每个像素中的一个子像素进行补偿感测，因此，全屏进行一次补偿感测是时间较长，对画质影响较大。
并且，由于现有技术中同一像素中的各子像素的感测晶体管受到同一栅极线的控制，因此，在对像素中的一个子像素进行补偿感测操作时，该像素中的未进行补偿感测的子像素的感测晶体管也处于开启状态，若未进行补偿感测的子像素存在不良，则可能产生一些干扰信号，使得补偿感测结果不准确。
本申请提供的像素驱动电路、其驱动方法、阵列基板及显示装置，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例提供了一种像素驱动电路，如图1所示，本实施例提供的像素驱动电路包括多个像素行10、多级栅极线组G、多条感测线SL和多条数据线DL。
像素行10包括多个子像素组101，子像素组101包括两个子像素，两个子像素分别为第一子像素SP1和第二子像素SP2。
栅极线组G包括第一栅极线GL1和第二栅极线GL2，同一子像素组101的两个子像素分别与第一栅极线GL1、第二栅极线GL2电连接。具体地，如图1所示，可以是第一子像素SP1与第一栅极线GL1电连接，第二子像素SP2与第二栅极线GL2电连接。
同一像素组101的两个子像素共用同一条感测线SL。
数据线SL与相应的子像素电连接。
具体地，图1所示的像素驱动电路为第N行和N+1行的第M-1至M+1个子像素组101，如图1所示，第N行第M组子像素组101中的第一子像素SP1和第二子像素SP2均与感测线SL<M>电连接；第N行第M组子像素组101中的第一子像素SP1与第N-1行中的第一栅极线GL1<N-1>以及第N行中的第一栅极线GL1<N>电连接，第N行第M组子像素组101中的第二子像素SP2与第N-1行中的第二栅极线GL2<N-1>以及第N行中的第二栅极线GL2<N>电连接。
因此，本实施例能够通过对栅极信号的控制，实现与同一感测线SL电连接的两个子像素在不同时间进行补偿感测，相对于现有技术中的一个像素中的3个或4个子像素共用同一条感测线，实现一次全屏补偿感测的时间大幅缩短，有利于提升高频显示下的显示画面质量；同时实现一次全屏补偿感测的时间大幅缩短，能够及时对各子像素进行补偿，从而提高像素驱动电路中元器件的使用寿命；同一像素组中的第一子像素和第二子像素受控于不同的栅极线，能够在对一个子像素进行补偿感测操作时避免另一子像素的影响，提高补偿感测的准确性。
进一步地，如图1所示，本实施例提供的像素驱动电路中，同一子像素组101的两个子像素共用同一条数据线DL。具体地，例如图1中所示的第N行、第M个子像素组101中的第一子像素SP1和第二子像素SP2均与第M条数据线DL<M>电连接。
本实施例能够通过对栅极信号的控制，实现与同一数据线DL电连接的两个子像素在不同时间写入数据信号，因此，能够减少数据线DL的数量，提升显示装置的分辨率。
可选地，如图2所示，本实施例提供的像素驱动电路还包括多条第一电源线VDD，同一像素行10的多个子像素组101共用一条第一电源线。
具体地，如图2所示，同一像素行10中的6个子像素，也就是同一像素行10中的3个子像素组共用同一条第一电源线VDD，即一拖六。通常情况下，同一像素中的子像素共用一条第一电源线VDD，因此，当显示装置中的子像素包括红色子像素R、绿色子像素G和蓝色子像素B时，第一电源线VDD可以一拖六或一拖十二；当显示装置中的子像素包括红色子像素R、绿色子像素G、蓝色子像素B和白色子像素W时，第一电源线VDD可以一拖四、一拖八或一拖十二等。
本申请对同一像素行10中共用同一条第一电源线VDD的子像素组101的个数并不限制，只要保证第一电源线VDD的供电性能良好即可。
本实施例通过将同一像素行10中的多个子像素组101共用一条第一电源线VDD，能够减少第一电源线VDD的数量，提升显示装置的分辨率。
可选地，本实施例提供的像素驱动电路中，同一像素行10中，每个子像素组101与相邻的子像素组101中的一个子像素构成一个像素；或者同一像素行10中，相邻的两个子像素组101构成一个像素。
具体地，如图3所示，子像素包括红色子像素R、绿色子像素G和蓝色子像素B，即RGB型显示装置。同一像素行10中的各子像素按照红色子像素R、绿色子像素G和蓝色子像素B的顺序交替排布，其中，一个红色子像素R、一个绿色子像素G和一个蓝色子像素B构成一个像素。也就是同一像素行10中，每个子像素组101与相邻的子像素组101中的一个子像素构成一个像素。
具体地，如图4所示，子像素包括红色子像素R、绿色子像素G、蓝色子像素B和白色子像素W，即RGBW型显示装置。同一像素行10中的各子像素按照红色子像素R、绿色子像素G、蓝色子像素B和白色子像素W的顺序交替排布，其中，一个红色子像素R、一个绿色子像素G、一个蓝色子像素B和一个白色子像素W构成一个像素。同一像素行10中，相邻的两个子像素组101构成一个像素。
可选地，如图5所示，本实施例提供的像素驱动电路中，子像素包括开关晶体管Tsw和感测晶体管Ts；第一子像素SP1中的开关晶体管Tsw与上一级栅极线组G中的第一栅极线GL1电连接，第一子像素SP1中感测晶体管Ts的栅极与本级栅极线组G中的第一栅极线GL1电连接；第二子像素SP2中的开关晶体管Tsw与上一级栅极线组G中的第二栅极线GL2电连接，第二子像素SP2中感测晶体管Ts的栅极与本级栅极线组G中的第二栅极线GL2电连接。
本实施例提供的像素驱动电路中，栅极线组G中的第一栅极线GL1和第二栅极线GL2均能够被相邻的两个像素行10共用，在实现对子像素组101中的两个子像素进行分时补偿感测和分时数据写入的同时，并未增加栅极线的数量，有利于提升显示装置的分辨率；并且，在对同一像素组中的一个子像素进行补偿感测时，另一子像素中的感测晶体管并未开启，因此，并不会对进行补偿感测的子像素产生影响，从而提升补偿感测的准确性。
进一步地，本实施例提供的是基于3T1C的像素驱动电路。具体地，如图5所示，子像素还包括驱动晶体管Td、存储电容C和发光单元EL；开关晶体管Tsw的第一极与相应的数据线DL电连接，开关晶体管Tsw的第二极与驱动晶体管Td的栅极电连接；驱动晶体管Td的第一极与相应的第一电源线VDD电连接，驱动晶体管Td的第二极与发光单元EL的第一极电连接，发光EL第二极与第二电源线VSS电连接；感测晶体管Ts的第一极与相应的感测线SL电连接，感测晶体管Ts的第二极与驱动晶体管Td的第二极电连接；存储电容C的第一极与驱动晶体管Td的栅极电连接，存储电容C的第二极与驱动晶体管Td的第二极电连接。
需要说明的是，本实施例提供的像素驱动电路中，每个子像素包括的晶体管和存储电容的数量可以有所调整。
本实施例提供的像素驱动电路，采用3T1C的像素电路，使得驱动每个子像素所用的元器件较少，电路较为简单，在高分辨率的显示装置中尤为适用；且3T1C的像素电路能够实现驱动晶体管的阈值电压补偿，具有较好的显示效果。
基于同一发明构思，本实施例提供了一种像素驱动电路的驱动方法，用于驱动上述实施例中的像素驱动电路。在本实施例中，每一帧显示画面的时间包括显示期和消影期，如图6所示，第K-1帧显示画面、第K帧显示画面以及第K+1帧显示画面的时间均包括显示期和消影期。如图7所示，本实施例提供的像素驱动电路的驱动方法包括：
S1：在每一帧显示画面的显示期，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号；
S2：在每一帧显示画面的消影期，对相应像素行中的各子像素组中的一个子像素进行补偿感测操作。
本实施例提供的像素驱动电路的驱动方法，在每一帧显示画面的显示期控制各子像素进行显示，在每一帧显示画面的消影期对相应像素行中的各第一子像素或各第二子像素进行补偿感测操作，相对于现有技术中每个消影期只能对相应像素行中的每个像素(包括3个或4个子像素)中的一个子像素进行补偿感测操作，进行全屏补偿感测的时间大幅缩短，有利于提升显示效果；由于同一子像素组中的两个子像素的补偿感测在不同帧显示画面的消影期，因此，对同一子像素组中的两个子像素的补偿感测互不影响，测得的补偿数据更为准确。
可选地，如图8所示，在本实施例提供的驱动方法中，步骤S1包括：
步骤S101：向相邻的两级栅极线组中的第一栅极线GL1输入有效信号，且向各感测线SL输入重置信号以对相应像素行中的各第一子像素SP1进行复位，且向各数据线DL输入相应的数据信号以将数据信号写入相应的第一子像素SP1。
具体地，如图5和图9所示，显示期包括第一阶段T1、第二阶段T2和第三阶段T3。
在第一阶段T1，向第N-1级和第N级栅极线组中的第一栅极线GL1<N-1>和第一栅极线GL1<N>输入高电平，使得第N个像素行中的各第一子像素SP1中的开关晶体管Tsw和感测晶体管Ts均开启。其中，感测晶体管Ts开启使得感测线SL<M-1>和感测线SL<M>输入的重置信号Vref写入各相应的第一子像素SP1的第二节点s，以实现对各相应的第一子像素SP1的第二节点s电位的进行重置；开关晶体管Tsw开启使得数据线DL<M-1>输入的数据信号d1<N><M-1>写入第N个像素行中的第M-1个子像素组中的第一子像素SP1的第一节点g，使得数据线DL<M>输入的数据信号d1<N><M>写入第N个像素行中的第M个子像素组中的第一子像素SP1的第一节点g。即在第一阶段T1完成了对第N个像素行中的各第一子像素SP1的数据信号写入以及第二节点s的电位重置。
在第二阶段T2，向第N级和第N+1级栅极线组中的第一栅极线GL1<N>和第一栅极线GL1<N+1>输入高电平，使得第N+1个像素行中的各第一子像素SP1中的开关晶体管Tsw和感测晶体管Ts均开启。和第一阶段T1同理，在第二阶段T2，完成了对第N+1个像素行中的各第一子像素SP1的数据信号写入以及第二节点s的电位重置。
在第三阶段T3，向第N+1级和第N+2级栅极线组中的第一栅极线GL1<N+1>和第一栅极线GL1<N+2>输入高电平，使得第N+2个像素行中的各第一子像素SP1中的开关晶体管Tsw和感测晶体管Ts均开启。和第一阶段T1同理，在第三阶段T3，完成了对第N+2个像素行中的各第一子像素SP1的数据信号写入以及第二节点s的电位重置。
需要说明的是，第N个像素行所对应的上一级栅极线组为第N-1级栅极线组，第N个像素行所对应的本级栅极线组为第N级栅极线组，N为大于或等于1的整数。即，最初级的栅极信号线组为第0级，即第一像素行所对应的上一级栅极线组为第0级栅极线组，第一像素行所对应的本级栅极线组为第1级栅极线组。
步骤S102：向相邻的两级栅极线组中的第二栅极线GL2输入有效信号，且向各感测线SL输入重置信号以对相应像素行中的各第二子像素SP2进行复位，且向各数据线DL输入相应的数据信号以将数据信号写入相应的第二子像素SP2。
具体地，如图5和图9所示，显示期还包括第四阶段T4、第五阶段T5和第六阶段T6。
在第四阶段T4，向第N-1级和第N级栅极线组中的第二栅极线GL2<N-1>和第二栅极线GL2<N>输入高电平，使得第N个像素行中的各第二子像素SP2中的开关晶体管Tsw和感测晶体管Ts均开启。其中，感测晶体管Ts开启使得感测线SL<M-1>和感测线SL<M>输入的重置信号Vref写入各相应的第二子像素SP2的第二节点s，以实现对各相应的第二子像素SP1的第二节点s电位的进行重置；开关晶体管Tsw开启使得数据线DL<M-1>输入的数据信号d2<N><M-1>写入第N个像素行中的第M-1个子像素组中的第二子像素SP2的第一节点g，使得数据线DL<M>输入的数据信号d2<N><M>写入第N个像素行中的第M个子像素组中的第二子像素SP2的第一节点g。即在第一阶段T1完成了对第N个像素行中的各第二子像素SP2的数据信号写入以及第二节点s的电位重置。
在第五阶段T5，向第N级和第N+1级栅极线组中的第二栅极线GL2<N>和第二栅极线GL2<N+1>输入高电平，使得第N+1个像素行中的各第二子像素SP2中的开关晶体管Tsw和感测晶体管Ts均开启。和第一阶段T4同理，在第五阶段T5，完成了对第N+1个像素行中的各第二子像素SP2的数据信号写入以及第二节点s的电位重置。
在第六阶段T6，向第N+1级和第N+2级栅极线组中的第二栅极线GL2<N+1>和第二栅极线GL2<N+2>输入高电平，使得第N+2个像素行中的各第二子像素SP2中的开关晶体管Tsw和感测晶体管Ts均开启。和第四阶段T4同理，在第六阶段T6，完成了对第N+2个像素行中的各第二子像素SP2的数据信号写入以及第二节点s的电位重置。
发光单元EL在驱动晶体管Td的栅极(第一节点g)和第二极(第二节点s)的压差的作用下进行发光，每个子像素中的发光单元EL的发光电流为：
Figure BDA0002353785320000121
上列公式中的“μ”为驱动晶体管Td的载流子的迁移率，“W/L”为驱动晶体管Td的沟道的宽长比，Vdata为相应子像素写入的第一节点的数据信号，Vref为驱动晶体管Td的第二节点s的重置信号，Vth为驱动晶体管Td的阈值电压。
需要说明的是，本申请提供的像素驱动电路的驱动方法，可以先将所有第一栅极线GL1扫描完成之后，再对所有第二栅极线GL2进行扫描，也可以对两条相邻的第一栅极线GL1和两条相邻的第二栅极线GL2进行交替扫描。
本实施例提供的每帧显示画面的显示期内驱动方法，实现了对各第一子像素SP1和各第二子像素SP2的数据信号的写入和第二节点s的电压重置，并且，每个子像素中的发光单元EL在驱动晶体管Td的驱动下进行发光。
可选地，如图10所示，在本实施例提供的驱动方法中，步骤S2包括：
S201：复位阶段①，对相应像素行中各第一子像素SP1或各第二子像素SP2进行复位。
如图5和图11所示，在第K帧显示画面的消影期的复位阶段①，对第N个像素行中各第一子像素SP1进行复位操作。
具体地，向第一栅极线GL1<N-1>和第一栅极线GL1<N>输入高电平，以使第N个像素行中各第一子像素SP1中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL，例如数据线DL<M-1>和数据线DL<M>，均输入重置信号Vref，以使重置信号写入第N个像素行中各第一子像素SP1的第一节点g；各感测线SL，例如感测线SL<M-1>和感测线SL<M>，均输入初始信号Vini，以使初始信号Vini写入第N个像素行中各第一子像素SP1的第二节点s。
如图5和图11所示，在第K+1帧显示画面的消影期的复位阶段①，对第N个像素行中各第二子像素SP2进行复位操作。
具体地，向第二栅极线GL2<N-1>和第二栅极线GL2<N>输入高电平，以使第N个像素行中各第二子像素SP2中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL，例如数据线DL<M-1>和数据线DL<M>，均输入重置信号Vref，以使重置信号写入第N个像素行中各第二子像素SP2的第一节点g；各感测线SL，例如感测线SL<M-1>和感测线SL<M>，均输入初始信号Vini，以使初始信号Vini写入第N个像素行中各第二子像素SP2的第二节点s。
S202：感测阶段②，复位后的各第一子像素SP1或各第二子像素SP2向相应的感测线SL进行充电。
如图5和图11所示，在第K帧显示画面的消影期的感测阶段②，第N个像素行中各第一子像素SP1向相应的感测线SL进行充电。
具体地，仍向第一栅极线GL1<N-1>和第一栅极线GL1<N>输入高电平，以使第N个像素行中各第一子像素SP1中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL(例如数据线DL<M-1>和数据线DL<M>)均输入重置信号Vref；各感测线SL的信号悬空，第二节点s向各感测线SL(例如感测线SL<M-1>和感测线SL<M>)进行充电，直至驱动晶体管Td截止。
如图5和图11所示，在第K+1帧显示画面的消影期的感测阶段②，第N个像素行中各第二子像素SP2向相应的感测线SL进行充电。
具体地，仍向第二栅极线GL2<N-1>和第二栅极线GL2<N>输入高电平，以使第N个像素行中各第二子像素SP2中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL(例如数据线DL<M-1>和数据线DL<M>)均输入重置信号Vref；各感测线SL的信号悬空，第N个像素行中各第二子像素SP2中第二节点s向各感测线(例如感测线SL<M-1>和感测线SL<M>)进行充电，直至驱动晶体管Td截止。
S203：采样阶段③，对各感测线SL的电位进行采样以作为相应像素行的各第一子像素SP1或各第二子像素SP2的补偿数据。
如图5和图11所示，在第K帧显示画面的消影期的采样阶段③，对各感测线SL的电位进行采样。
具体地，仍向第一栅极线GL1<N-1>和第一栅极线GL1<N>输入高电平，以使第N个像素行中各第一子像素SP1中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL(例如数据线DL<M-1>和数据线DL<M>)均输入重置信号Vref；对感测线SL的电位(例如感测线SL<M-1>和感测线SL<M>的电位)进行采样，以作为第N个像素行中各第一子像素SP1的补偿数据。
如图5和图11所示，在第K+1帧显示画面的消影期的采样阶段③，对各感测线SL的电位进行采样。
具体地，仍向第二栅极线GL2<N-1>和第二栅极线GL2<N>输入高电平，以使第N个像素行中各第二子像素SP2中的感测晶体管Ts和开关晶体管Tsw开启；各数据线DL(例如数据线DL<M-1>和数据线DL<M>)均输入重置信号Vref；对感测线SL的电位(例如感测线SL<M-1>和感测线SL<M>的电位)进行采样，以作为第N个像素行中各第二子像素SP2的补偿数据。
采集到的各感测线上的电位，即为相应的子像素中第二节点s的当前电位Vs′，由于驱动晶体管Td截止时停止向感测线充电，则相应子像素中的驱动晶体管Td的当前阈值电压Vth′为第一节点g的当前电压Vref与第二节点s的当前电位Vs′，即Vth′＝Vref-Vs′。由于重置信号Vref为已知电位，因此，采集到补偿数据Vs′，就能够计算出该子像素中的当前阈值电压Vth′，以便在后续的显示过程中以该子像素中的当前阈值电压Vth′对该子像素进行补偿。
需要说明的是，虽然图11所示的时序图中，两个相邻的消影期分别对同一像素行中的各第一子像素SP1和各第二子像素SP2进行感测补偿操作，但这仅是示例性说明，也可以先对所有像素行中的各第一子像素SP1进行感测补偿操作，再对像素行中的各第二子像素SP2进行感测补偿操作。
本实施例提供的像素驱动电路的在消影期的驱动方法，能够实现对相应像素行中的各第一子像素SP1或各第二子像素SP2进行补偿感测操作，由于在一个消影期仅对一个子像素组中的一个子像素进行补偿感测操作，因此，检测结果不受同一子像素组中的另一子像素的影响，检测结果更为准确。
基于同一发明构思，本实施例提供了一种阵列基板，如图12所示，本实施例提供的阵列基板包括上述实施例中的像素驱动电路，具有上述实施例中的像素驱动电路的有益效果，在此不再赘述。
具体地，该阵列基板还包括栅极扫描电路和数据线选通电路等，以实现对像素驱动电路的信号输入的控制。
基于同一发明构思，本实施例提供了一种显示装置，如图13所示，本实施例提供的显示装置包括上述实施例中的阵列基板，具有上述实施例中的阵列基板的有益效果，在此不再赘述。
具体地，该显示装置还包括供电电源和驱动芯片等，分别为像素驱动电路的工作提供电能以及驱动信号。
具体地，本实施例中的显示装置为大尺寸OLED显示装置时，由于大尺寸OLED显示装置中的像素数量多，因此，在缩短全屏补偿感测操作的时间方面具有显著优势，也有利于提升显示画面的品质。
应用本申请实施例，至少能够实现如下有益效果：
本申请实施例提供的像素驱动电路、其驱动方法、阵列基板及显示装置，能够通过对栅极信号的控制，实现与同一感测线电连接的两个子像素在不同时间进行补偿感测，相对于现有技术中的一个像素中的3个或4个子像素共用同一条感测线，实现一次全屏补偿感测的时间大幅缩短，有利于提升在高频显示下的显示画面的品质；同时实现一次全屏补偿感测的时间大幅缩短，能够及时对各子像素进行补偿，从而提高像素驱动电路中元器件的使用寿命；同一像素组中的第一子像素和第二子像素受控于不同的栅极线，能够在对一个子像素进行补偿感测操作时避免另一子像素的影响，提高补偿感测的准确性。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种像素驱动电路，其特征在于，包括：
多个像素行，所述像素行包括多个子像素组，所述子像素组包括两个子像素，两个所述子像素分别为第一子像素和第二子像素；
多级栅极线组，所述栅极线组包括第一栅极线和第二栅极线，同一所述子像素组的两个所述子像素分别与所述第一栅极线、所述第二栅极线电连接；
多条感测线，同一所述像素组的两个所述子像素共用同一条所述感测线；
多条数据线，所述数据线与相应的所述子像素电连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，同一所述像素组的两个所述子像素共用一条所述数据线。
3.根据权利要求1所述的像素驱动电路，其特征在于，还包括：
多条第一电源线，同一所述像素行的多个所述子像素组共用一条所述第一电源线。
4.根据权利要求1-3中任一项所述的像素驱动电路，其特征在于，同一所述像素行中，每个所述子像素组与相邻的所述子像素组中的一个所述子像素构成一个像素；或者
同一所述像素行中，相邻的两个所述子像素组构成一个像素。
5.根据权利要求4所述的像素驱动电路，其特征在于，
所述子像素包括开关晶体管和感测晶体管；
所述第一子像素中的所述开关晶体管与上一级栅极线组中的第一栅极线电连接，所述第一子像素中的所述感测晶体管的栅极与本级栅极线组中的第一栅极线电连接；
所述第二子像素中的所述开关晶体管与上一级栅极线组中的第二栅极线电连接，所述第二子像素中的所述感测晶体管的栅极与本级栅极线组中的第二栅极线电连接。
6.根据权利要求5所述的像素驱动电路，其特征在于，
所述子像素还包括驱动晶体管、存储电容和发光单元；
所述开关晶体管的第一极与相应的所述数据线电连接，所述开关晶体管的第二极与所述驱动晶体管的栅极电连接；
所述驱动晶体管的第一极与相应的所述第一电源线电连接，所述驱动晶体管的第二极与所述发光单元的第一极电连接，所述发光单元的第二极与第二电源线电连接；
所述感测晶体管的第一极与相应的所述感测线电连接，所述感测晶体管的第二极与所述驱动晶体管的第二极电连接；
所述存储电容的第一极与所述驱动晶体管的栅极电连接，所述存储电容的第二极与所述驱动晶体管的第二极电连接。
7.一种阵列基板，其特征在于，包括权利要求1-6中任一项所述的像素驱动电路。
8.一种显示装置，其特征在于，包括权利要求7所述的阵列基板。
9.一种像素驱动电路的驱动方法，用于驱动权利要求1-6中任一项所述的像素驱动电路，每一帧显示画面的时间包括显示期和消影期，其特征在于，所述驱动方法包括：
在每一帧显示画面的显示期，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号，依次向每个像素行的各第一子像素写入重置信号相应的数据信号；
在每一帧显示画面的消影期，对相应像素行中的各第一子像素或第二子像素进行补偿感测操作。
10.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，在每一帧显示画面的显示期，依次向每个像素行的各第一子像素写入重置信号和相应的数据信号，依次向每个像素行的各第一子像素写入重置信号相应的数据信号，包括：
向相邻的两级栅极线组中的第一栅极线输入有效信号，且向各所述感测线输入重置信号以对相应像素行中的各所述第一子像素进行复位，且向各所述数据线输入相应的数据信号以将所述数据信号写入相应的所述第一子像素；
向相邻的两级栅极线组中的第二栅极线输入有效信号，且向各所述感测线输入重置信号以对相应像素行中的各所述第二子像素进行复位，且向各所述数据线输入相应的数据信号以将所述数据信号写入相应的所述第二子像素。
11.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，在每一帧显示画面的消影期，对相应像素行中的各第一子像素或第二子像素进行补偿感测操作，包括：
复位阶段，对相应像素行中各所述第一子像素或各所述第二子像素进行复位；
感测阶段，复位后的各所述第一子像素或各所述第二子像素向相应的所述感测线进行充电；
采样阶段，对各所述感测线的电位进行采样以作为相应像素行的各所述第一子像素或各所述第二子像素的补偿数据。
CN202010001856.6A 2020-01-02 2020-01-02 像素驱动电路、其驱动方法、阵列基板及显示装置 Pending CN110956929A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010001856.6A CN110956929A (zh) 2020-01-02 2020-01-02 像素驱动电路、其驱动方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010001856.6A CN110956929A (zh) 2020-01-02 2020-01-02 像素驱动电路、其驱动方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN110956929A true CN110956929A (zh) 2020-04-03

Family

ID=69985371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010001856.6A Pending CN110956929A (zh) 2020-01-02 2020-01-02 像素驱动电路、其驱动方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN110956929A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111369934A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 显示装置和终端
CN112351193A (zh) * 2020-09-17 2021-02-09 格科微电子（上海）有限公司 基于时序控制的变焦方法、图像采集设备及存储介质
CN113096601A (zh) * 2021-04-07 2021-07-09 京东方科技集团股份有限公司 像素驱动电路及显示面板
WO2022000284A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN115346473A (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 显示面板、驱动电路及驱动方法
WO2022246800A1 (zh) * 2021-05-28 2022-12-01 京东方科技集团股份有限公司 显示面板及其感测方法、驱动方法
CN115862542A (zh) * 2022-12-19 2023-03-28 惠科股份有限公司 显示面板、显示面板的驱动方法以及显示装置
CN116312336A (zh) * 2021-12-21 2023-06-23 厦门市芯颖显示科技有限公司 一种发光元件补偿电路、驱动电路及led显示装置
US11749200B1 (en) 2022-06-27 2023-09-05 Mianyang HKC Optoelectronics Technology Co., Ltd. Display driving circuit and display device
WO2023206167A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 显示基板及显示装置
WO2024040523A1 (zh) * 2022-08-25 2024-02-29 京东方科技集团股份有限公司 液晶显示面板的驱动方法和液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810304A (zh) * 2012-08-09 2012-12-05 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法
CN105679251A (zh) * 2016-04-11 2016-06-15 京东方科技集团股份有限公司 触控显示模组及其驱动方法、触控显示面板和装置
CN205507290U (zh) * 2016-04-11 2016-08-24 京东方科技集团股份有限公司 触控显示模组、触控显示面板和装置
CN107710318A (zh) * 2015-07-10 2018-02-16 夏普株式会社 像素电路以及显示装置及其驱动方法
CN109166529A (zh) * 2018-10-24 2019-01-08 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810304A (zh) * 2012-08-09 2012-12-05 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法
CN107710318A (zh) * 2015-07-10 2018-02-16 夏普株式会社 像素电路以及显示装置及其驱动方法
CN105679251A (zh) * 2016-04-11 2016-06-15 京东方科技集团股份有限公司 触控显示模组及其驱动方法、触控显示面板和装置
CN205507290U (zh) * 2016-04-11 2016-08-24 京东方科技集团股份有限公司 触控显示模组、触控显示面板和装置
CN109166529A (zh) * 2018-10-24 2019-01-08 合肥京东方卓印科技有限公司 显示面板、显示装置及驱动方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111369934B (zh) * 2020-04-09 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示装置和终端
CN111369934A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 显示装置和终端
US11776459B2 (en) 2020-04-09 2023-10-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and terminal having an energy saving mode with data compensation
US11640787B2 (en) 2020-06-30 2023-05-02 Boe Technology Group Co., Ltd. Array substrate, and display panel and display device thereof
WO2022000284A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN114207702A (zh) * 2020-06-30 2022-03-18 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
EP4036901A4 (en) * 2020-06-30 2022-11-16 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND DISPLAY PANEL AND DISPLAY DEVICE THEREOF
CN114207702B (zh) * 2020-06-30 2023-12-08 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN112351193A (zh) * 2020-09-17 2021-02-09 格科微电子（上海）有限公司 基于时序控制的变焦方法、图像采集设备及存储介质
CN113096601A (zh) * 2021-04-07 2021-07-09 京东方科技集团股份有限公司 像素驱动电路及显示面板
WO2022246800A1 (zh) * 2021-05-28 2022-12-01 京东方科技集团股份有限公司 显示面板及其感测方法、驱动方法
CN115943458A (zh) * 2021-05-28 2023-04-07 京东方科技集团股份有限公司 显示面板及其感测方法、驱动方法
US12087235B2 (en) * 2021-05-28 2024-09-10 Hefei Boe Joint Technology Co., Ltd. Display panel and sensing method and driving method therefor
CN116312336A (zh) * 2021-12-21 2023-06-23 厦门市芯颖显示科技有限公司 一种发光元件补偿电路、驱动电路及led显示装置
US12217678B2 (en) 2022-04-27 2025-02-04 Hefei Boe Joint Technology Co., Ltd. Display substrate and display apparatus
WO2023206167A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 显示基板及显示装置
CN115346473A (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 显示面板、驱动电路及驱动方法
CN115346473B (zh) * 2022-05-25 2023-10-24 惠科股份有限公司 显示面板、驱动电路及驱动方法
US12148359B2 (en) 2022-05-25 2024-11-19 HKC Corporation Limited Display panel, driving circuit and driving method with uniform brightness
US11749200B1 (en) 2022-06-27 2023-09-05 Mianyang HKC Optoelectronics Technology Co., Ltd. Display driving circuit and display device
WO2024040523A1 (zh) * 2022-08-25 2024-02-29 京东方科技集团股份有限公司 液晶显示面板的驱动方法和液晶显示面板
US12293735B2 (en) 2022-08-25 2025-05-06 Fuzhou Boe Optoelectronics Technology Co., Ltd. Driving method of liquid crystal display panel and liquid crystal display panel
CN115862542B (zh) * 2022-12-19 2024-03-22 惠科股份有限公司 显示面板、显示面板的驱动方法以及显示装置
CN115862542A (zh) * 2022-12-19 2023-03-28 惠科股份有限公司 显示面板、显示面板的驱动方法以及显示装置

Similar Documents

Publication Publication Date Title
CN110956929A (zh) 像素驱动电路、其驱动方法、阵列基板及显示装置
US11508298B2 (en) Display panel and driving method thereof and display device
WO2020082979A1 (zh) 电子面板、显示装置及驱动方法
US20210201787A1 (en) Display panel, driving method thereof, and display device
CN105702206B (zh) 一种像素矩阵的外围补偿系统及其方法、显示系统
DE102020103876A1 (de) Anzeige-Ansteuerschaltung und Anzeigevorrichtung mit derselben
JP6074585B2 (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
CN110429120B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
CN104361862A (zh) 阵列基板及其驱动方法、显示面板、显示装置
US12057068B2 (en) Electro-optical apparatus, electronic equipment, and driving method
JP4855652B2 (ja) 表示装置
CN110992878A (zh) 一种显示面板及其补偿方法、显示装置
US9633599B2 (en) Pixel circuit, display device including the same and driving method of the display device
US10068528B2 (en) Apparatus and method for sensing display panel
CN111192901A (zh) 有机发光二极管显示装置及其驱动方法
US20240395216A1 (en) Gate driving circuit and display device including gate driving circuit
WO2020230260A1 (ja) 表示装置およびその駆動方法
CN105206224B (zh) 一种具有反馈通道的显示系统
WO2019053834A1 (ja) 表示装置およびその駆動方法
US20140062844A1 (en) Display device and electronic apparatus
KR20180025512A (ko) 센싱 회로, 센싱 회로를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 방법
JP2005331900A (ja) 表示装置
CN108962145B (zh) 显示装置及其像素电路和驱动方法
US11030928B2 (en) Apparatus and method for sensing display panel
WO2020202243A1 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination