[go: up one dir, main page]

CN110794290B - 基板检测装置及基板检测方法 - Google Patents

基板检测装置及基板检测方法 Download PDF

Info

Publication number
CN110794290B
CN110794290B CN201911179851.6A CN201911179851A CN110794290B CN 110794290 B CN110794290 B CN 110794290B CN 201911179851 A CN201911179851 A CN 201911179851A CN 110794290 B CN110794290 B CN 110794290B
Authority
CN
China
Prior art keywords
circuit
voltage
voltage measurement
measured
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911179851.6A
Other languages
English (en)
Other versions
CN110794290A (zh
Inventor
山下宗宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Advance Technology Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Publication of CN110794290A publication Critical patent/CN110794290A/zh
Application granted granted Critical
Publication of CN110794290B publication Critical patent/CN110794290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种基板检测装置及基板检测方法。控制部(27)及信号切换部(26)经过测定对象的多个电路图形(41、42)而形成电压测定回路。控制部(27)在校正电压测定工序,对测定对象的任一电路图形(41、42)都不供应电流的状态下,由电压测定部(19)测定热电动势(V0)。控制部(27)在电路图形测定工序,对测定对象的任一电路图形(41、42)供应电流的状态下,由电压测定部(19)测定电压降。而且控制部(27)在校正工序,将所述电路图形测定工序中测定的电压降使用在校正电压测定工序中测定的热电动势(V0)值来校正。并且控制部(27)对测定对象的多个电路图形(41、42)分别执行电路图形测定工序及校正工序。

Description

基板检测装置及基板检测方法
本申请是申请日为2014年4月24日、申请号为201480022923.5、发明名称为“基板检测装置及基板检测方法”的发明专利申请的分案申请。
技术领域
本发明涉及在基板检测装置中用于消除热电动势的影响的构成。
背景技术
以往,知晓有检测在电路基板上形成的多个电路图形的基板检测装置。例如,专利文献1记载了这类基板检测装置。
在图9中示意性地例示了现有的基板检测装置检测电路基板11上形成的电路图形12的状态。在图9中例示的电路图形12上形成有检测点13、14。基板检测装置具有能接触各检测点13、14的多个检测用探针15。
基板检测装置具有测定检测点13、14之间电位差的电压测定部19(电压表)。而且,基板检测装置具有可对电路图形12供应所定的电流的电流供应部17。
如上构成的基板检测装置由电流供应部17对电路图形12供应所定的电流i[A],同时由电压测定部19测定此时在检测点13、14之间产生的电压降。电路图形12的检测点13、14之间电阻为R[Ω]时,则其检测点13、14之间产生的电压降大小为iR[V]。
基板检测装置基于对电路图形12供应的电流i大小,和由电压测定部19测定的电压降iR大小,求得该电路图形12的电阻R。基板检测装置将求得的电阻R值作为基础,可以判断电路图形12是否正常。
在这类基板检测装置,由于检测用探针15和检测点13或14相接触,从而可能产生由塞贝克效应(seebeck effect)引起的热电动势。因此受到热电动势的影响,图9的电压测定部19不能只单纯地测定在检测点13、14之间产生的电压降iR。在此,赛贝克效应引起的热电动势对电压测定部19的测定结果V[V]产生的影响为V0[V]时,其测定结果V可以如数学式1表示。
V=iR+V0 数学式1
因此,为了正确地测定在电路图形12产生的电压降iR大小,优选地校正以从电压测定部19的测定结果V消除热电动势V0的影响。然而,一般来讲,热电动势V0的大小是未知的。
以往,认为热电动势V0是误差的范围。因此,没有特别采取消除热电动势V0影响的校正。
可是,由于随着近来制作工作的薄芯化或无芯化,电路基板11的厚度变薄,电路图形12的电阻也变小。由此,最近的检测装置需要以良好的精密度能测定微小电阻,所以不能忽视热电动势V0的影响。
因此,近来有意采取校正来消除热电动势V0的影响。为此,执行图9的测定后,改变对电路图形12供应的电流大小,再测定一次。例如,如图10所示,对电路图形12供应与第一次测定(图9)方向相反的电流-i[A],由电压测定部19测定电压。此时由电压测定部19测定电压的测定结果(第二次测定结果)为V′时,则V′=-iR+V0。在此,认定第一次测定(图9)和第二次测定(图10)的热电动势V0大小不变时,求取第一次的测定结果V和第二次的测定结果V′的相差,由此可以抵消热电动势V0的影响。即,V-V′=2iR。因此,根据R=(V-V′)/2i,以良好的精密度可以求得电路图形12的电阻R。另外,在以下的说明,对如上所述抵消热电动势V0影响的方法,简称为“现有检测方法”。
所述现有检测方法,为了消除热电动势V0的影响,对1个电路图形至少需要2次的测定。由此,相比于不校正热电动势影响的情况,以单纯的计算需要2倍的检测时间。
如此,在现有的基板检测装置,执行消除热电动势V0影响的校正时,具有电路基板的检测时间变长的问题。
本发明是鉴于以上情况而完成,其目的是提供一种在消除热电动势影响的同时,能高速检测的基板检测装置。
现有技术文献
专利文献1
日本专利公开第2009-139182号公报
发明内容
本发明要解决的课题同上,接着对解决该课题的方案及其效果进行说明。
根据本发明的观点,提供一种用于检测电路基板上形成的电路图形的基板检测装置。该基板检测装置具备电压测定回路形成部、电压测定部、电流供应部和控制部。所述电压测定回路形成部是经过测定对象的电路图形而形成电压测定回路。所述电压测定部配置在所述电压测定回路上。所述电流供应部能对所述测定对象的电路图形供应电流。所述控制部能执行校正电压测定工序、电路图形测定工序和校正工序。所述校正电压测定工序是对所述测定对象的电路图形不供应电流的状态下,由所述电压测定部测定电压。所述电路图形测定工序是对所述测定对象的电路图形供应电流的状态下,由所述电压测定部测定电压。所述校正工序是将所述电路图形测定工序中测定的电压由所述校正电压测定工序中测定的电压来校正。
根据上述的校正电压测定工序,可以测定在电压测定回路产生的热电动势的影响。因此,使用校正电压测定工序中的测定值,可以执行消除热电动势影响的校正。在校正电压测定工序中,由于对电路图形不流入电流,因此没有浪涌电流,可以立即测定电压。由此,校正电压测定工序相比于测定电路图形的电压降,能高速完成。所以,相比于为了消除热电动势的影响而测定2次电路图形的电压降的现有检测方法,可以缩短测定所需的时间。
所述基板检测装置构成如下较好。即,所述电压测定回路形成部是经过测定对象的多个电路图形而形成所述电压测定回路。而且,所述控制部是对所述测定对象的多个电路图形分别执行所述电路图形测定工序及所述校正工序。
如此,由于经过测定对象的多个电路图形形成电压测定回路,所以由1个电压测定回路可以测定多个电路图形。热电动势的影响测定1次即可,且测定对象的各电路图形也测定1次即可。因此,相比于为了消除热电动势的影响而对各电路图形需要测定2次的现有检测方法,减少测定次数,可以缩短测定所需的时间。
在所述基板检测装置,所述电压测定回路形成部是经过测定对象的3个以上的电路图形而形成所述电压测定回路较好。
如此,可以经过多数的电路图形而形成电压测定回路。由此,通过1个电压测定回路能测定的电路图形个数增加,所以能提高缩短测定所需时间的效果。
在所述基板检测装置,所述电压测定回路包含偶数个导通所述电路基板两面的电路图形较好。
由此,不需要用于连接基板的表面和背面的配线,而可以闭合电压测定回路。据此,能使电压测定回路的面积变小,很难受到干扰(noise)的影响,可以提高测定精度。
根据本发明的另一观点,如下,提供一种用于检测电路基板上形成的电路图形的基板检测方法。即,该基板检测方法包含电压测定回路形成工序、校正电压测定工序、电路图形测定工序和校正工序。所述电压测定回路形成工序是经过测定对象的电路图形而形成电压测定回路。所述校正电压测定工序是对所述测定对象的电路图形不供应电流的状态下,由配置在所述电压测定回路的电压测定部测定电压。所述电路图形测定工序是对所述测定对象的电路图形供应电流的状态下,由所述电压测定部测定电压。所述校正工序是将所述电路图形测定工序中测定的电压由所述校正电压测定工序中测定的电压来校正。
附图说明
图1是根据本发明一实施形态的基板检测装置的整体构成正面图。
图2是第一实施形态的校正电压测定工序的示意图。
图3是电压测定回路的说明图。
图4是第一电路图形测定工序的示意图。
图5是第二电路图形测定工序的示意图。
图6是第二实施形态的示意图。
图7是第二实施形态的电压测定回路的说明图。
图8是示出变形例的图。
图9是现有基板检测方法的说明图。
图10是现有基板检测方法的说明图。
[附图标记说明]
10:基板检测装置
11:电路基板
17:电流供应部
19:电压测定部
26:信号切换部(电压测定回路形成部)
27:控制部(电压测定回路形成部)
41、42:第一以及第二电路图形
具体实施方式
以下,结合附图对本发明的第一实施形态进行说明。图1示出了根据该第一实施形态的基板检测装置10的概略正面图。
如图1所示,基板检测装置10具有壳体30。在壳体30的内部空间设置有用于载置检测对象电路基板的基板载置台20、第一检测部21和第二检测部22。
基板载置台20,其构成为能载置检测对象的电路基板11。第一检测部21位于载置在基板载置台20的电路基板11的上部。第二检测部22位于载置在基板载置台20的电路基板11的下部。第一以及第二检测部21、22分别包含具有多个探针(接触端子)15的检测夹具23和用于保持所述检测夹具23的保持体24。
另外,基板检测装置10具有夹具移动机构25。夹具移动机构25在壳体30的内部空间,其构成为能使第一检测部21及第二检测部22适当地移动。
如上构成的基板检测装置10使第一以及第二检测部21、22相对于载置在基板载置台20的电路基板11移动,由此探针15可以接触该电路基板11具有的电路图形上形成的检测点。
图2示意性示出了探针15接触检测点的状态。在图2例示的电路基板11上形成有第一电路图形41及第二电路图形42。另外,这是为了图示而简化的附图,实际情况的电路基板上可能形成有数十至数千的电路图形。
在图2例示的第一以及第二电路图形41、42是相互绝缘的。而且,在图2例示的第一以及第二电路图形41、42是分别导通电路基板11的上面(第一面)和下面(第二面)而形成。第一以及第二电路图形41、42上分别至少形成2个能接触探针15的检测点。例如,在图2例示的第一电路图形41是在电路基板11的上面侧具有检测点43,在下面侧具有检测点44。而且,在图2例示的第二电路图形42是在电路基板11的上面侧具有检测点45,在下面侧具有检测点46。另外,图2是简化的,实际情况的电路基板可能具有数百至数千的检测点。
探针15是具有导电性的针形或线形部件。如图2所示,第一检测部21所具备的多个探针15被设置为能接触在检测对象电路基板11的上面(第一面)形成的检测点43、45、…。同理,第二检测部22所具备的多个探针15被设置为能接触在检测对象电路基板11的下面(第二面)形成的检测点44、46、…。另外,图2示出了第一以及第二检测部21、22分别具有4个探针的状态,但这是简化的,实际情况的装置可能具有数百至数千个探针15。
第一以及第二检测部21、22,其构成为对各个检测点可以接触2个探针15。这是因为本实施形态的基板检测装置10的构成是以四端子法测定检测点之间的电阻。即,在各检测点接触的2个探针15中,一个是电流供应用探针,另一个是电压测定用探针。
如图1所示,上下的第一以及第二检测部21、22分别在保持体24内具有电流供应部17、电流测定部18及电压测定部19。而且,在上下的第一以及第二检测部21、22的保持体24内设置有信号切换部26。基板检测装置10具备能控制信号切换部26的控制部27。该控制部27是以CPU、ROM、RAM等组成的电脑构成。控制部27保持在电路基板11上形成的电路图形等相关的数据。
电流供应部17,其构成为能供应所定的电流(本实施形态中是直流电流)。如图2等所示,信号切换部26是在各电流测定用探针15具有能切换电流测定用探针15和电流供应部17的正极侧端子之间的连接/非连接状态的开关。另外,在图2等,为了便于说明,适当地省略了不必要的开关及配线的图示。
电流测定部18,其构成为能测定流动的电流。如图2等所示,信号切换部26是在各电流测定用探针15具有能切换电流测定用探针15和电流测定部18的正极侧端子之间的连接/非连接状态的开关。另外,在图2等,为了便于说明,适当地省略了不必要的开关及配线的图示。而且,电流测定部18的负极侧端子接地。
控制部27适当地控制信号切换部26的所述开关,由此可将电流测定用的各探针15切换成连接于电流供应部17的状态、连接于电流测定部18的状态、或非连接于电流供应部17和电流测定部18中任一侧的状态中的任何一个状态。
例如,如图4所示,控制部27适当地控制信号切换部26,由此将接触于第一电路图形41的检测点43的电流测定用探针15连接电流供应部17。而且此时,控制部27适当地控制信号切换部26,由此将接触于第一电路图形41的另一检测点44的电流测定用探针15连接电流测定部18。而且此时,控制部27将所述以外的电流测定用探针15置于不连接于电流供应部17且不连接于电流测定部18的状态。由此,将所定的电流由电流供应部17供应给第一电路图形41的检测点43、44之间,此时可由电流测定部18测定流动电流的大小。
同理,例如,如图5所示,控制部27适当地控制信号切换部26,由此将接触于第二电路图形42的检测点45的电流测定用探针15连接电流供应部17。而且此时,控制部27适当地控制信号切换部26,由此将接触于第二电路图形42的另一检测点46的电流测定用探针15连接电流测定部18。而且此时,控制部27将所述以外的电流测定用探针15置于不连接于电流供应部17且不连接于电流测定部18的状态。由此,将所定的电流由电流供应部17供应给第二电路图形42的检测点45、46之间,此时可由电流测定部18测定流动电流的大小。
如上所述,控制部27适当地控制信号切换部26,由此对电路基板11具备的任一电路图形供应电流,此时可以测定在该电路图形流动电流的大小。
电压测定部19,其构成为能测定电压。如图2等所示,信号切换部26是在各电压测定用探针15具有能切换电压测定用探针15和电压测定部19的正极侧端子之间的连接/非连接状态的开关。而且,如图2等所示,信号切换部26是在各电压测定用探针15具有能切换电压测定用探针15和电压测定部19的负极侧端子之间的连接/非连接状态的开关。另外,在图2等,为了便于说明,适当地省略了不必要的开关及配线的图示。
而且,如图2等所示,信号切换部26具有将电压测定用探针15之间形成短路的相互连接总线31。而且信号切换部26是在各电压测定用探针15具有能切换所述相互连接总线31和电压测定用探针15之间的连接/非连接状态的开关。另外,在图2等,为了便于说明,适当地省略了不必要的开关及相互连接总线31的图示。
控制部27适当地控制信号切换部26的所述开关,由此可以形成经过多个电路图形的电压测定回路。
例如,在图2的例,控制部27适当地控制信号切换部26,由此将连接于第一电路图形41的检测点43的电压测定用探针15连接电压测定部19的正极侧端子。而且此时,控制部27适当地控制信号切换部26,由此将连接于第二电路图形42的检测点45的电压测定用探针15连接电压测定部19的负极侧端子。而且此时,控制部27适当地控制信号切换部26,由此将连接于第一电路图形41的检测点44的电压测定用探针15和连接于第二电路图形42的检测点46的电压测定用探针15由相互连接总线31连接。因此,在图2的例中形成经过第一电路图形41及第二电路图形42的电压测定回路。
为了清楚地表明电压测定回路,将图2的电路更示意性地显示在图3。如图3所示,电压测定回路29是以闭合的环形形成的电路,在其途中串联插入电压测定部19。在图2及图3例示的电压测定回路29是经过第一电路图形41及第二电路图形42而形成。
根据如上构成,控制部27适当地控制信号切换部26,由此可以经过电路基板11所具备的任意电路图形而形成电压测定回路29。因此,本实施形态的控制部27和信号切换部26可以称为电压测定回路形成部。
接着,结合附图2至附图5,对使用本实施形态的基板检测装置10的基板检测方法进行说明。
首先,控制部27适当地控制信号切换部26,由此经过测定对象的多个电路图形而形成电压测定回路(电压测定回路形成工序)。该状态例示在图2。图2为例,在电路基板11形成的第一电路图形41及第二电路图形42为测定对象。在图2的情况,控制部27是经过测定对象的第一电路图形41及第二电路图形42而形成电压测定回路29(参照图3)。
接着,控制部27适当地控制信号切换部26,由此使连接于测定对象的电路图形的检测点的任何一个探针15都处于非连接电流供应部17的状态(图2的状态)。因此成为对测定对象的任何第一以及第二电路图形41、42都不供应电流的状态。
在此状态下,控制部27是由电压测定部19测定电压(校正电压测定工序)。由此,可以测定在电压测定回路29产生的热电动势对电压测定部19的测定结果产生的影响大小V0(以下,简称为“热电动势V0”)。此时,控制部27存储测定的热电动势V0值。
接着,控制部27对测定对象的电路图形供应电流,将此时流动的电流大小由电流测定部18测定,同时将此时产生的电位差(电压降)由电压测定部19测定(第一以及第二电路图形测定工序)。控制部27对测定对象的电路图形41、42分别执行所述电路图形测定工序。
例如,控制部27适当地控制信号切换部26,如图4所示,对测定对象第一电路图形41的2个检测点43、44之间供应电流。并且控制部27是由电流测定部18检测此时流动电流的大小。此时根据电流测定部18的电流测定结果为i1。第一电路图形41的2个检测点43、44之间的电阻为R1时,检测点43、44之间会产生电压降(i1R1)。控制部27是由电压测定部19测定检测点43、44之间产生的电压降。此时根据电压测定部19的电压降测定结果为V1。为了便于说明,以上的测定称为“第一电路图形测定工序”。
而且,在所述电路图形测定工序中,电压测定回路形成部(控制部27及信号切换部26)构成为使连接有电压测定用探针15的开关状态从校正电压测定工序的状态不改变。因此,并指出在所述第一电路图形测定工序中的电压测定回路29的构成(图4)是从校正电压测定工序中测定热电动势V0时的状态(图2及图3的状态)没有改变。即,图2及图3的电压测定回路29是经过测定对象的第一电路图形41而构成。由此,配置在该电压测定回路29中的电压测定部19是在原来的状态下可以测定第一电路图形41。
同理,控制部27适当地控制信号切换部26,如图5所示,对另一个测定对象第二电路图形42的2个检测点45、46之间供应电流。并且控制部27是由电流测定部18检测此时流动电流的大小。此时根据电流测定部18的电流测定结果为i2。第二电路图形42的2个检测点45、46之间的电阻为R2时,检测点45、46之间会产生电压降(i2R2)。控制部27是由电压测定部19测定检测点45、46之间产生的电压降。此时根据电压测定部19的电压降测定结果为V2。为了便于说明,以上的测定称为“第二电路图形测定工序”。
而且,并指出在所述第二电路图形测定工序(图5)中的电压测定回路29的构成是从校正电压测定工序中测定热电动势V0时的状态(图2及图3的状态)没有改变。即,图2及图3的电压测定回路29是经过测定对象的第二电路图形42而构成。由此,配置在该电压测定回路29中的电压测定部19是在原来的状态下可以测定第二电路图形42。
可是,在电压测定回路29可能产生塞贝克效应引起的热电动势,所以第一电路图形测定工序中的电压降测定结果V1及第二电路图形测定工序中的电压降测定结果V2分别包含热电动势的影响。但,如前所述,在第一电路图形测定工序(图4)中,亦在第二电路图形测定工序(图5)中,电压测定回路29的构成是自从校正电压测定工序(图2及图3)时开始没有变化。所以,可以视为在该电压测定回路29产生的热电动势是通过校正电压测定工序、第一电路图形测定工序及第二电路图形测定工序不产生变化。
即,在第一电路图形测定工序中电压测定部19的测定结果V1使用在校正电压测定工序中测定的热电动势V0可以由数学式2表示:
V1=i1R1+V0 数学式2
同理,在第二电路图形测定工序中电压测定部19的测定结果V2使用在校正电压测定工序中测定的热电动势V0可以由数学式3表示如下:
V2=i2R2+V0 数学式3
因此,控制部27是使用在校正电压测定工序中测定的热电动势V0值分别校正第一电路图形测定工序中电压测定部19的测定结果V1和第二电路图形测定工序中电压测定部19的测定结果V2(校正工序)。
更具体的,控制部27是从第一电路图形测定工序中的电压测定部19的测定结果V1减去校正电压测定工序中测定的热电动势V0,由此抵消热电动势的影响(参照数学式4)。
V1-V0=i1R1 数学式4
由此,控制部27可以正确地获得在第一电路图形41产生的电压降大小(i1R1)。
同理,控制部27是从第二电路图形测定工序中的电压测定部19的测定结果V2减去校正电压测定工序中测定的热电动势V0,由此抵消热电动势的影响(参照数学式5)。
V2-V0=i2R2 数学式5
由此,控制部27可以正确地获得在第二电路图形42产生的电压降大小(i2R2)。
如上所述,根据使用本实施形态的基板检测装置10的基板检测方法,可以消除热电动势的影响,从而正确地测定在第一以及第二电路图形41、42产生的电压降。
然而,在现有检测方法,为了消除热电动势的影响,对各电路图形需要测定2次电压。所以,在现有检测方法,为了测定2个第一以及第二电路图形41、42,总共需要测定4次电压。
对此,根据本实施形态的基板检测方法,用于测定2个第一以及第二电路图形41、42所需要的电压测定次数是总共3次(校正电压测定工序、第一电路图形测定工序及第二电路图形测定工序)就可。如此,根据本实施形态的检测方法,将测定次数可从现有的4次减少成3次。所以,相比于现有的,以单纯的计算可以提高约1.33倍的测定速度。
另外,由于校正电压测定工序只需测定热电动势V0,相比于电路图形测定工序能以高速完成。即,在校正电压测定工序,对任何电路图形都不流入电流,所以没有浪涌电流,可以立即测定电压。因此,在该校正电压测定工序中的电压测定相比于对电路图形供应电流执行1次的电压测定更能高速化。如此,能使该校正电压测定工序高速化,本实施形态的基板检测方法比现有检测方法的1.33倍更能高速化。
如上所述,本实施形态的电压测定回路形成部(控制部27及信号切换部26)是经过测定对象的多个第一以及第二电路图形41、42而形成电压测定回路29。控制部27是在校正电压测定工序,对所述测定对象的任何一个第一以及第二电路图形41、42都不供应电流的状态下,由电压测定部19测定热电动势V0。控制部27是在电路图形测定工序,对测定对象的任何一个第一以及第二电路图形41、42供应电流的状态下,由电压测定部19测定电压降。而且,控制部27是在校正工序,将所述电路图形测定工序中测定的电压降使用在校正电压测定工序中测定的热电动势V0值来校正。
根据上述的校正电压测定工序,可以测定在电压测定回路29产生的热电动势V0。因此,使用在校正电压测定工序中测定的热电动势V0值,可以执行消除其热电动势V0影响的校正。在校正电压测定工序,因对任何第一以及第二电路图形41、42都不流入电流,没有浪涌电流,可以立即测定电压。由此,校正电压测定工序相比于测定电路图形的电压降,能高速完成。所以,相比于现有检测方法,可以缩短测定所需的时间。
而且,本实施形态的控制部27对测定对象的多个第一以及第二电路图形41、42分别执行电路图形测定工序及校正工序。
即,在本实施形态,因为经过测定对象的多个第一及第二电路图形41、42而形成电压测定回路29,因此由1个电压测定回路29可以测定多个第一以及第二电路图形41、42。热电动势V0测定1次即可,且测定对象的各电路图形也测定1次即可。所以,相比于为了消除热电动势的影响对各电路图形测定2次的现有检测方法,减小测定次数,可以缩短测定所需的时间。
以下,说明本发明的第二实施形态。而且,在第二实施形态的说明,对与上述的实施形态相同或类似的部件在附图使用相同的符号,并省略其说明。
在上述的第一实施形态,电压测定回路形成部(控制部27及信号切换部26)是经过测定对象的2个第一以及第二电路图形41、42而形成电压测定回路29。然而,电压测定回路29包含的电路图形个数并不限定于2个,也可以为3个以上。
例如,如图6所示,在第二实施形态示出了电压测定回路形成部(控制部27及信号切换部26)是经过测定对象的5个电路图形(第一电路图形51、第二电路图形52、第三电路图形53、第四电路图形54及第五电路图形55)而形成电压测定回路。
为了更清楚地示出第二实施形态的电压测定回路,将图6的电路更示意性地显示在图7。与第一实施形态一样,第二实施形态的电压测定回路59也是以闭合的环形形成,在其途中串联插入电压测定部19。
如此,经过测定对象的5个第一至第五电路图形51、52、53、54、55形成电压测定回路59时,由1个电压测定回路59可以测定5个第一至第五电路图形51、52、53、54、55。因此,在此情况,控制部27是对第一至第五电路图形51、52、53、54、55都不供应电流的状态下测定热电动势V0(校正电压测定工序),并分别对5个第一至第五电路图形51、52、53、54、55执行电压降的测定(电路图形测定工序),将各个测定结果以校正电压测定工序中测定的热电动势V0进行校正(校正工序)。所以,利用在图6及图7显示的第二实施形态的电压测定回路59执行测定时,控制部27执行1次校正电压测定工序和5次电路图形测定工序,总共6次的电压测定。
对此,在现有检测方法,对5个第一至第五电路图形51、52、53、54、55分别需要测定2次电压,总共需要10次测定。如此,根据图6及图7所示的第二实施形态,将测定次数可以从现有检测方法的10次减到6次,相比于现有检测方法,以单纯的计算可以提高约1.66倍的测定速度。所以,该第二实施形态比第一实施形态(1.33倍)更具有提高测定速度的效果。
如此,根据本发明的基板检测方法,电压测定回路包含测定对象的电路图形个数越多,更能提高测定速度的效果。在电压测定回路包含的电路图形个数并无限制,控制部27及信号切换部26是可以经过能对应的任意个数的电路图形而形成电压测定回路。例如,可以经过100个电路图形而形成电压测定回路。
如上所述,在第二实施形态的电压测定回路59包含测定对象的3个以上的电路图形(具体是5个)。
如此,可以经过多数个电路图形而形成电压测定回路59。由此,由1个电压测定回路59能测定的电路图形个数增多,更能提高缩短测定所需时间的效果。
以上是说明本发明的较佳实施形态,但所述构成,例如可以变更如下。
在以上的实施形态中,电压测定回路形成部是经过多个电路图形而形成电压测定回路。因此,由1个电压测定回路可以测定多个电路图形,相比于现有检测方法可以减少电压测定次数。但并不限定于此,电压测定回路形成部可以只经过测定对象的1个电路图形而形成电压测定回路。在此情况,在该电压测定回路只能测定1个电路图形,所以需要校正电压测定工序和电路图形测定工序各1次,总共2次的测定,在测定次数方面与现有检测方法相同。但是,如上所述,在校正电压测定工序中的电压测定相比于测定电路图形的电压降,能高速完成。所以,电压测定回路只经过测定对象的1个电路图形时,也相比于现有检测方法可以获得缩短测定时间的效果。
在所述第一实施形态中,形成电压测定回路29的任一个第一以及第二电路图形41、42都导通电路基板11的上面和下面,但并不限定于此。例如,如图6及图7所示,在第二实施形态中,经过形成在电路基板11上面的第三电路图形53而形成电压测定回路59。如此,可以经过没有导通电路基板上下面的电路图形而形成电压测定回路。
然而,在电压测定回路包含偶数个导通电路基板11两面的电路图形较好。
为了说明这个,在图8例示,在电压测定回路只包含奇数个导通电路基板11两面的电路图形的情况。即,在图8的例,经过第一电路图形51、第二电路图形52、第三电路图形53及第四电路图形54而形成电压测定回路。在这4个电路图形中,导通电路基板11两面的是第一电路图形51、第二电路图形52及第四电路图形54三个(奇数)。
如此,在电压测定回路只包含奇数个导通电路基板11两面的电路图形时,亦可以适用本发明。但在此情况,为了闭合电压测定回路,另外需要连接第一检测部21侧和第二检测部22侧的配线60(参照图8)。因此,电压测定回路的面积变大,容易受到干扰的影响。
关于这一点,如第一实施形态(图2)或第二实施形态(图6),在电压测定回路包含偶数个导通电路基板11两面的电路图形时,不需要如上所述的配线60即可闭合电压测定回路。由此,电压测定回路的面积变小,很难受到干扰的影响,可以提高测定精度。
另外,在电压测定回路亦可以完全不包含导通电路基板11两面的电路图形。例如,电压测定回路亦可只经过形成在电路基板11上面(第一面)的电路图形(例如,与图6的第三电路图形53一样)而形成。而且,在此情况,由于只测定电路基板11的上面侧,因此可以省略第二检测部22。另外,例如,在电压测定回路亦可只经过形成在电路基板11下面(第二面)的电路图形而形成。而且,在此情况,由于只测定电路基板11的下面侧,因此可以省略第一检测部21。
在上述实施形态中,对电压测定回路包含的所有电路图形测定电压降。但并不限定于此,可以对电压测定回路包含的几个电路图形不测定电压降。即,可以经过非测定对象的电路图形而形成电压测定回路。例如,在图6的情况,可以只测定第一电路图形51和第二电路图形52的电压降,而并不测定剩下的第三至第五电路图形53、54、55的电压降(即,第三至第五电路图形53、54、55不是测定对象)。为了获得本发明的效果,电压测定回路至少包含测定对象的1个电路图形即可。
执行校正电压测定工序、电路图形测定工序及校正工序的顺序是除了在校正工序前,有必要完成校正电压测定工序及电路图形测定工序以外,没有特别的限定。例如,执行电路图形测定工序后,执行校正电压测定工序也无妨。另外,在所述第一实施形态的说明中,将测定对象的所有第一以及第二电路图形41、42的测定结束后,再将各测定结果校正,但并不限定于此,例如,每当各电路图形的测定结束后,也可以将其测定结果依序校正。

Claims (5)

1.一种基板检测装置,用于检测电路基板上形成的电路图形,其特征在于,具备:
电压测定回路形成部,经过多个测定对象的电路图形而形成电压测定回路;
电压测定部,配置在所述电压测定回路;
电流供应部,对所述测定对象的电路图形供应电流;以及
控制部;
所述控制部至少执行:
校正电压测定工序,在对所述多个测定对象的电路图形不供应电流的状态下,由所述电压测定部测定所述电压测定回路的电压;
电路图形测定工序,在分别对所述多个测定对象的电路图形供应电流的状态下,由所述电压测定部分别对所述多个测定对象的电路图形测定电压;和
校正工序,将所述电路图形测定工序中测定的所述多个测定对象的电路图形的各个电压由所述校正电压测定工序中测定的所述电压测定回路的电压来校正,
所述校正电压测定工序中的所述电压测定回路的结构、所述电路图形测定工序中的所述电压测定回路的结构、以及所述校正工序中的所述电压测定回路的结构相同。
2.根据权利要求1所述的基板检测装置,其特征在于,
所述电压测定回路形成部经过3个以上的所述测定对象的电路图形而形成所述电压测定回路。
3.根据权利要求1或2所述的基板检测装置,其特征在于,
所述电压测定回路包含偶数个导通所述电路基板的两面的电路图形。
4.根据权利要求1所述的基板检测装置,其特征在于,
所述电压测定回路还经过不是所述测定对象的电路图形的电路图形。
5.一种基板检测方法,用于检测电路基板上形成的电路图形,其特征在于,至少包括:
电压测定回路形成工序,经过多个测定对象的电路图形而形成电压测定回路;
校正电压测定工序,在对所述多个测定对象的电路图形不供应电流的状态下,由配置在所述电压测定回路的电压测定部测定所述电压测定回路的电压;
电路图形测定工序,在分别对所述多个测定对象的电路图形供应电流的状态下,由所述电压测定部分别对所述多个测定对象的电路图形测定电压;以及
校正工序,将所述电路图形测定工序中测定的所述多个测定对象的电路图形的各个电压由所述校正电压测定工序中测定的所述电压测定回路的电压来校正,
所述校正电压测定工序中的所述电压测定回路的结构、所述电路图形测定工序中的所述电压测定回路的结构、以及所述校正工序中的所述电压测定回路的结构相同。
CN201911179851.6A 2013-04-26 2014-04-24 基板检测装置及基板检测方法 Active CN110794290B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-094352 2013-04-26
JP2013094352A JP6137536B2 (ja) 2013-04-26 2013-04-26 基板検査装置、及び基板検査方法
CN201480022923.5A CN105164542A (zh) 2013-04-26 2014-04-24 基板检测装置及基板检测方法
PCT/JP2014/002326 WO2014174852A1 (en) 2013-04-26 2014-04-24 Circuit board inspection apparatus and circuit board inspection method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480022923.5A Division CN105164542A (zh) 2013-04-26 2014-04-24 基板检测装置及基板检测方法

Publications (2)

Publication Number Publication Date
CN110794290A CN110794290A (zh) 2020-02-14
CN110794290B true CN110794290B (zh) 2022-04-12

Family

ID=51791440

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480022923.5A Pending CN105164542A (zh) 2013-04-26 2014-04-24 基板检测装置及基板检测方法
CN201911179851.6A Active CN110794290B (zh) 2013-04-26 2014-04-24 基板检测装置及基板检测方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480022923.5A Pending CN105164542A (zh) 2013-04-26 2014-04-24 基板检测装置及基板检测方法

Country Status (5)

Country Link
JP (1) JP6137536B2 (zh)
KR (1) KR102158640B1 (zh)
CN (2) CN105164542A (zh)
TW (1) TWI510794B (zh)
WO (1) WO2014174852A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106824832B (zh) * 2017-02-15 2019-05-17 友达光电(苏州)有限公司 一种检测装置及其使用方法
JP6696523B2 (ja) * 2018-03-14 2020-05-20 日本電産リード株式会社 抵抗測定方法、抵抗測定装置、及び基板検査装置
TWI726681B (zh) * 2020-04-14 2021-05-01 元太科技工業股份有限公司 電子裝置
TW202429095A (zh) * 2023-01-10 2024-07-16 日商山葉汎提克股份有限公司 檢查裝置、檢查方法及檢查治具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328251A (zh) * 2000-06-06 2001-12-26 精工爱普生株式会社 红外线检测元件及温度测定装置
CN101038265A (zh) * 2007-04-23 2007-09-19 华中科技大学 一种测量半导体薄膜材料塞贝克系数和电阻率的装置
CN102356305A (zh) * 2010-05-27 2012-02-15 松下电器产业株式会社 热电变换器件和辐射检测器以及使用它的辐射检测方法
CN102608153A (zh) * 2012-01-10 2012-07-25 东南大学 多晶硅-金属热电偶塞贝克系数的在线测试结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078183A (en) * 1998-03-03 2000-06-20 Sandia Corporation Thermally-induced voltage alteration for integrated circuit analysis
JP4399084B2 (ja) * 2000-03-31 2010-01-13 日置電機株式会社 四端子法によるインピーダンス測定方法
JP2002065628A (ja) * 2000-09-01 2002-03-05 Matsushita Electric Ind Co Ltd 生体インピーダンス検出装置
JP4043703B2 (ja) * 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
JP2004363085A (ja) * 2003-05-09 2004-12-24 Ebara Corp 荷電粒子線による検査装置及びその検査装置を用いたデバイス製造方法
JP4136832B2 (ja) * 2003-07-15 2008-08-20 キヤノン株式会社 半導体レーザーダイオードチップの検査方法および検査装置
JP4293432B2 (ja) * 2003-08-07 2009-07-08 日置電機株式会社 四端子法抵抗測定装置
US6943578B1 (en) * 2004-03-31 2005-09-13 International Business Machines Corporation Method and application of PICA (picosecond imaging circuit analysis) for high current pulsed phenomena
CN100334442C (zh) * 2005-05-30 2007-08-29 华中科技大学 一种测量半导体材料塞贝克系数和电阻率的装置
JP3953087B2 (ja) * 2005-10-18 2007-08-01 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP4949946B2 (ja) * 2007-06-25 2012-06-13 日置電機株式会社 回路基板検査方法および回路基板検査装置
JP4949947B2 (ja) * 2007-06-25 2012-06-13 日置電機株式会社 回路基板検査方法および回路基板検査装置
CN101122627B (zh) * 2007-09-10 2010-05-26 哈尔滨工业大学 半导体材料热电性能测试系统
JP5057949B2 (ja) * 2007-12-05 2012-10-24 日置電機株式会社 回路基板検査方法および回路基板検査装置
US8183910B2 (en) * 2008-11-17 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for a digital process monitor
WO2010095199A1 (ja) * 2009-02-20 2010-08-26 パナソニック株式会社 放射検出器および放射検出方法
CN102565538A (zh) * 2012-02-28 2012-07-11 上海华力微电子有限公司 一种提高电阻测试精度的方法
CN103043602B (zh) * 2013-01-05 2015-03-18 江苏物联网研究发展中心 微纳尺度材料赛贝克系数测量机构的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328251A (zh) * 2000-06-06 2001-12-26 精工爱普生株式会社 红外线检测元件及温度测定装置
CN101038265A (zh) * 2007-04-23 2007-09-19 华中科技大学 一种测量半导体薄膜材料塞贝克系数和电阻率的装置
CN102356305A (zh) * 2010-05-27 2012-02-15 松下电器产业株式会社 热电变换器件和辐射检测器以及使用它的辐射检测方法
CN102608153A (zh) * 2012-01-10 2012-07-25 东南大学 多晶硅-金属热电偶塞贝克系数的在线测试结构

Also Published As

Publication number Publication date
TWI510794B (zh) 2015-12-01
TW201443449A (zh) 2014-11-16
CN105164542A (zh) 2015-12-16
CN110794290A (zh) 2020-02-14
KR102158640B1 (ko) 2020-09-22
JP6137536B2 (ja) 2017-05-31
KR20160004263A (ko) 2016-01-12
WO2014174852A1 (en) 2014-10-30
JP2014215239A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
US10175284B2 (en) Circuit board testing apparatus and circuit board testing method
JP5283707B2 (ja) 静電チャックの検査方法及び静電チャック装置
KR102680359B1 (ko) 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법
CN110794290B (zh) 基板检测装置及基板检测方法
KR20150111865A (ko) 저항 측정 장치, 기판 검사 장치, 검사 방법, 및 검사용 지그의 메인터넌스 방법
WO2008041678A1 (fr) Appareil de test de carte et procédé de test de carte
JP4833766B2 (ja) 測定装置
KR102455794B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2007333598A (ja) 基板検査装置
KR20110043446A (ko) 검사용 치구의 유지보수방법 및 기판검사장치
JP2012132738A (ja) 回路基板検査装置
KR101354031B1 (ko) 임피던스 측정장치
KR102416051B1 (ko) 저항 측정 장치 및 저항 측정 방법
CN110023768B (zh) 电阻测量装置和电阻测量方法
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
KR101471802B1 (ko) 검사 지그의 검사 방법
JP4885765B2 (ja) 検査装置および検査方法
JP2004184374A (ja) インピーダンス測定装置
JP2013257195A (ja) 基板検査治具及び基板検査装置
JPH04315062A (ja) 抵抗体の抵抗値測定方法
JP6255833B2 (ja) 基板検査方法及び基板検査装置
JP2014092541A (ja) 非接触式電気検査装置及び電気検査方法
JP2012237622A (ja) 測定装置及び測定方法
JP2019113523A (ja) 測定装置および測定方法
JPH03229178A (ja) 基板検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant