CN110752827B

CN110752827B - 用于高效互补金属氧化物半导体(cmos)功率放大器的偏置电路

Info

Publication number: CN110752827B
Application number: CN201910663701.6A
Authority: CN
Inventors: M·M·R·艾斯梅尔; M·A·Y·阿布达拉
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2018-07-23
Filing date: 2019-07-23
Publication date: 2024-03-19
Anticipated expiration: 2039-07-23
Also published as: CN110752827A; US10680564B2; DE102019119641B4; DE102019119641A1; US20200028477A1

Abstract

本公开的各方面涉及用于功率放大器的自适应偏置电路。自适应偏置电路可包括分流电阻器布置和/或浮栅线性化器布置。

Description

用于高效互补金属氧化物半导体(CMOS)功率放大器的偏置电路

技术领域

本公开涉及电子设备，尤其涉及用于功率放大器的偏置电路。

背景技术

随着晶体管缩放，数字信号处理和适合硅集成的收发器架构的进步，无线技术不断涌现。无线收发器已经无处不在，集成到手机、笔记本电脑、游戏机、全球定位系统、医疗设备、卫星通信、无线电和电视发射器、射频电源加热以及大量消费电子产品中。这种成功很大程度上归功于半导体技术的进步，尤其是CMOS技术。

发明内容

权利要求中描述的创新各自具有若干方面，其中没有一个方面单独负责其期望的属性。在不限制权利要求的范围的情况下，现在将简要描述本公开的一些突出特征。

在某些实施方案中，提供偏置电路，公开：场效应晶体管(FET)；线性化器布置，被配置为使FET的栅极端子浮置以产生具有二次斜坡的偏置信号；和电阻器布置，与所述线性化器布置并联电连接，其中电阻器布置被配置为向偏置电路斜坡添加线性项，并且其中所述线性化器布置和所述电阻器布置被配置为在所述功率放大器的输入端提供偏置信号，以提高功率放大器的效率。

在一些实施方案中，电阻器布置是包括第一电阻器的分流电阻器布置，其中第一电阻器的第一端电连接到第一节点，第一节点电连接到功率放大器的输入。

在一些实施方案中，所述第一电阻器的第二端电连接到第一电压源。

在一些实施方案中，所述第一节点还电连接到交流电源。

在一些实施方案中，偏置电路在所述交流电源的负半周期期间增加所述功率放大器的输入偏置的幅度，并且其中所述偏置电路在所述交流电源的正半周期期间增加或保持所述功率放大器的输入偏置的相同幅度。

在一些实施方案中，线性化器布置是包括FET的浮栅线性化器布置，其中FET包括第一端子、第二端子和栅极端子。栅极端子电连接到第二电阻器的第一端，并且第一节点还电连接到FET的第一端子。

在一些实施方案中，第二节点电连接到FET的第二端子、电容器的第一端和第三电阻器的第一端。

在一些实施方案中，所述第一电阻器的第二端电连接到第一电压源，第二电压源电连接到所述第二电阻器的第二端，第三电压源电连接到第三电阻器的第二端，并且所述第一电压源、所述第二电压源和所述第三电压源是不同的。

在一些实施方案中，所述第一电压源、所述第二电压源和所述第三电压源的值基于所选择的功率放大器类别。

在一些实施方案中，第一电阻器、第二电阻器、第三电阻器、电容器或FET中的至少一个的值基于所选择的功率放大器类别。

在一些实施方案中，所述第一电阻器的第二端电连接到第一电压源，第二电压源电连接到所述第二电阻器的第二端，第三电压源电连接到第三电阻器的第二端，并且所述第一电压源、所述第二电压源和所述第三电压源中的至少两个连接。

在一些实施方案中，所述电容器的第二端电连接到地。

在一些实施方案中，功率放大器是CMOS功率放大器。

在某些实施方案中，提供一种用于功率放大器以控制所述功率放大器的偏置斜坡的偏置电路，公开：线性化器布置，电连接到与MOSFET并联的功率放大器的输入，其中线性化器布置被配置为增强所述功率放大器的偏置斜坡的线性度。

在一些实施方案中，所述线性化器布置是包括第一FET的浮栅线性化器，其中所述第一FET包括第一端子、第二端子和栅极端子，其中所述栅极端子电连接到第二电阻器的第一端，并且第一节点电连接到所述功率放大器的输入、第一FET的第一端子和交流电源。

在一些实施方案中，在交流电源的负半周期期间，电流从第一FET的第二端子传播到第一端子，并且在交流电源的正半周期期间，电流从第一FET的第一端子传播到第二端子。

在一些实施方案中，偏置电路在交流电源的负半周期期间减小所述功率放大器的输入的幅度，并且其中所述偏置电路在交流电源的正半周期期间增加所述功率放大器的输入的幅度。

在某些实施方案中，提供一种用于功率放大器以控制所述功率放大器的偏置斜坡的偏置电路，公开：电阻器布置，被配置为增强所述功率放大器的偏置斜坡的线性度。

在一些实施方案中，电阻器布置是是包括第一电阻器的分流电阻器布置，其中所述第一电阻器的第一端电连接到第一节点，并且所述第一节点电连接到所述功率放大器的输入。

在一些实施方案中，线性化器布置还包括与第一FET并联连接的第二FET。

出于概述本公开的目的，本文已经描述了本发明的某些方面，优点和新颖特征。应该理解，根据任何特定实施例，不一定能够实现所有这些优点。因此，可以以实现或优化如本文所教导的一个优点或一组优点的方式实施或实施创新，而不必实现本文可能教导或建议的其他优点。

附图说明

现在将参考附图通过非限制性示例描述本公开的实施方案。

图1A是根据一个实施方案的传统的基于双极的二极管线性化电路及其一对一CMOS实现的示意图。

图1B是根据一个实施方案的2级CMOS功率放大器的示意图，其中级1不采用线性化，级2采用传统的CMOS二极管连接的线性化电路。

图2A是根据一个实施方案的具有A类偏置电路(无线性化)的CMOS功率放大器。

图2B是根据一个实施方案的具有二极管线性化电路的CMOS功率放大器的示意图。

图2C是根据一个实施方案的具有偏置电路的CMOS功率放大器的示意图。

图3A是根据一个实施方案的具有分流电阻器布置和偏置电路的CMOS功率放大器的示意图。

图3B是根据一个实施方案的具有浮栅线性化器布置的CMOS功率放大器的示意图。

图3C是根据一个实施方案的具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的框图。

图3D是根据一个实施方案的浮栅线性化器布置、CMOS功率放大器和分流电阻器布置的示意图。

图3E是根据一个实施方案的具有用于高功率应用的分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的示意图。

图4是根据一个实施方案的具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的电压偏置的曲线图。

图5A是根据一个实施方案的在负电压周期期间具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的图。

图5B是根据一个实施方案的在正电压周期期间具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的图。

图6A是根据一个实施方案的用于没有自适应偏置电路的CMOS功率放大器的模拟测试台。

图6B是根据一个实施方案的具有自适应偏置电路的CMOS功率放大器的模拟测试台。

图7A是根据一个实施方案的增益与输出功率的曲线图。

图7B是根据一个实施方案的功率放大器效率与输出功率的关系图。

图7C是根据一个实施方案的电流消耗与输出功率的曲线图

图8A是根据一个实施方案的AM-AM失真与输出功率的关系图。

图8B是根据一个实施方案的AM-PM失真与输出功率的关系图。

图9是根据一个实施方案的输出截取点OIP3与输出功率的关系图。

图10是根据一个实施方案的没有新的自适应偏置电路(无线性化)的差分3层堆叠的A类CMOS功率放大器的详细示意图。

图11是根据一个实施方案的具有新自适应偏置电路的差分3层堆叠AB类CMOS功率放大器的详细示意图。

图12A是根据一个实施方案的输出P1dB压缩点对RF频率的曲线图。

图12B是根据一个实施方案的功率放大器效率与输出功率的关系图。

图13是根据一个实施方案的输出截取点OIP3与输出功率的关系图。

图14A是根据一个实施方案的使用双音信号的不同音调间隔的互调失真IM3与输出功率的曲线图。

图14B是根据实施方案的使用双音信号的不同音调间隔的第三截取点OIP3与输出功率的关系图。

图15A是根据一个实施方案的在大约28GHz处的AM-AM失真与输出功率的关系图。

图15B是根据一个实施方案的在大约28GHz处的AM-PM失真与输出功率的关系图。

图15C是根据一个实施方案的在大约28GHz处的电流与输出功率的曲线图。

图16A是根据一个实施方案的在大约28GHz处的AM-AM失真与输出功率的关系图。

图16B是根据一个实施方案的在大约38GHz下AM到PM失真与输出功率的关系图。

图16C是根据一个实施方案的在大约38GHz处的电流与输出功率的曲线图。

图17是根据一个实施方案的S21参数(正向电压增益)与频率的关系图。

具体实施方式

某些实施方案的以下详细描述呈现了特定实施方案的各种描述。然而，这里描述的创新可以以多种不同的方式实现，例如，如权利要求所定义和覆盖的。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施方案可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施方案可以结合来自两个或更多个附图的特征的任何合适组合。这里提供的标题仅是为了方便，并不一定影响权利要求的范围或含义。

在当今的无线通信中，移动网络需要高数据速率和低功耗。具有功率放大器的架构在这些应用中很受欢迎。然而，在功率放大器的效率和线性之间存在折衷。提高功率放大器的效率和线性度可以降低功耗，并且可以需要更少的器件来提供特定的RF输出功率，因此需要更小的整体放大器占用空间。在功率放大器中，使用低成本解决方案降低功耗非常重要。

本文的系统、装置和方法描述了偏置电路，其使用可控偏置网络来提高具有可靠供电电压电平的功率放大器的整体效率、输出功率和线性度。偏置电路可以应用于CMOS功率放大器，其可以具有许多益处，例如低成本、高集成度、通用校准等。例如，所描述的偏置电路可用于28nmCMOS功率放大器，用于5G应用。这种5G应用可以针对宽频带，例如在大约24-44GHz之间。

尽管某些CMOS功率放大器的放大率可能很高，但是从DC电源到AC功率输出的转换效率通常很低。虽然可以将功率放大器驱动到其非线性区域以提高效率，但这通常会导致失真。因此，需要提高CMOS功率放大器的效率和输出功率，同时保持高线性度。另一个需求是改善功率放大器的功耗。

功率放大器和线性化器/偏置电路

图1A和1B是具有集成二极管线性化器的功率放大器的示意图。图1A是传统的基于双极的二极管线性化电路及其一对一CMOS实现的示意图。

图1B是2级CMOS功率放大器的示意图，其中级1不采用线性化，级2采用传统的CMOS二极管连接的线性化电路。图1A和1B的功率放大器通过连接NMOS晶体管的漏极和栅极来使用集成二极管，以用作二极管。

图2A和2B是CMOS功率放大器的示意图。图2A是具有A类偏置电路(无线性化)的CMOS功率放大器。

图2B是具有二极管线性化电路的CMOS功率放大器的示意图，例如具有额外的电阻器以偏置连接到线性化电路的CMOS二极管。二极管连接的NMOS晶体管用作线性化器。

图2C是具有偏置电路301的CMOS功率放大器302的示意图300。偏置电路301可以包括CMOS二极管连接的线性化器，其具有RC反馈电路。偏置电路可以包括地304、电容器306、电阻器Rb2 308、MOSFET 310、电阻器Rb1 312和电压源314。

偏置电路301可以经由MOSFET 310的源极连接到交流电压源Vin和功率放大器302的输入。MOSFET 310的栅极可以连接到电阻器Rb2 308和电容器C 306。电容器C 306的另一端可以连接到地304。电阻器Rb2 308的另一端可以连接到MOSFET 310的漏极和电阻器Rb1312。电阻器Rb1 312的另一端可以连接到电压源Vb1 314。

如果输入功率增加，则偏置电路301可以增加功率放大器302的输入处的偏置点。然而，对于偏置电路301，电流与电压输入信号的二次方成比例或近似成比例，因此导致不受控制的斜坡变化。例如，过大的电流斜坡不一定导致输出功率增加，导致功率放大器效率降低。

上述技术产生不受控制的斜坡，这会影响功率放大器302的效率。不受控制的斜坡进一步降低AM-AM失真和AM-PM失真，这是5G和波束形成应用的重要参数。此外，不受控制的斜坡可能导致过驱动条件，导致高度饱和的放大器，这会影响设备的温度和/或导致设备故障。

用于功率放大器的新型自适应偏置电路概述

本公开的各方面涉及可以减轻功率放大器的不受控制的斜坡的技术解决方案。因此，本发明的方面经由偏置电路改善效率、线性、AM-AM失真和AM-PM失真，所述偏置电路以受控方式根据输出功率调整偏置点。因此，如果系统需要高输出功率，则可以通过增加偏置电流来增加偏置点。如果系统需要低输出功率，则可以降低偏置电流以实现高效率和低功耗。偏置电路可以通过控制功率放大器的偏置斜坡来实现这种性能。在一些实施方案中，可以在不使用控制器的情况下实现这种控制，这可以限制最大效率。

图3A是根据一些实施方案的具有分流电阻器布置349和偏置电路301的CMOS功率放大器302的示意图330。偏置电路301可以包括地304、电容器306、电阻器Rb2 308、MOSFET310、电阻器Rb1 312和电压源314，如图2C所示。

分流电阻器布置349可以包括电阻器Rb3 346和电压源Vb3 348。电阻器Rb3 346的第一端可以电连接到功率放大器302的输入端和MOSFET 310的源极或漏极中的一个。电阻器Rb3 346的第二端可以电连接到电压源Vb3 348。

在一些实施方案中，分流电阻器布置349将线性元件添加到图2C的偏置电路。因此，分流电阻器布置349将线性斜坡项添加到MOSFET 310的二次项，改善功率放大器302的偏置斜坡。偏置点可以成为器件和电阻器的函数，从而产生非线性偏置电路并提高功率放大器的效率。

图3B是具有浮栅线性化器布置369的CMOS功率放大器302的示意图360。如图3B所示的示意图360还包括电阻器Rb2 370、电压源Vb2 372、电容器374和地376。浮栅线性化器布置369可包括MOSFET 340、电阻器Rb1 366和电压源Vb1 364。

MOSFET 340可以包括第一端子、第二端子和栅极。栅极可以连接到电阻器Rb1 366的第一端。电阻器Rb1 366的第二端可以连接到电压源Vb1364。MOSFET 340的第一端子可以连接到交流电压源和功率放大器302的输入。MOSFET 340的第二端子可以连接到电阻器Rb2370的第一端和电容器374的第一端。电阻器Rb2 370的第二端可以连接到电压源Vb2 372。电容器374的第二端可以连接到地376。浮栅线性化器布置369允许栅极摆动，并且线性化器电路中的栅极浮动减小器件上的Vgs，这减小了偏置斜坡并提高了功率放大器的效率。

图3C是根据一些实施方案的具有分流电阻器布置349和浮栅线性化器布置369的CMOS功率放大器302的框图380。如图3C所示的框图380还包括电阻器Rb2 370、电压源Vb2372、电容器374和地376。浮栅线性化器布置369可以包括如图3B所示的浮栅线性化器布置。分流电阻器布置349可包括如图3A所示的分流电阻器布置。

分流电阻器布置349可以与浮栅线性化器布置369并联设置。分流电阻器布置349的第一端和浮栅线性化器布置369的第一端可以电连接到功率放大器302的输入和交流电压源。浮栅线性化器布置369的第二端可以连接到电阻器Rb2 370的第一端和电容器C 374的第一端。电阻器Rb2 370的第二端可以电连接到电压源Vb2 372。电容器C 374的第二端可以电连接到地376。

图3D是浮栅线性化器布置369、CMOS功率放大器302和分流电阻器布置349的示意图390。如图3D所示的示意图390还包括电阻器Rb2 370、电压源Vb2 372、电容器374和地376。

分流电阻器布置349可包括电阻器Rb3 346和电压源Vb3 348，如图3A所示。浮栅线性化器布置369可以包括MOSFET 340、电阻器Rb1 366和电压源Vb1 364，如图3B所示。如图3A所示的分流电阻器布置349可以与如图3B所示的浮栅线性化器布置369组合。

如图3C和3D所示的浮栅线性化器布置369和分流电阻器布置349使用三个电压源Vb1 364、Vb2 372和Vb3 348增加了更多的自由度来控制不同操作模式的偏置。电压源Vb1364、Vb2 372和Vb3 348可以是偏置电压，可以使用电流源产生，并且可以根据所需的偏置电路的类型来确定。在一些实施方案中，两个或更多个电压源Vb1 364、Vb2 372和Vb3 348可以彼此连接(例如彼此连接的Vb2 372和Vb3 348)。如图3C和3D所示的浮栅线性化器布置369和分流电阻器布置349通过电阻器Rb1 366、Rb2 370和Rb3 346、电容器C 374和MOSFET368进一步增加了更多的自由度。

可以改变自由度以改变功率放大器的等级。例如，将Vb3 348电压值从低值更改为高值可以将功率放大器从B类转换为A类功率放大器。有利地，功率放大器可以基于期望的应用从更线性的A类放大器改变为更有效的B类放大器。其他实施方案描述了可以限制功率放大器的操作的单个电压源Vb1 314。

表1描述了如何确定如图3C和3D所示的浮栅线性化器布置369和分流电阻器布置349的某些参数的说明性示例：

表1：偏置电路的示例参数

图3E是根据一些实施方案的CMOS功率放大器302的示意图391，其具有用于高功率应用的分流电阻器布置349和浮栅线性化器布置369。如图3E所示的示意图391包括与图3D中的浮栅线性化器布置369和分流电阻器布置349类似的元件，其中添加了第二MOSFET394、第二电压源Vb4 392和电阻器Rb4 393。浮栅线性化器可以配置有一个或多个MOSFET堆叠，例如340和394串联，以进一步划分MOSFET上的摆幅。

新型自适应偏置电路电压偏置的增强线性化

图4是根据一些实施方案的具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的电压偏置的曲线图。该图说明了输入功率上的电压偏置的变化。通常，随着输入功率的增加，电压偏置也会增加。具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器允许在增加输入功率的同时增加输出功率并提高效率。

如图3C所示的分流电阻器布置和浮栅线性化器布置允许增强的控制斜坡。分流电阻器布置和浮栅线性化器可以使用如图3D中所示在后退功率下的电阻器Rb3改善图4的区域402中的MOSFET的线性化。在更高的功率下，二次元件将具有更多的效果，例如在图4的区域404中。浮栅线性化器布置可以改善区域404中的MOSFET的线性化。

电压偏差可表示为：

V_偏置＝二次项+线性项

其中二次项来自MOSFET，其中浮栅线性化器布置可以允许在MOSFET的栅极上摆动，从而减小Vgs和斜坡。浮栅线性化器布置允许由于分压而在栅极上的电压在MOSFET电容器Cgs和Cgd上摆动，如图5B所示。

MOSFET的饱和区域可通过以下方式确定：

其中C_gs～C_gd＝C_n。在一些实施方案中，MOSFET可以包括耗尽型MOSFET、增强型MOSFET、双栅极MOSFET、金属-绝缘体-半导体FET(MISFET)、功率MOSFET、双扩散金属氧化物半导体(DMOS)、辐射硬化设计(RHBD)、p沟道MOSFET(PMOS)、三栅极MOSFET(FINFET)和/或类似物。增益源电压可表示为：

因此，浮栅效应可以表示为：

可以从分流电阻器布置添加线性项，其允许将线性斜坡项添加到MOSFET的二次项，这可以增强对斜坡的控制。分流电阻的线性项可表示为：

正负电压周期中新的自适应偏置电路性能

图5A是在负电压周期期间具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的示图500。图5B是在正电压周期期间具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的示图520。在负电压周期和正电压周期期间具有分流电阻器布置和浮栅线性化器布置的CMOS功率放大器的图500、520可以包括分流电阻器布置349和浮栅线性化器布置369，如图3D所示。

在图5A中，输入负电压周期502。在没有分流电阻器布置和浮栅线性化器布置并且使用恒定偏置的情况下，功率放大器302的输入可以是电压波508。利用分流电阻器布置349和浮栅线性化器布置369，电流504可以流过分流电阻器布置349和浮栅线性化器布置369。因此，MOSFET的端子b变为漏极，并且MOSFET的端子a变为源极，并且电压偏置将从电压源Vb3支持到输入。因此，功率放大器302的输入可以是电压波506。负电压周期期间的电压幅度将增加，这可以导致更高的平均功率和更高的效率。

在图5B中，输入正电压周期522。在没有分流电阻器布置和浮栅线性化器布置并且使用恒定偏置的情况下，功率放大器302的输入可以是电压波528。利用分流电阻器布置349和浮栅线性化器布置369，电流524可以流过分流电阻器布置349和浮栅线性化器布置369。因此，MOSFET的端子b成为源极，并且MOSFET的端子a变为漏极，并且将从输入到电压源Vb3支持电压偏置。因此，功率放大器322的输入可以是电压波526。正电压周期期间的电压幅度将增加，这也可以导致更高的平均功率和更高的效率。有利地，由于效率提高，功率放大器和偏置电路可能需要更小的散热器。

新型自适应偏置电路的仿真

图6A是没有自适应偏置电路的CMOS功率放大器的模拟测试台。如图6A所示的电路602不包括自适应偏置电路。

图6B是具有自适应偏置电路的CMOS功率放大器的模拟测试台。自适应偏置电路652可以包括分流电阻器布置349和浮栅线性化器布置369，如图3D所示。

图7A是增益与输出功率的曲线图700。迹线704示出了具有自适应偏置电路的模拟CMOS功率放大器的增益与输出功率的关系，如图6A所示。迹线702示出了没有自适应偏置电路的模拟CMOS功率放大器的增益与输出功率的关系，如图6B所示。具有和不具有自适应偏置电路的CMOS功率放大器的仿真示出了在功率输出上具有减小的斜率和更小的峰值增益值的更恒定增益的改进。

图7B是功率放大器效率与输出功率的曲线图710。迹线714示出了具有自适应偏置电路的模拟CMOS功率放大器的功率放大器效率与输出功率的关系，如图6A所示。迹线712示出了没有自适应偏置电路的模拟CMOS功率放大器的功率放大器效率与输出功率的关系，如图6B所示。具有和不具有自适应偏置电路的CMOS功率放大器的仿真表明在P1dB点处改善了16％，在6dB退避点处改善了6％。

图7C是电流消耗与输出功率的曲线图720。迹线724示出了具有自适应偏置电路的模拟CMOS功率放大器的电流消耗与输出功率的关系，如图6A所示。迹线722示出了没有自适应偏置电路的模拟CMOS功率放大器的电流消耗与输出功率的关系，如图6B所示。具有和不具有自适应偏置电路的CMOS功率放大器的仿真示出了斜坡的斜率减小、线性度改善和增强的受控斜坡。

图8A是AM-AM失真与输出功率的曲线图800。迹线804示出了具有自适应偏置电路的模拟CMOS功率放大器的失真与输出功率的关系，如图6A所示。迹线802示出了没有自适应偏置电路的模拟CMOS功率放大器的失真与输出功率的关系，如图6B所示。

图8B是AM-PM失真与输出功率的曲线图810。迹线814示出了具有自适应偏置电路的模拟CMOS功率放大器的AM-PM失真与输出功率的关系，如图6A所示。迹线812示出了没有自适应偏置电路的模拟CMOS功率放大器的AM-PM失真与输出功率的关系，如图6B所示。

如图所示，具有自适应偏置电路的CMOS功率放大器改善了AM-AM失真和AM-PM失真。功率放大器的AM-AM失真(图8A)得到改善，因为自适应偏置电路使AM-AM失真变得更平坦且随输出功率变得恒定，从而改善通信系统的线性度、降低EVM(误差矢量幅度)和OIP3。AM-PM失真与功率放大器的输出功率(图8B)相比得到改善，因为自适应偏置电路使AM-PM失真变得更平坦并且随输出功率变得恒定，这改善了输出功率截取点OIP3。

图9是输出截取点OIP3与输出功率的曲线图900。迹线904示出了具有自适应偏置电路的模拟CMOS功率放大器的输出截取点OIP3与输出功率的关系，如图6A所示。迹线902示出了没有自适应偏置电路的模拟CMOS功率放大器的输出截取点OIP3与输出功率的关系，如图6B所示。如图所示，分流电阻器布置和浮栅线性化器布置的效果改善了输出截取点OIP3。由于AM-AM和AM-PM在输出功率上的失真得到改善，因此线性化电路改善了功率放大器的OIP3与输出功率。

新自适应偏置电路实现的测试结果

图10是根据一些实施方案的没有新的自适应偏置电路(无线性化)的差分3层A类CMOS功率放大器的详细示意图。图11是根据一些实施方案的具有新自适应偏置电路的差分3层AB类CMOS功率放大器的详细示意图。

没有新自适应偏置电路的CMOS功率放大器的OP1dB测量值如图10所示，最小值为11dBm，典型值为12.2dBm。具有新自适应偏置电路的CMOS功率放大器的OP1dB测量值如图11所示，最小值为14dBm，典型值为15dBm。

没有如图10所示的新自适应偏置电路的CMOS功率放大器的功耗(2伏Vdd)的测量值典型值为98mW。具有新自适应偏置电路的CMOS功率放大器的功耗(2伏Vdd)的测量值如图11所示，最小值为14dBm，典型值为50mW。

对于没有如图10所示的新自适应偏置电路的CMOS功率放大器，在28GHz处P1dB处的功率放大器效率的测量值是18％。对于具有如图11所示的新自适应偏置电路的CMOS功率放大器，在28dB处P1dB处的功率放大器效率的测量值最小为14dBm和27％。

图12A是输出P1dB压缩点与RF频率的曲线图1300。迹线1302示出了具有图11中的新自适应偏置电路的CMOS功率放大器的输出P1dB压缩点与RF频率的关系。迹线1304示出了没有图10中所示新的自适应偏置电路的CMOS功率放大器的输出P1dB压缩点与RF频率的关系。

图12B是功率放大器效率与输出功率的曲线图1310。迹线1312说明了具有新自适应偏置电路的CMOS功率放大器的功率放大器效率与输出功率的关系(图11)。迹线1314示出了没有新的自适应偏置电路的CMOS功率放大器的功率放大器效率与输出功率的关系(图10)。

如图12A和12B所示，利用新的自适应偏置电路改善了输出P1dB压缩点和效率性能。这种改进是在很宽的频带上实现的。采用新自适应偏置电路，图12A中的输出P1dB提高了2dBm以上。

图13是输出截取点OIP3与输出功率的曲线图1420。迹线1401示出了在25GHz下具有新自适应偏置电路(图11)的CMOS功率放大器的功率放大器效率与输出功率的关系。迹线1403示出了在25GHz下没有新的自适应偏置电路(图10)的CMOS功率放大器的功率放大器效率与输出功率的关系。

迹线1402示出了在28GHz下具有新自适应偏置电路(图11)的CMOS功率放大器的功率放大器效率与输出功率的关系。迹线1404示出了在28GHz下没有新的自适应偏置电路(图10)的CMOS功率放大器的功率放大器效率与输出功率的关系。如图所示，新的自适应偏置电路在更高的输出功率下改善了IM3组件和OIP3。

图14A是使用具有图11中所示的新自适应偏置电路的CMOS功率放大器的双音信号的不同音调间隔的互调失真IM3与输出功率的曲线图1500。图14B是使用具有图11所示的新自适应偏置电路的CMOS功率放大器的双音信号的不同音调间隔的第三截取点OIP3与输出功率的曲线图1510。如图所示，新的自适应偏置电路可以支持跨越不同音调间隔的增强的线性度，因此新的自适应偏置电路增强了宽带信号的线性度和效率。

图15A是AM-AM失真与大约28GHz的输出功率的曲线图1600。迹线1604示出了没有图10中所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系，并且迹线1602示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系。

图15B是AM-PM失真与大约28GHz处的输出功率的曲线图1610。迹线1614示出了没有图10中所示的新自适应偏置电路的CMOS功率放大器的AM到PM失真与输出功率的关系，并且迹线1612示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的AM到PM失真与输出功率的关系。

图15C是大约28GHz处的电流与输出功率的曲线图1620。迹线1624示出了没有图10中所示的新自适应偏置电路的CMOS功率放大器的电流与输出功率的关系，并且迹线1622示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的电流与输出功率的关系。

图16A是在大约38GHz处AM-AM失真与输出功率的曲线图1700。迹线1704示出了没有图10中所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系，并且迹线1702示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系。

图16B是在大约38GHz处AM到PM失真与输出功率的曲线图1710。迹线1714示出了没有图10所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系，迹线1712示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的AM到AM失真与输出功率的关系。

图16C是在大约38GHz处的电流与输出功率的曲线图1720。迹线1724示出了没有图10中所示的新自适应偏置电路的CMOS功率放大器的电流与输出功率的关系，并且迹线1722示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的电流与输出功率的关系。

图15A、15B、16A和16B的曲线图1600、1610、1700、1710示出了新自适应电路的失真性能的改善。图15C和16C的曲线图1620、1720示出了使用新自适应电路的电压输出所需的减小的电流。

图17是S21参数(正向电压增益)对频率的曲线图1800。迹线1804示出了没有图10中所示的新的自适应偏置电路的CMOS功率放大器的S21参数(正向电压增益)与频率的关系，并且迹线1802示出了具有图11中所示的新自适应偏置电路的CMOS功率放大器的S21参数(正向电压增益)与频率的关系。

应用

这里讨论的任何原理和优点可以应用于其他系统，而不仅仅是上述系统。可以组合上述各种实施方案的元件和操作以提供进一步的实施方案。上面描述的一些实施方案提供了与收发器集成电路有关的示例。然而，实施方案的原理和优点可以与可以受益于本文的任何教导的任何其他系统、装置或方法结合使用。

本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品、诸如半导体芯片和/或封装模块的消费电子产品的部件、电子测试设备、无线通信设备、个人局域网通信设备、如基站的蜂窝通信基础设施，等等。消费电子产品的示例可以包括但不限于诸如智能电话的移动电话、诸如智能手表或耳机的可穿戴计算设备、电话、电视、计算机监视器、计算机、路由器、调制解调器、手持式计算机、膝上型计算机、平板计算机、个人数字助理(PDA)、微波炉、冰箱、车载电子系统例如汽车电子系统、立体声系统、DVD播放器、CD播放器、诸如MP3播放器的数字音乐播放器、收音机、便携式摄像机、诸如数码相机的相机、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、外围设备、时钟，等等。此外，电子设备可以包括未完成的产品。

结论

除非上下文另有要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”、“含有”、“具有”等通常应以包含性的意义解释，而不是排他性的或详尽的意思；也就是说，在“包括但不限于”的意义上。如本文通常所使用的，“耦合”一词是指可以彼此直接耦合或者通过一个或多个中间元件耦合的两个或更多个元件。同样地，如本文通常使用的词语“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“此处”、“上方”、“下方”和类似含义的词语应当指代本申请的整体而不是指本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的某些实施方案的上述详细描述中的词语也可以分别包括复数或单数。关于两个或更多个项目的列表中的“或”一词通常旨在包含对该词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中的项目的任何组合。

此外，除非另有明确说明或在所使用的上下文中以其他方式理解，否则本文使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等等通常旨在表达某些实施方案包括，而其他实施方案不包括某些特征、元件和/或状态。因此，这种条件语言通常不旨在暗示一个或多个实施方案以任何方式需要特征、元素和/或状态，或者一个或多个实施方案必须包括用于确定在任何特定实施方案中是否包括或将要执行这些特征、元件和/或状态的逻辑。

虽然已经描述了某些实施方案，但是这些实施方案仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖方法、装置和系统可以以各种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对这里描述的方法、装置和系统的形式进行各种省略、替换和改变。例如，可以删除、移动、添加、细分、组合和/或修改这里描述的电路块。这些电路块中的每一个可以以各种不同的方式实现。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的任何这样的形式或修改。

Claims

1.一种用于功率放大器以增强所述功率放大器的偏置斜坡的线性化的偏置电路，该偏置电路包括：

场效应晶体管(FET)；

线性化器布置，被配置为使所述FET的栅极端子浮置以产生具有二次斜坡的偏置信号；和

电阻器布置，与所述线性化器布置并联电连接，所述电阻器布置被配置为向所述偏置信号添加线性项，其中所述线性化器布置和所述电阻器布置被配置为在所述功率放大器的输入端提供偏置信号，

其中所述线性化器布置是包括所述FET的浮栅线性化器布置，其中所述FET包括第一端子、第二端子和栅极端子，其中所述栅极端子电连接到第一电阻器的第一端，并且其中所述FET的第一端子还电连接到第一节点，并且其中所述第一节点电连接到所述功率放大器的输入。

2.权利要求1所述的偏置电路，其中所述电阻器布置是包括第二电阻器的分流电阻器布置，其中所述第二电阻器的第一端电连接到第一节点。

3.权利要求2所述的偏置电路，其中所述第二电阻器的第二端电连接到第一电压源。

4.权利要求1所述的偏置电路，其中所述第一节点还电连接到交流电源。

5.权利要求4所述的偏置电路，其中所述偏置电路在所述交流电源的负半周期期间增加所述功率放大器的偏置信号的幅度，并且其中所述偏置电路在所述交流电源的正半周期期间增加或近似保持所述功率放大器的偏置信号的幅度。

6.权利要求1所述的偏置电路，其中第二节点电连接到FET的第二端子、电容器的第一端和第三电阻器的第一端。

7.权利要求6所述的偏置电路，其中第二电阻器的第二端电连接到第一电压源，第二电压源电连接到所述第一电阻器的第二端，并且第三电压源电连接到第三电阻器的第二端，并且其中所述第一电压源、所述第二电压源和所述第三电压源是不同的。

8.权利要求7所述的偏置电路，其中所述第一电压源、所述第二电压源和所述第三电压源的值基于所选择的功率放大器类别。

9.权利要求8所述的偏置电路，其中所述第一电阻器、所述第二电阻器、所述第三电阻器、所述电容器或FET中的至少一个的值基于所选择的功率放大器类别。

10.权利要求6所述的偏置电路，其中第二电阻器的第二端电连接到第一电压源，第二电压源电连接到所述第一电阻器的第二端，并且第三电压源电连接到第三电阻器的第二端，并且其中所述第一电压源、所述第二电压源和所述第三电压源中的至少两个连接。

11.权利要求6所述的偏置电路，其中所述电容器的第二端电连接到地。

12.权利要求1所述的偏置电路，其中所述功率放大器是CMOS功率放大器。

13.一种用于功率放大器以控制所述功率放大器的偏置斜坡的偏置电路，其中所述偏置电路包括电连接到与MOSFET并联的功率放大器的输入的线性化器布置，所述线性化器布置被配置为增强所述功率放大器的偏置斜坡的线性度，其中所述线性化器布置是包括第一FET的浮栅线性化器，其中所述第一FET包括第一端子、第二端子和栅极端子，其中所述栅极端子电连接到第一电阻器的第一端，并且其中第一节点电连接到所述功率放大器的输入、第一FET的第一端子和交流电源。

14.权利要求13所述的偏置电路，其中在交流电源的负半周期期间，电流从第一FET的第二端子传播到第一端子，并且在交流电源的正半周期期间，电流从第一FET的第一端子传播到第二端子。

15.权利要求13所述的偏置电路，其中所述线性化器布置还包括与第一FET并联连接的第二FET。

16.权利要求13所述的偏置电路，其中所述偏置电路在交流电源的负半周期期间减小所述功率放大器的输入的幅度，并且其中所述偏置电路在交流电源的正半周期期间增加所述功率放大器的输入的幅度。

17.一种用于功率放大器的偏置电路，所述偏置电路包括电阻器布置，被配置为增强所述功率放大器的偏置斜坡的线性度，其中通过所述电阻器布置增强偏置斜坡的线性度包括跟踪所述功率放大器的输入功率，其中所述电阻器布置是分流电阻器布置，其包括第一电阻器，其中所述第一电阻器的第一端电连接到第一节点，所述第一节点电连接到所述功率放大器的输入，其中所述第一电阻器的第二端电连接到第一电压源。