[go: up one dir, main page]

CN110709970A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN110709970A
CN110709970A CN201780091538.XA CN201780091538A CN110709970A CN 110709970 A CN110709970 A CN 110709970A CN 201780091538 A CN201780091538 A CN 201780091538A CN 110709970 A CN110709970 A CN 110709970A
Authority
CN
China
Prior art keywords
semiconductor device
main surface
manufacturing
thickness
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780091538.XA
Other languages
English (en)
Inventor
高尾胜大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Publication of CN110709970A publication Critical patent/CN110709970A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置，其具备在底面的一部分具有镀层部半导体元件以及密封所述半导体元件的所述底面以外的面的保护部件，所述镀层部与所述半导体元件内的电路电连接。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
已知有不进行利用键合线的内部布线而是在裸芯片上直接安装了外部连接用的端子的半导体装置。例如专利文献1中，记载了在裸芯片的一面设有外部连接用的凸块且另一面被保护树脂密封的结构的半导体装置。
现有技术文献
专利文献
专利文献1:日本特开2001－244281号公报
发明内容
发明所要解决的课题
专利文献1中记载的以往的半导体装置中，安装端子是由焊接凸块构成的，因此，难以控制半导体装置的高度方向上的厚度。
用于解决课题的方案
根据本发明的第一方式，半导体装置具备在主面的一部分具有镀层部的半导体元件以及密封所述半导体元件的所述主面以外的面的保护部件，所述镀层部与所述半导体元件内的电路电连接。
根据本发明的第二方式，半导体装置的制造方法具有：在半导体元件的主面的一部分形成用于与所述半导体元件内的电路电连接的镀层部，通过保护部件来密封所述半导体元件的所述主面以外的面。
发明效果
根据本发明，能够容易地控制半导体装置的高度方向上的厚度。
附图说明
图1为第一实施方式所涉及的半导体装置的示意图，(a)为半导体装置的截面图，(b)为从主面侧观察半导体装置时的平面图。
图2中，(a)～(d)为用于说明半导体装置的制造方法的截面图。
图3中，(a)～(d)为用于说明图2之后的半导体装置的制造方法的截面图。
图4中，(a)～(d)为用于说明图3之后的半导体装置的制造方法的截面图。
图5中，(a)～(d)为用于说明图4之后的半导体装置的制造方法的截面图。
图6中，(a)、(b)分别为变形例所涉及的半导体装置的截面图。
具体实施方式
以下，一边适当参照附图一边说明第一实施方式的半导体装置及半导体装置的制造方法等。在以下的实施方式中，将半导体装置的具备外部连接端子的面设为半导体装置的主面，上下方向设为与该主面垂直的方向，将从半导体装置的主面朝向外侧的方向设为朝上(上方向)。此外，以下的实施方式中，“连接”一词包含所连接的2个物质能够导通的含义。
(第一实施方式)
图1是本发明的第一实施方式所涉及的半导体装置的示意图。图1(a)为半导体装置1的截面图，图1(b)为从主面侧观察半导体装置1时的平面图。
半导体装置1具有半导体元件10、焊垫11a、焊垫11b、安装端子12a、安装端子12b以及密封树脂13。半导体元件10的形成有焊垫11a及焊垫11b的端子形成面S为主面。在端子形成面S上并排配置有焊垫11a及焊垫11b。在焊垫11a的上方向设有安装端子12a。焊垫11a与安装端子12a电连接。在焊垫11b的上方向设有安装端子12b。焊垫11b与安装端子12b电连接。
在以下的说明中，将焊垫11a及焊垫11b统称为焊垫11。同样地，将安装端子12a及安装端子12b统称为安装端子12。
在端子形成面S的没有形成焊垫11的部分形成有绝缘保护层16。绝缘保护层16在使半导体元件10绝缘的同时，保护半导体元件10不受异物等的影响。绝缘保护层16包含形成在端子形成面S上的钝化膜17以及形成在钝化膜17上的保护膜18。
安装端子12包含形成在焊垫11上的第一导电层14以及形成在第一导电层14上的第二导电层15。第一导电层14例如由铜等导体来构成。第二导电层15例如由锡、银等导体来构成。
半导体元件10是将作为半导体基板的晶圆切割而得到的裸的半导体芯片。半导体元件10包含二极管等单一电路而构成，或包含集成电路、大规模集成电路等电子电路而构成。焊垫11a及焊垫11b例如由铝等金属来构成。密封树脂13是将半导体装置1的6个面中除了设有安装端子12、绝缘保护层16的端子形成面S之外的5个面进行密封的保护部件。
(半导体装置1的制造方法)
以下，参照图2～图5来说明半导体装置1的制造方法。半导体装置1可通过对材料的晶圆20依次实施工序1～工序14来制造。
需说明的是，图2及图3仅图示了形成于晶圆20的多个半导体装置1中，与1个半导体装置1对应的区域。实际上，在晶圆20上会形成多个用于形成图2及图3所图示的半导体装置1的半导体装置形成区域。
如图2(a)所示，在晶圆20上，通过例如蒸镀等方法而形成有焊垫11a及焊垫11b。在晶圆20的形成有焊垫11的端子形成面S上，从焊垫11的上面形成有钝化膜17。
钝化膜17中，在焊垫11的上部区域形成有开口部21。焊垫11从钝化膜17的开口部21露出。
(工序1)
工序1中，对晶圆20进行聚酰亚胺涂覆。在图2(a)所图示的晶圆20上涂布聚酰亚胺树脂，使用形成有预定图案的光掩模进行曝光、显影、固化。由此，晶圆20成为图2(b)所示的状态。图2(b)中，在钝化膜17上形成有由聚酰亚胺树脂形成的保护膜18。保护膜18的厚度为例如5微米左右。在开口部21上不形成保护膜18。
(工序2)
工序2中，形成用于电镀的种子层22。在图2(b)所图示的焊垫11及保护膜18上通过溅射法等来形成种子层22。种子层22为作为UBM(Under Bump Metallurgy，凸块下金属)而起作用的薄膜。种子层22是例如作为密合层而形成钛(Ti)，在其上形成铜(Cu)。由此，晶圆20成为图2(c)所示的状态。图2(c)中，在保护膜18及开口部21上形成有种子层22。
(工序3)
工序3中，形成抗镀剂23。在图2(c)所图示的种子层22上涂布抗镀层剂，使用形成有预定图案的光掩模，进行曝光、显影。由此，晶圆20成为图2(d)所示的状态。图2(d)中，在种子层22上形成有抗镀层剂23。在形成安装端子12的部位，即开口部21上不形成抗镀层剂23。
(工序4)
工序4中，形成安装端子12的第一导电层14。对于没有形成图2(d)所图示的抗镀层剂23的部分，通过电镀来形成第一导电层14。第一导电层14例如由铜等来构成。由此，晶圆20成为图3(a)所示的状态。图3(a)中，在开口部21上形成有安装端子12的一部分，即第一导电层14。
(工序5)
工序5中，形成安装端子12的第二导电层15。在图3(a)所图示的第一导电层14上，通过电镀来形成第二导电层15。第二导电层15例如由包含锡及银的金属来形成。由此，晶圆20成为图3(b)所示的状态。图3(b)中，在开口部21上形成有包含第一导电层14及第二导电层15的安装端子12。
需说明的是，为了减小半导体装置1的安装厚度，从绝缘保护层16的表面起的安装端子12的厚度希望为15微米以下。例如，如果将第一导电层14的厚度设为8微米左右，将第二导电层15的厚度设为3微米左右，就能够实现这样的厚度。
(工序6)
工序6中，除去抗镀层剂23。由于已经形成了图3(b)所图示的第一导电层14及第二导电层15，因此不需要抗镀层剂23，将其除去。由此，晶圆20成为图3(c)所示的状态。图3(c)中，形成在安装端子12a及安装端子12b以外的部分的抗镀层剂23被除去。
(工序7)
工序7中，除去露出的种子层22。通过蚀刻来除去露出的种子层22，以使图3(c)所图示的安装端子12彼此绝缘。由此，晶圆20成为图3(d)所示的状态。图3(d)中，存在于安装端子12a与安装端子12b之间的露出的种子层22被除去。
将经过以上的工序1～工序7的た晶圆20的一部分示于图4(a)。需说明的是，图4及图5示意性图示了晶圆20整体中与3个半导体装置1对应的区域。
(工序8)
工序8中，进行背研及对切割胶带的粘贴。通过背研，从与主面相对的底面侧开始去除晶圆20，使其变薄至预定的厚度。然后，将晶圆20的底面粘贴于切割胶带30。由此，晶圆20成为图4(b)所示的状态。图4(b)中，在晶圆20的表面，即与形成有安装端子12的主面为相反侧的一面的底面上，粘贴有切割胶带30。
(工序9)
工序9中，进行半导体装置1的切割。即，在用于形成半导体装置1的区域(半导体装置形成区域)的边界处，从上方侧将晶圆20与保护膜18、钝化膜17一并切断。切断进行至切割胶带30的厚度的中间处。通过切断晶圆20，从而使计划从晶圆20提取的多个形成半导体装置1的区域相互分离。由此，晶圆20成为图4(c)所示的状态。图4(c)中，相互分离的各个晶片粘接在切割胶带30上。
(工序10)
工序10中，进行胶带的贴换。以覆盖晶圆20的端子形成面S的方式粘贴支撑胶带31后，将粘贴于晶圆20的底面的切割胶带30剥离。由此，晶圆20成为图4(d)所示的状态。图4(d)中，安装端子12埋入支撑胶带31中。支撑胶带31的表面与绝缘保护层16的表面16a接触。
(工序11)
工序11中，进行树脂密封。例如通过真空层压，并使用密封树脂13将除了粘贴有支撑胶带31的端子形成面S以外的5个面进行密封。例如，用膜状的热固性树脂来覆盖晶圆20，在1hpa以下的真空下，一边施加0.5MPa的压力，一边于120摄氏度～150摄氏度进行加热。由此，如图5(a)所示，晶圆20中，在分离的半导体装置形成区域(晶片)之间填充密封树脂13，并且密封树脂13的一面13a变为平坦。也就是说，图5(a)中，成为在工序9中暂时分离的晶片彼此通过密封树脂13而再次相互粘固的状态。此外，由于树脂密封是在支撑胶带31的表面与绝缘保护层16的表面16a接触的状态下进行，因此密封树脂13的与支撑胶带31接触的面13b与绝缘保护层16的表面16a成为同一个平面。
需说明的是，为了使半导体装置1的厚度更薄，晶圆20的表面(上表面)上的密封树脂13的厚度h希望为30微米以下。此外，为了更确实地用密封树脂13将晶片彼此之间进行密封，希望密封树脂13包含填充剂(填料)。通过树脂中分散有微米尺寸、纳米尺寸的填料，从而能够提高强度、耐热性、阻燃性、绝缘性，容易进行薄型化及平坦化。
在此，也可以进一步增加用于使密封树脂13的一面13a平坦化的压制。在密封树脂13的上表面的厚度为一定以上时，有时会在密封树脂13的上表面生成凹凸，但通过增加该压制，从而能够使密封树脂13的上表面均匀。
(工序12)
工序12中，将用密封树脂13进行了一体化的各晶片从支撑胶带31剥离。当支撑胶带31具有因加温而粘着力降低的特性时，希望一边加热一边剥离支撑胶带31。剥离支撑胶带31之后，根据需要进行后固化，使密封树脂13粘固。如果在剥离支撑胶带31之后进行后固化，则无需考虑支撑胶带31的热特性。当支撑胶带31具有高耐热性时，也可以在剥离支撑胶带31之前进行后固化。由此，晶圆20成为图5(b)所示的状态。图5(b)中，如上所述，密封树脂13的与支撑胶带31接触的面13b和绝缘保护层16的表面16a是连续地形成的，且处于同一个平面。
(工序13)
工序13中，在晶圆20的表面粘贴切割胶带32。由此，晶圆20成为图5(c)所示的状态。
(工序14)
工序14中，进行切割。对于填充于晶片间的密封树脂13，以从各晶片的周侧边缘起留下所需厚度的方式切削。由此，晶圆20成为图5(d)所示的状态。图5(d)中，成为在切割胶带32上粘贴有多个半导体装置1的状态。
根据上述实施方式，能够得到下述作用效果。
(1)半导体元件10在端子形成面S的一部分上具有由镀层形成的安装端子12。半导体元件10的除端子形成面S以外的面被密封树脂13密封。安装端子12与半导体元件10内的电路电连接。由于这样设计，因此能够容易地控制半导体装置1的高度方向上的厚度。特别是，能够使得半导体装置1的安装厚度与以往相比更薄。
(2)半导体元件10的底面S的端部(绝缘保护层16的端部)和密封树脂13的表面是连续地形成的，即是以构成同一个平面的方式形成。由于这样设计，因此能够确实地密封半导体元件10，确保高绝缘性。此外，由于安装端子12的侧面不埋入密封树脂13而完全露出，因此能够极薄地形成安装端子12。
在不用具有高度的焊球而是用薄的镀层来形成安装端子12的情况下，从安装端子12的表面到半导体元件10的侧面为止的距离短，将安装端子12进行钎焊焊接时，焊料沿着半导体元件10的侧面攀升的可能性变高。
如上述实施方式所示，通过将半导体元件10的侧面用密封树脂13进行密封，从而能够抑止因焊料的攀升而产生安装时的短路。此外，根据上述实施方式的制法，能够以均等厚度确实地密封半导体元件10的侧面及背面。进而，根据该制法，通过变更切割宽度，还能容易地控制侧面的密封树脂13的厚度。
(3)安装端子12的从底面S起的厚度为15微米以下。由于这样设计，因此与具有例如50微米左右的厚度的以往的半导体装置相比，能够大幅减小半导体装置1的安装厚度。
(4)密封树脂13通过单一的工序11来固化，并均匀地形成。由于这样设计，因此与在不同的工序中通过灌胶来形成的引用文献1等以往技术相比，能够更牢固且快速地进行树脂密封。
(5)密封树脂13通过真空层压法来形成。由于这样设计，能够更确实地控制半导体装置1的上表面的密封树脂的厚度。
以下变形也是本发明的范围内，也可以将变形例中的一个或多个与上述实施方式组合。
(变形例1)
安装端子12的形成方法不限于上述工序1～工序7的方法。例如，也可以代替工序1～工序7而使用以下说明的方法来形成安装端子12。
图6(a)所示的半导体装置1a通过与工序1～工序7的方法不同的方法来形成安装端子12。首先，作为镀覆的前处理，对焊垫11进行锌酸盐处理。然后，通过化学镀在焊垫11上形成由镍(Ni)构成的第一导电层31。在其上，通过化学镀依次形成由钯(Pd)构成的第二导电层32、由金(Au)构成的第三导电层33。
为了减小半导体装置1的安装厚度，从绝缘保护层16的表面观看时的安装端子12的厚度希望为15微米以下，更优选为10微米以下。例如，如果将第一导电层31的厚度设为8微米左右，将第二导电层32及第三导电层33的厚度设为0.05微米左右，就能够实现这样的厚度。
如果如上那样形成安装端子12，则与使用工序1～工序7的方法时相比能够使工序更短，且容易地控制安装端子的厚度。
图6(b)所示的半导体装置1b通过与工序1～工序7的方法不同的方法形成安装端子12。首先，作为前处理，进行使用高频电力的溅射处理，除去焊垫11的表面的氧化膜等。然后，与工序2同样地，通过溅射法等来形成由钛(Ti)、铜(Cu)等构成的种子层22。在其上，通过电镀来形成由镍(Ni)构成的第一导电层41。在第一导电层41上，通过化学镀来依次形成由镍(Ni)构成的第二导电层42、由钯(Pd)构成的第三导电层43、由金(Au)构成的第四导电层44。并且，与工序7同样地，通过蚀刻来除去露出的种子层22。
为了减小半导体装置1的安装厚度，从绝缘保护层16的表面观看时的安装端子12的厚度希望为15微米以下，更优选为10微米以下。例如，如果将第一导电层41的厚度设为7微米左右，将第二导电层42的厚度设为1微米左右，将第三导电层43及第四导电层44的厚度设为0.05微米左右，就能够实现这样的厚度。
如果如上那样形成安装端子12，则即使在不能直接对焊垫11进行化学镀的情况下，也能够容易地控制安装端子的厚度。
需说明的是，第三导电层43也可以省略。
上述中，说明了各种实施方式以及变形例，但本发明不限于这些内容。能够在本发明的技术思想的范围内想到的其他方式也包含于本发明的范围内。
下述优先权基础申请的公开内容通过引用而合并于此。
日本专利申请2017年第106608号(2017年5月30日申请)
符号说明
1、1a、1b…半导体装置，10…半导体元件，11、11a、11b…焊垫，12、12a、12b…安装端子，13…密封树脂，14、31、41…第一导电层，15、32、42…第二导电层，16…绝缘保护层，17…钝化膜，18…保护膜，22…种子层，33、43…第三导电层，44…第四导电层。
权利要求书(按照条约第19条的修改)
1.(补正后)一种半导体装置，具备：
具有与内部电路电连接的焊垫且在主面的一部分具有镀层部的半导体元件，
覆盖所述主面且具有露出所述焊垫的开口部的一个绝缘保护层，以及
密封所述半导体元件的所述主面以外的面的保护部件；
所述绝缘保护层具有钝化膜和形成于该钝化膜上的由树脂形成的保护膜，所述开口部形成于所述焊垫的周边缘部的内侧，
在所述主面的端部，所述保护部件覆盖所述保护膜的侧面的至少一部分且与该保护膜连续地形成，
所述镀层部是经由所述保护膜的开口部而与所述焊垫连接的安装端子，该安装端子由多个镀层层叠来形成且与所述保护膜的上表面相比突出。
2.(补正后)根据权利要求1所述的半导体装置，其中，在所述主面的端部，所述保护部件的表面与所述保护膜的表面形成在同一个平面上。
3.(补正后)根据权利要求1或2所述的半导体装置，其中，所述镀层部的从所述绝缘保护层的表面起的厚度为15微米以下。
4.(补正后)根据权利要求1～3中任一项所述的半导体装置，其中，所述保护部件为与所述主面相反侧的面侧的厚度为30微米以下的均匀的热固性树脂。
5.根据权利要求4所述的半导体装置，其中，所述保护部件包含预定的填充剂。
6.(补正后)一种半导体装置的制造方法，具有：
在具有与内部电路电连接的焊垫的半导体元件的主面的一部分上，形成与所述焊垫连接的镀层部，
通过保护部件来密封所述半导体元件的所述主面以外的面；
所述镀层部的形成中包括形成覆盖所述主面且具有露出所述焊垫的开口部的一个绝缘保护层，
所述绝缘保护层的形成中包含形成钝化膜和形成于该钝化膜上的由树脂形成的保护膜，使得所述钝化膜的开口部和所述保护膜的开口部配置在所述焊垫的周边缘部的内侧，
所述制造方法包括在所述主面的端部，所述保护部件覆盖所述保护膜的侧面的至少一部分且与该保护膜连续地形成，
所述制造方法包括形成所述镀层部作为经由所述保护膜的开口部而与所述焊垫连接的安装端子，以及通过将多个镀层层叠并以与所述保护膜的上表面相比突出的方式形成该安装端子。
7.(补正后)根据权利要求6所述的半导体装置的制造方法，其中，在所述主面的端部，将所述保护部件的表面与所述保护膜的表面形成在同一个平面上。
8.(补正后)根据权利要求7所述的半导体装置的制造方法，其中，以从所述绝缘保护层的表面起具有15微米以下的厚度的方式形成所述镀层部。
9.(补正后)根据权利要求6～8中任一项所述的半导体装置的制造方法，其中，使热固性树脂均匀固化来作为与所述主面相反侧的面侧的厚度为30微米以下的所述保护部件。
10.根据权利要求9所述的半导体装置的制造方法，其中，将包含预定的填充剂的所述热固性树脂作为所述保护部件。
11.(补正后)根据权利要求6～10中任一项所述的半导体装置的制造方法，其中，通过真空层压法，利用膜状的热固性树脂来覆盖所述半导体元件的所述主面以外的面，并进行加热来形成所述保护部件。

Claims (11)

1.一种半导体装置，具备在主面的一部分具有镀层部的半导体元件以及密封所述半导体元件的所述主面以外的面的保护部件，
所述镀层部与所述半导体元件内的电路电连接。
2.根据权利要求1所述的半导体装置，其中，所述主面的端部和所述保护部件的表面是连续地形成的。
3.根据权利要求1或2所述的半导体装置，其中，所述镀层部的从所述主面起的厚度为15微米以下。
4.根据权利要求1～3中任一项所述的半导体装置，其中，所述保护部件为均匀的热固性树脂。
5.根据权利要求4所述的半导体装置，其中，所述保护部件包含预定的填充剂。
6.一种半导体装置的制造方法，具有：
在半导体元件的主面的一部分形成用于与所述半导体元件内的电路电连接的镀层部，
通过保护部件来密封所述半导体元件的所述主面以外的面。
7.根据权利要求6所述的半导体装置的制造方法，其中，将所述主面的端部和所述保护部件的表面连续地形成。
8.根据权利要求7所述的半导体装置的制造方法，其中，以从所述主面起具有15微米以下的厚度的方式形成所述镀层部。
9.根据权利要求6～8中任一项所述的半导体装置的制造方法，其中，使热固性树脂均匀固化来作为所述保护部件。
10.根据权利要求9所述的半导体装置的制造方法，其中，将包含预定的填充剂的所述热固性树脂作为所述保护部件。
11.根据权利要求6～10中任一项所述的半导体装置的制造方法，其中，通过真空层压法来形成所述保护部件。
CN201780091538.XA 2017-05-30 2017-08-04 半导体装置及半导体装置的制造方法 Withdrawn CN110709970A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-106608 2017-05-30
JP2017106608A JP2018206797A (ja) 2017-05-30 2017-05-30 半導体装置および半導体装置の製造方法
PCT/JP2017/028390 WO2018220868A1 (ja) 2017-05-30 2017-08-04 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN110709970A true CN110709970A (zh) 2020-01-17

Family

ID=64454523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780091538.XA Withdrawn CN110709970A (zh) 2017-05-30 2017-08-04 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11075180B2 (zh)
JP (1) JP2018206797A (zh)
CN (1) CN110709970A (zh)
TW (1) TWI693647B (zh)
WO (1) WO2018220868A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769070B (zh) * 2021-08-30 2022-06-21 万閎企業有限公司 半導體晶片封裝之導接線路結構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US20120228750A1 (en) * 2009-11-10 2012-09-13 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
US20140091455A1 (en) * 2012-10-02 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Using a Standardized Carrier in Semiconductor Packaging
CN103985690A (zh) * 2013-02-12 2014-08-13 精工电子有限公司 树脂密封型半导体装置及其制造方法
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (ja) 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP5262277B2 (ja) * 2008-05-01 2013-08-14 富士通株式会社 半導体装置及び基板の接合方法
JP5471605B2 (ja) * 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法
US8766440B2 (en) 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
WO2011118572A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 半導体装置の製造方法
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20120228750A1 (en) * 2009-11-10 2012-09-13 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
US20140091455A1 (en) * 2012-10-02 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Using a Standardized Carrier in Semiconductor Packaging
CN103985690A (zh) * 2013-02-12 2014-08-13 精工电子有限公司 树脂密封型半导体装置及其制造方法
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI693647B (zh) 2020-05-11
US11075180B2 (en) 2021-07-27
TW201901821A (zh) 2019-01-01
WO2018220868A1 (ja) 2018-12-06
JP2018206797A (ja) 2018-12-27
US20210143113A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
JP3923368B2 (ja) 半導体素子の製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
JP2011171614A (ja) 半導体装置及び半導体装置の製造方法
TW201830590A (zh) 功率覆蓋結構及其製造方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US7795127B2 (en) Electronic device manufacturing method and electronic device
CN101252092A (zh) 多芯片封装结构及其制作方法
WO2011136363A1 (ja) 回路装置の製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
US7163841B2 (en) Method of manufacturing circuit device
JP5139039B2 (ja) 半導体装置及びその製造方法
KR20080111391A (ko) 전자 장치의 제조 방법 및 전자 장치
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
CN110709970A (zh) 半导体装置及半导体装置的制造方法
CN106206540B (zh) 半导体装置及其制造方法
JP6515243B2 (ja) 半導体装置の製造方法
US6734042B2 (en) Semiconductor device and method for fabricating the same
JP5214550B2 (ja) 電力半導体装置の製造方法
JP6990029B2 (ja) 電子機器および電子機器の製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP2008060548A (ja) 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール
JP2016025096A (ja) プリント配線板およびその製造方法
JP2021022591A (ja) 半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200117

WW01 Invention patent application withdrawn after publication