[go: up one dir, main page]

CN110459481A - 半导体元件的封装方法及其对位模具 - Google Patents

半导体元件的封装方法及其对位模具 Download PDF

Info

Publication number
CN110459481A
CN110459481A CN201810425683.3A CN201810425683A CN110459481A CN 110459481 A CN110459481 A CN 110459481A CN 201810425683 A CN201810425683 A CN 201810425683A CN 110459481 A CN110459481 A CN 110459481A
Authority
CN
China
Prior art keywords
mold
substrate
semiconductor element
packaging
clamping jaw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810425683.3A
Other languages
English (en)
Inventor
林鑫利
王昇龙
詹富豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yu Shin Prod Co ltd
Original Assignee
Yu Shin Prod Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu Shin Prod Co ltd filed Critical Yu Shin Prod Co ltd
Priority to CN201810425683.3A priority Critical patent/CN110459481A/zh
Publication of CN110459481A publication Critical patent/CN110459481A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明为一种半导体元件的封装方法及其对位模具，主要在一基板的表面设置复数个半导体元件，并在一模具的复数个成型腔内涂布一离型剂或一不沾粘层，其中基板的面积大于模具的面积。封装胶设置于模具的成型腔内，并将基板上的半导体元件对准模具的成型腔，使得封装胶包覆基板上的半导体元件。待封装胶硬化成型后，将模具与封装胶分离，以完成半导体元件的封装。通过离型剂或不沾粘层的使用，可有效控制封装胶成型的大小及形状，而使用作用面积较大的基板，则可控制多余封装胶的溢胶流向，避免封装胶溢流到基板的非封装面。

Description

半导体元件的封装方法及其对位模具
技术领域
本发明为一种半导体元件的封装方法及其对位模具，可有效控制封装胶成型的大小及形状，并有利于提高封装品质的封装构造。
背景技术
发光二极体(LED；Light-Emitting Diode)由于具备有寿命长、体积小、耗电量少、反应速度快、无辐射及单色性发光的特性及优点，因此被广泛应用于指示灯、广告看板、交通号志灯、汽车车灯、显示器面板、通讯器具、消费电子等各项产品中。
在半导体元件及发光二极体的制程当中，封装是属于比较下游的制程步骤。但只有经过封装后，半导体元件或发光二极体才能实际应用。以发光二极体为例，包覆发光二极体晶粒的封装胶不仅可用以保护发光二极体晶粒，更具有提高发光效率的作用。在封装胶中掺杂不同的萤光粉或量子点(Quantum Dots)后，将使得发光二极体晶粒发出的光源可经由封装层的萤光粉或量子点后而产生不同颜色或不同波长的投射光源。
然而若是封装胶的形状不如预期，或者是封装胶与发光二极体晶粒之间的对位不精准，往往会导致发光二极体晶粒产出的光源，无法如预期经由封装胶导出，或者是导出的光型或角度与预设值不同，进而影响发光二极体装置的发光效率及实用性。因此发光二极体对封装要求较高，通常必须使用具有高精度的固晶机及封装前的对位设备，如此一来将会增加发光二极体的设置成本。
发明内容
本发明的目的在于提供一种半导体元件的封装方法，主要在模具的表面上涂布或喷洒一厚度较薄的离型剂或在模具加设有一不沾粘层，使得封装胶硬化后不会沾粘在模具上，不仅有利于模具与成型的封装胶分离，也可增加硬化成型的封装体体积，而有利于通过封装体将包覆的发光二极体晶粒所产生的光源导出。
本发明的另一目的在于提供一种发光二极体的对位模具，通过模具上的第一对位单元、基板上的第二对位单元及夹爪装置的对三对位单元，可快速完成模具的成型腔与基板上的半导体元件的对准及定位，以提高生产及封装的效率。
本发明的又一目的在于提供一种发光二极体的对位模具，基板的作用面积将大于模具的作用面积，且基板设于模具的垂直上表面，可控制封装胶的溢胶流向，避免封装胶溢流到基板的非封装面，并通过基板下压力量的控制，以提高半导体元件的封装品质。
为了实现上述目的，本发明提出一种半导体元件的封装方法，包括：在一或复数基板的一表面上设置复数个半导体元件；准备一或复数模具，模具包括复数个成型腔；在模具的成型腔内涂布一离型剂或在模具表面加设一不沾粘层；在模具的成型腔内填入一封装胶；将基板上的半导体元件对准模具的成型腔；将基板贴合模具，以使得封装胶包覆设置于基板上的半导体元件；及待封装胶硬化成型为一封装体后，将模具与封装体分离。
本发明提出一种半导体元件的对位模具，包括：一或复数个模具，包括复数个成型腔及复数个第一对位单元；一或复数个夹爪装置，包括复数个第三对位单元，其中第三对位单元与第一对位单元相互对应，且夹爪装置用以吸附或夹住固定一或复数个基板，基板的一表面上设置复数个半导体元件，而基板的作用面积将大于模具的作用面积，夹爪装置可作动而将基板与模具贴合，以致使半导体元件被置放于相对应的成型腔内。
在本发明一实施例中，其中模具位于基板的下方，且基板的作用面积将大于模具的作用面积。
在本发明一实施例中，包括以下步骤：模具设有复数个第一对位单元，而基板相对应于第一对位单元位置设有复数个第二对位单元，基板的第二对位单元将对准模具的第一对位单元而相互插合。
在本发明一实施例中，包括以下步骤：设置有半导体元件的基板被吸附或被夹持固定在一夹爪装置上，并随着夹爪装置而移动，其中模具具有复数个第一对位单元，基板具有复数个第二对位单元，而夹爪装置则具有复数个第三对位单元，第一对位单元、第二对位单元及第三对位单元将可相互插合。
在本发明一实施例中，其中第一对位单元为一对位柱，第二对位单元为一对位穿孔，而第三对位单元则为一对位凹洞或一对位穿孔。
在本发明一实施例中，其中夹爪装置、模具设在一生产机台的一腔室内，生产机台设有至少一腔室，而腔室内设有至少一夹爪装置及至少一模具。
在本发明一实施例中，其中模具的成型腔表面涂布有一离型剂或加设有一不沾粘层。
在本发明一实施例中，其中腔室内设有一可连接夹爪装置的升降件。
在本发明一实施例中，其中腔室内设有一胶体供应件，可移动至模具上表面，并提供一封装胶或一离型剂至模具上。
在本发明一实施例中，尚包括有一盛胶盘，盛载该模具。
本发明的有益效果在于：
本发明提供一种半导体元件的封装方法及其对位模具，通过通过离型剂或不沾粘层的使用，可有效控制封装胶成型的大小及形状，而使用作用面积较大的基板，则可控制多余封装胶的溢胶流向，避免封装胶溢流到基板的非封装面。
附图说明
图1为本发明半导体元件的封装方法一实施例的侧视图。
图2为本发明半导体元件的封装方法一实施例的侧视图。
图3为本发明半导体元件的封装方法一实施例的侧视图。
图4为本发明半导体元件的封装方法一实施例的侧视图。
图5为本发明半导体元件的对位模具一实施例的侧视图。
图6为本发明半导体元件的对位模具一实施例的侧视图。
图7为本发明半导体元件的对位模具又一实施例的侧视图。
图8为本发明半导体元件的对位模具又一实施例的立体示意图。
主要组件符号说明：
11：基板；113：第二对位单元；119：第二对位单元；13：半导体元件；131：发光二极体晶粒；15：模具；151：成型腔；153：离型剂；155：第一对位单元；159：模具墙；17：封装胶；171：封装体；173：保护层；23：夹爪装置；231：第三对位单元；25：模具；251：成型腔；253：不沾粘层；255：第一对位单元；30：生产机台；31：腔室；33：升降件；35：胶体供应件；39：盛胶盘；A1：作用面积；A2：作用面积。
具体实施方式
请参阅图1至图4，分别为本发明半导体元件的封装方法一实施例在各步骤中的侧视图。如图所示，首先在一基板11的一表面上设置复数个半导体元件13，并准备一模具15，模具15具有复数个成型腔151，如图1所示。基板11可为硅(Si)基板、氧化铝(A2O3)基板、氮化铝(AlN)基板、蓝宝石基板、碳化硅(SiC)基板、砷化镓(GaAs)基板、玻璃基板(Glass)、电路板(PCB)或陶瓷基板。
具体来说，设置在基板11表面上的半导体元件13可以任意形式排列，例如以矩阵方式设置在基板11的一表面。半导体元件13可以是发光二极体晶粒、半导体晶片等，以发光二极体晶粒131为例，通常包括P型材料及N型材料的层迭，并在P型材料及N型材料之间形成PN介面。
在本发明一实施例中，可在基板11上形成N型材料，而后在N型材料上形成P型材料，最后再通过曝光、显影及蚀刻等半导体制程，完成N型材料及P型材料的设置，藉此在基板上形成复数个发光二极体晶粒131。上述发光二极体晶粒131的制作方法是本发明领域常见的技术，在此不再多做说明。此外对本发明领域的技术人员来说，亦可以不同的方式及步骤制作发光二极体晶粒131，例如，发光二极体晶粒131可以覆晶的方式设置在基板11的表面。
模具15上的成型腔151的数量与基板11上的发光二极体晶粒131的数量原则上为相同，在进行封装时，各个发光二极体晶粒131需要分别对准相对应的成型腔151。在本发明实施例中，模具15在进行半导体体元件13的封装前，需要在模具15的表面上涂布一层离型剂153，以避免后续使用的封装胶17与模具15及/或成型腔151发生沾粘而难以脱落。
在完成半导体元件13的设置及离型剂153的涂布或喷洒后，便可进一步将封装胶17填满在模具15的成型腔151内，如图2所示。封装胶17可以是硅胶、环氧树脂、压克力、透光胶体、非透明胶体、光阻、光学材料或保护层材料。
当封装胶17填满在模具15的成型腔151内时，会再进行一抽取泡沫程序。由于封装胶17在装填于成型腔151时，封装胶17也会包覆部分存在于成型腔151内的气体，因此，必须进行封装胶17内的泡沫抽取程序。在本发明一实施例中，抽取泡沫程序主要为在封装胶17填满成型腔151后，在一放置有该基板11及模具15的一腔室(如图8的元件编号31)内抽离腔室(31)内气体以消除泡沫。
在本发明一实施例中，在模具15的周缘位置或侧边位置设有复数个第一对位单元155，如图所示的对位柱。相对应第一对位单元155，在基板11的周缘位置设有一第二对位单元113，例如第二对位单元113可以是对位凹洞。而后将基板11对准模具15，具体来说使得基板11上的半导体元件13分别对准模具15上的成型腔151后，通过模具15的第一对位单元155插入基板11的第二对位单元113，以致使基板11贴合模具15，封装胶17将包覆设置于基板11上的半导体元件13，如图3所示。当基板11贴合模具15后，封装胶17将会填满成型腔151，并包覆半导体元件13及基板11的部分表面，以完成封装胶17的塑型，而后可进一步进行封装胶17的加热或以特殊光源(如：紫外光)固化成型程序。经由一加热作用或一特殊光源照射而使封装胶17硬化成型为一封装体171后，再进行一割除程序，将溢出模具15的封装胶体进行割除，再让基板11进行一次上升或反复上升/下降动作。施加上升的位置与力量是为了使硬化的封装体171脱离模具15。施加下降的位置与力量则是为了释放力量，避免基板11破裂。待封装体171与模具15分离，硬化成型的封装体171即可保护基板11及半导体元件13，如图4所示。
在不同实施例中，模具15上可设置一输送通道，可先进行模具15的成型腔151与基板11上的半导体元件13的对位，并将基板11贴合模具15，而后再经由输送通道将液态的封装胶17输送至模具15与基板11之间。由于模具15的成型腔151与基板11上的半导体元件13已事先由第一对位单元113、第二对位单元155完成插合对位，并在模具15与基板11之间形成一空间。因此在将液态的封装胶17输送至模具15与基板11之间时，液态的封装胶17会填满基板11与模具15之间，并均匀的包覆半导体元件13。
由于本发明在封装胶17填入在模具15的成型腔151之前，已在模具15的成型腔151表面涂布或喷洒一离型剂153，因此在封装胶17硬化成封装体171之后，模具15便可顺利与封装体171分离，而不会在分离的过程中破坏硬化的封装体171。
此外本发明所述的离型剂153被涂布或喷洒在模具15的成型腔151表面的液体或粉状体，因此位于模具15表面的离型剂153的厚度相当薄，使得硬化后封装体171的形状及大小会十分接近成型腔151的形状及大小。
又，为了确保封装体171的外型及构造，置放于模具成型腔151内的封装胶17一般会超过其容量，且当半导体元件13被压合于成型腔151内时，半导体元件13的体积也会排挤部分封装胶17。为了控制多余封装胶17的溢胶流向，以避免多余封装胶17粘着于基板11非封装表面，本发明的基板11将放置于模具15的上方位置，且基板11面对于成型腔151的作用面积A1也会大于模具15的作用面积A2，如此，多余的封装胶17将会自然沿着环绕模具15侧边的模具墙159流出，而不会粘着或影响到基板11的非封装表面，提高其封装品质。
本发明所述的成型腔151的形状可为半圆球体、方形体或多边形体，而形成在基板11表面的封装体171亦具有相同的半圆球体、方形体或多边形体。
在本发明一实施例中，封装胶17在硬化成型之后，会在基板11表面形成至少一封装体171及至少一保护层173，其中封装体171包覆半导体元件13，而保护层173则形成在基板11的表面，例如形成在未设置封装体171的基板11表面。保护层173可以是半圆球体、方形体或多边形体等不同的几何形状。
当半导体元件13为发光二极体晶粒131时，封装体171可以是透光的半圆球体，藉此封装体171不仅可用以保护发光二极体晶粒131，亦可用以聚集发光二极体晶粒131所产生的光源。此外亦可在封装体171及/或封装胶17内混合萤光材料、磷光材料或量子点材料，藉此产生不同颜色或不同波长的投射光源。
由于涂布或喷洒在模具15及/或成型腔151表面的离型剂153的厚度很薄，因此以相同规格的模具15来说，使用离型剂153的模具15将可形成体积较大的封装体171，并以体积较大的封装体171包覆发光二极体晶粒131，如此可增加发光二极体131的出光及聚光效果。相较之下，习用技术则需要在成型腔151与封装胶17之间额外设置一固定形状的离型膜或一离型片，离型膜或离型片的厚度远大于本发明所述的离型剂153，因此习用技术所制作的封装体的体积自然会比较小，其发光与聚光效果也相对较不理想。
在模具15与封装体171分离时，部分离型剂153将会随着封装体171的脱离而离开成型腔151表面，甚至形成封装体171或保护层173的部分构造，但由于离型剂153粒子及厚度相当小，并不会对封装体171或保护层173造成本质或结构上的影响。又，当成型腔151表面的离型剂153数量小于一临界值时，则必须在成型腔151表面再度涂抹或喷洒离型剂153。
请参阅图5及图6，分别为本发明半导体元件的对位模具一实施例的侧视图。如图所示，本发明实施例所述的对位模具适用于上述半导体元件的封装方法，模具25包括复数个成型腔251及复数个第一对位单元255，例如但不限为一对位柱。其中模具25的成型腔251表面则设置有一不沾黏层253，不沾粘层253为一固定构造，其作用类似前面实施例所提的离型剂(153)。而基板11可被一夹爪装置23吸附或夹持固定，并随着夹抓装置23移动，例如上下移动，该基板11的表面上设置复数个半导体元件13。
基板11相对应于模具25的第一对位单元255设有复数个第二对位单元119，例如本实施例的对位穿孔。夹爪装置23上相对应于模具25的第一对位单元255及基板11的第二对位单元119设有复数个第三对位单元231，例如但不限为一对位凹洞或一对位穿孔。
本发明实施例所述的模具25上的第一对位单元255、基板11上的第二对位单元119、夹爪装置23上的第三对位单元231可相互对应或相互匹配，具体来说模具25上的第一对位单元255可为对位柱，基板11上的第二对位单元119为对位穿孔，而夹爪装置23的第三对位单元231则为对位凹洞，第一对位单元255可穿过第二对位单元119，并插入第三对位单元231。
在本发明另一实施例中，模具25上的第一对位单元255可以是对位凹洞，而夹爪装置23的第三对位单元231则为相对应的对位柱，且第三对位单元231可穿过第二对位单元119而插入第一对位单元255。
当基板11被吸附且固定在夹爪装置23上后，仅需要将模具25上的第一对位单元255、基板11上的第二对位单元119、夹爪装置23上的第三对位单元231相互对准及插合后，便可使得模具25的成型腔251对准基板11上的半导体元件13。为此，通过本发明所述的模具25的第一对位单元255、基板11上的第二对位单元119及夹爪装置23上的第三对位单元231，将可大大的简化在半导体封装制程中，模具15/25的成型腔151/251与基板11上的半导体元件13对位的难度，可提高生产及封装的效率。
同理，为了确保封装的品质及控制多余封装胶17的溢胶流向，以避免多余封装胶17粘着于基板11的非封装表面，本发明的夹爪装置23、基板11将放置于模具15的上方，且基板11面对于成型腔151的作用面积A1会大于模具15的作用面积A2，如此，多余的封装胶17将会自然沿着环绕模具15侧面的模具墙159而流出模具25外，而不会影响到基板11，提高其封装的品质。
在本发明又一实施例中，如图7所示，在模具25的外围可设有一盛胶盘39，可承载模具25及在注胶、点胶、压合后，多余且流出模具25外的封装胶17，以方便半导体封装程序的清洁程序。
最后，请参阅图8，为本发明半导体元件的对位模具又一实施例的立体示意图。如图所示，本发明夹爪装置23及模具25可被置放于一生产机台30内，生产机台30设有一个或多个腔室31，而每一个腔室31内又可设有一组或多组夹爪装置23、模具25。夹爪装置23连接一升降件33，随着升降件33的升降动作，被吸附及固定在夹爪装置23上的基板11、发光二极体晶粒131也会随着改变与模具25或成型腔251间的距离。在腔室31内可接续完成泡沫清除、固化封装胶、封装体脱离成型腔等半导体元件封装程序。
在本发明一实施例中，封装胶17及/或离型剂153都可通过生产者人工喷洒或涂布，也可经由一设在腔室31内的胶体供应件35自动喷洒或供给封装胶17及/或离型剂153于成型腔251内。胶体供应件35为一可移动或可伸缩的流体输送管，当需要喷洒或供给封装胶17及/或离型剂153时，可将胶体供应件35移动至成型腔251垂直延伸上表面位置，并针对每一个成型腔251提供其需要的封装胶17及/或离型剂153，藉此可增加半导体封装元件的生产量。
以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括在本发明的权利要求范围内。

Claims (12)

1.一种半导体元件的封装方法，其特征在于，包括：
在一基板的一表面上设置复数个半导体元件；
准备一模具，该模具包括复数个成型腔；
在该模具的成型腔内涂布一离型剂或固设有一不沾粘层；
在该模具的成型腔内填入一封装胶；
将该基板上的半导体元件对准该模具的成型腔；
将该基板贴合该模具，以使得该封装胶包覆设置于该基板上的该半导体元件；及
待该封装胶硬化成型为一封装体后，将该模具与该封装体分离。
2.根据权利要求1所述的封装方法，其特征在于，其中该模具位于该基板的下方，且基板的作用面积大于该模具的作用面积。
3.根据权利要求2所述的封装方法，其特征在于，包括以下步骤：该模具具有复数个第一对位单元，而该基板具有相对应的第二对位单元，将基板的第二对位单元对准并插合于模具的第一对位单元。
4.根据权利要求3所述的封装方法，其特征在于，包括以下步骤：一夹爪装置吸附或夹持该基板，并随着该夹爪装置而移动该基板，夹爪装置具有复数个第三对位单元，该模具的第一对位单元对准并插合于该基板的第二对位单元及该夹爪装置的第三对位单元。
5.根据权利要求4所述的封装方法，其特征在于，其中该夹爪装置、该模具设在一生产机台的一腔室内，该生产机台设有至少一腔室，而该腔室设有至少一夹爪装置及至少一模具。
6.一种半导体元件的对位模具，其特征在于，包括：
一模具，包括复数个成型腔及复数个第一对位单元；及
一夹爪装置，用以吸附或夹持固定一基板，该基板的一表面上设置复数个半导体元件及复数个用以与该第一对位单元相互插合的第二对位单元，而该基板的作用面积大于该模具的作用面积，夹爪装置用以作动而将该基板与该模具贴合，以致使半导体元件被置放于相对应的成型腔内。
7.根据权利要求6所述的对位模具，其特征在于，其中该夹爪装置上设有复数个第三对位单元，第三对位单元与该基板的第二对位单元、该模具的第一对位单元相互插合。
8.根据权利要求6所述的对位模具，其特征在于，其中该模具的该成型腔内涂布一离型剂或固设一不沾粘层。
9.根据权利要求6所述的对位模具，其特征在于，尚包括有一生产机台，该生产机台内设有一个或多个腔室，而每一个腔室设有一组或多组该模具及该夹爪装置。
10.根据权利要求9所述的对位模具，其特征在于，其中该腔室内设有一胶体供应件，用以移动至该模具上表面，并提供一封装胶、一离型剂至该模具上。
11.根据权利要求6所述的对位模具，其特征在于，尚包括有一盛胶盘，承载该模具。
12.根据权利要求6所述的对位模具，其特征在于，其中该模具周边环设有一模具墙。
CN201810425683.3A 2018-05-07 2018-05-07 半导体元件的封装方法及其对位模具 Pending CN110459481A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810425683.3A CN110459481A (zh) 2018-05-07 2018-05-07 半导体元件的封装方法及其对位模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810425683.3A CN110459481A (zh) 2018-05-07 2018-05-07 半导体元件的封装方法及其对位模具

Publications (1)

Publication Number Publication Date
CN110459481A true CN110459481A (zh) 2019-11-15

Family

ID=68471623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810425683.3A Pending CN110459481A (zh) 2018-05-07 2018-05-07 半导体元件的封装方法及其对位模具

Country Status (1)

Country Link
CN (1) CN110459481A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697117A (zh) * 2020-06-23 2020-09-22 深圳市聚飞光电股份有限公司 芯片级封装方法及led封装器件
CN113130720A (zh) * 2021-04-14 2021-07-16 苏州茂立光电科技有限公司 具备光学效果的次毫米发光二极管晶粒封胶方法
CN113451485A (zh) * 2021-06-29 2021-09-28 顺德职业技术学院 一种防止led显示器串光的封装胶的成模装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055912A (zh) * 2006-04-13 2007-10-17 夏普株式会社 发光装置及其制造方法
CN101315900A (zh) * 2007-06-01 2008-12-03 宏齐科技股份有限公司 具高效率发光效果的发光二极管封装方法及其封装结构
CN101479087A (zh) * 2006-11-02 2009-07-08 东和株式会社 电子器件的压缩成形方法及其使用的压缩成形装置
CN102479785A (zh) * 2010-11-29 2012-05-30 宏齐科技股份有限公司 具有沉积式荧光披覆层的发光结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055912A (zh) * 2006-04-13 2007-10-17 夏普株式会社 发光装置及其制造方法
CN101479087A (zh) * 2006-11-02 2009-07-08 东和株式会社 电子器件的压缩成形方法及其使用的压缩成形装置
CN101315900A (zh) * 2007-06-01 2008-12-03 宏齐科技股份有限公司 具高效率发光效果的发光二极管封装方法及其封装结构
CN102479785A (zh) * 2010-11-29 2012-05-30 宏齐科技股份有限公司 具有沉积式荧光披覆层的发光结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697117A (zh) * 2020-06-23 2020-09-22 深圳市聚飞光电股份有限公司 芯片级封装方法及led封装器件
CN111697117B (zh) * 2020-06-23 2021-08-20 深圳市聚飞光电股份有限公司 芯片级封装方法及led封装器件
CN113130720A (zh) * 2021-04-14 2021-07-16 苏州茂立光电科技有限公司 具备光学效果的次毫米发光二极管晶粒封胶方法
CN113451485A (zh) * 2021-06-29 2021-09-28 顺德职业技术学院 一种防止led显示器串光的封装胶的成模装置

Similar Documents

Publication Publication Date Title
KR101219106B1 (ko) 발광소자 패키지 및 그 제조방법
TWI451602B (zh) 光學發射器及其製作方法以及顯示裝置
CN103022325B (zh) 应用远距式荧光粉层的led封装结构及其制成方法
CN102024710B (zh) 光电元件的制造方法、封装结构及其封装装置
TWI463707B (zh) 光電部件製造方法、光電部件製造系統和光電部件
CN102800766B (zh) 提供半导体光发射器的系统和方法
CN107731996A (zh) Led灯珠及其制备方法
KR20100016402A (ko) 광전 소자의 제조 방법 및 광전 소자
KR100665121B1 (ko) 파장변환형 발광 다이오드 패키지 제조방법
CN110459481A (zh) 半导体元件的封装方法及其对位模具
CN103325929A (zh) 发光二极管、封装件与制造方法
US20120021542A1 (en) Method of packaging light emitting device
CN104993032B (zh) 一种白光led器件及其制备方法
US20180287020A1 (en) Light-emitting diode device, manufacturing method therefor, and mold used therefor
JP5658108B2 (ja) 反射体付基板の製造方法及び製造装置
CN105845790B (zh) 一种倒装led芯片的封装方法
CN106058027A (zh) 一种带透镜的led光源及其制作方法
CN104300074B (zh) 一种荧光粉的涂覆方法及发光二极管装置
EP3321980B1 (en) Equipment system using deformable organic silicone resin photoconverter to bond-package an led
CN103378260A (zh) 发光二极管封装结构的制造方法
CN103378263A (zh) 发光二极管封装结构的制造方法
KR20160059450A (ko) 몰드 기판, 패키지 구조체 및 이들의 제조 방법
KR100757825B1 (ko) 발광 다이오드 제조방법
JP5816479B2 (ja) 半導体発光装置の製造方法。
TW201947683A (zh) 半導體元件的封裝方法及其對位模具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191115