[go: up one dir, main page]

CN110444165B - 像素补偿电路以及显示装置 - Google Patents

像素补偿电路以及显示装置 Download PDF

Info

Publication number
CN110444165B
CN110444165B CN201810420654.8A CN201810420654A CN110444165B CN 110444165 B CN110444165 B CN 110444165B CN 201810420654 A CN201810420654 A CN 201810420654A CN 110444165 B CN110444165 B CN 110444165B
Authority
CN
China
Prior art keywords
transistor
node
coupled
pole
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810420654.8A
Other languages
English (en)
Other versions
CN110444165A (zh
Inventor
周兴雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201810420654.8A priority Critical patent/CN110444165B/zh
Publication of CN110444165A publication Critical patent/CN110444165A/zh
Application granted granted Critical
Publication of CN110444165B publication Critical patent/CN110444165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了像素补偿电路以及显示装置，其中像素补偿电路至少包括第一晶体管、第二晶体管、第三晶体管、第五晶体管、第六晶体管、第七晶体管、第九晶体管、第十晶体管发光二极管和电容器。本发明的像素补偿电路对电压源的电压因为走线的阻值而产生的压降进行补偿，使得OLED显示器件的驱动电流不受电压源的电压在显示面板产生的压降的影响，尽可能减小显示面板的不同位置处的驱动电流值与当前设定的驱动电流值的偏差，提高显示面板的亮度均匀性，提升用户的观看体验。

Description

像素补偿电路以及显示装置
技术领域
本发明涉及显示器控制电路领域，特别是一种补偿电压源的电压因走线的阻值在显示面板内产生的压降的像素补偿电路以及显示装置。
背景技术
近来，已经开发出与阴极射线管显示器相比具有较小重量和体积的各种平板显示器包括液晶显示器、场发射显示器、等离子体显示面板和有机发光显示器。
在平板显示器中，有机发光显示器使用通过电子和空穴的重组产生光的有机发光二极管(OLED)显示图像。有机发光显示器具有较快的响应速度并且以较低的功耗驱动。一个典型的有机发光显示器通过形成在像素中的晶体管向OLED提供根据数据信号的电流，从而OLED发射出光。
有机发光显示器根据驱动类型进行区分，可以分为无源驱动型(PMOLED)和有源驱动型(AMOLED)，其中无源驱动型不采用薄膜晶体管基板，有源驱动型则采用薄膜晶体管基板。
有源驱动的有机发光显示器的每个像素配备具有开关功能的低温多晶硅薄膜晶体管，而且每个像素配备一个电荷存储电容，外围驱动电路和显示组件集成在同一玻璃基板上。每个像素依据一数据信号产生一驱动电流，通过调整有机发光二极管的驱动电流来控制有机发光二极管的亮度。
现有的AMOLED显示组件的驱动电路中，由于AMOLED依赖电流驱动，所以提供电压源的电压会因为走线的阻值而在显示面板内产生压降，从而导致AMOLED的显示面板在上中下的电压不同。又因为有机发光二极管的亮度与其驱动电流量成正比，AMOLED的显示面板的电压不均匀，会导致显示面板的亮度不均匀。随着显示面板中走线随时间的老化，走线部分的阻值会进一步升高，显示面板中电压不均匀的情况会更为明显，从而导致显示面板的亮度不均匀程度进一步加深，也就减少了AMOLED显示面板的使用寿命，影响用户的观看体验。
在该背景技术部分公开的上述信息仅是为了增进对本发明背景技术的理解，因此它可能包含在这个国家对本领域的普通技术人员来说未知的、不构成现有技术的信息。
发明内容
针对现有技术中的缺陷，本发明的目的在于提供一种像素补偿电路以及显示装置，克服了现有技术的缺点，对电压源的电压因为走线的阻值而产生的压降进行补偿，提高亮度均匀性。
根据本发明的一个方面，提供一种像素补偿电路，包括：
一第一晶体管，所述第一晶体管的第一极耦接一数据信号，第二极耦接一第一节点，栅极耦接一第二扫描信号；
一第二晶体管，所述第二晶体管的第一极耦接所述第一节点，第二极耦接一第二节点，栅极耦接一第四节点；
一第一开关元件，所述第一开关元件的第一端耦接所述第二节点，第二端耦接所述第四节点，控制端耦接所述第二扫描信号；
一第二开关元件，所述第二开关元件的第一端耦接一初始化信号，第二端耦接所述第四节点，控制端耦接一第一扫描信号；
一第五晶体管，所述第五晶体管的第一极耦接所述第二节点，第二极耦接一第三节点，栅极耦接一使能信号；
一第六晶体管，所述第六晶体管的第一极耦接所述第一节点，第二极耦接一电压源正极，栅极耦接所述使能信号；
一第十晶体管，所述第十晶体管的第一极耦接所述电压源正极，第二极耦接一第五节点，栅极耦接所述使能信号；
一第九晶体管，所述第九晶体管的第一极耦接所述第五节点，第二极耦接一参考电压，栅极耦接一第二扫描信号；
一电容器，所述电容器的第一端耦接所述第五节点，第二端耦接所述第四节点；以及
一发光二极管，所述发光二极管的正极耦接所述第三节点，负极耦接一电压源负极。
优选地，所述第一晶体管、第二晶体管、第五晶体管、第六晶体管、第九晶体管和第十晶体管均为PMOS晶体管。
优选地，所述第一开关元件是一第三晶体管，所述第三晶体管的第一极耦接所述第二节点，所述第三晶体管的第二极耦接所述第四节点，所述第三晶体管的栅极均耦接所述第二扫描信号。
优选地，所述第三晶体管为PMOS管。
优选地，所述第一开关元件包括一第三晶体管和一第四晶体管，其中：
所述第三晶体管的第一极耦接所述第二节点，所述第三晶体管的第二极耦接所述第四晶体管的第一极，所述第四晶体管的第二极耦接所述第四节点，所述第三晶体管和第四晶体管的栅极均耦接所述第二扫描信号。
优选地，所述第三晶体管和第四晶体管均为PMOS管。
优选地，所述第二开关元件是一第七晶体管，所述第七晶体管的第一极耦接所述初始化信号，所述第七晶体管的第二极耦接所述第四节点，所述第七晶体管的栅极均耦接所述第一扫描信号。
优选地，所述第七晶体管为PMOS管。
优选地，所述第二开关元件包括一第七晶体管和一第八晶体管，其中：
所述第七晶体管的第一极耦接所述初始化信号，所述第七晶体管的第二极耦接所述第八晶体管的第一极，所述第八晶体管的第二极耦接所述第四节点，所述第七晶体管和第八晶体管的栅极均耦接所述第一扫描信号。
优选地，所述第七晶体管、第八晶体管均为PMOS管。
根据本发明的另一个方面，还提供一种显示装置，包括上述像素补偿电路。
根据本发明的另一个方面，还提供一种显示装置，包括：
多条数据线，用于传输用于显示图像信号的数据信号；
多条扫描线，用于传输扫描信号；以及
多级像素电路，分别形成在由数据线和扫描线限定的多个像素上；
每级像素电路包括：
一第一晶体管，所述第一晶体管用于响应于本级扫描信号对第一节点和数据信号之间的电流路径进行切换；
一第二晶体管，所述第二晶体管用于响应于第四节点的信号对第一节点和第二节点之间的电流路径进行切换；
一第一开关元件，所述第一开关元件用于响应于所述本级扫描信号对第二节点和第四节点之间的电流路径进行切换；
一第二开关元件，所述第二开关元件用于响应于所述上一级扫描信号对第四节点和初始化信号之间的电流路径进行切换；
一第五晶体管，所述第五晶体管用于响应于使能信号对第二节点和发光二极管之间的电流路径进行切换，所述发光二极管用于对应于所提供的电流进行发光；
一第六晶体管，所述第六晶体管用于响应于使能信号对第一节点和电压源正极之间的电流路径进行切换；
一第十晶体管，所述第十晶体管用于响应于使能信号对第五节点和电压源正极之间的电流路径进行切换；
一第九晶体管，所述第九晶体管用于响应于本级扫描信号对第五节点和参考电压之间的电流路径进行切换；以及
一电容器，所述电容器的第一端耦接所述第五节点，第二端耦接所述第四节点。
与现有技术相比，由于使用了以上技术，本发明中的像素补偿电路以及显示装置，使用了尽可能少的TFT器件组成电路对电压源的电压因为走线的阻值而产生的压降进行补偿，使得OLED显示器件的驱动电流不受电压源的电压在显示面板产生的压降的影响，尽可能减小显示面板的不同位置处的驱动电流值与当前设定的驱动电流值的偏差，提高显示面板的亮度均匀性，提升用户的观看体验。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的像素补偿电路的电路图；
图2为本发明的另一种像素补偿电路的电路图；
图3为本发明的像素补偿电路的驱动波形图；
图4为图3中A阶段的像素补偿电路的导通状态示意图；
图5为图3中B阶段的像素补偿电路的导通状态示意图；
图6为图3中C阶段的像素补偿电路的导通状态示意图；
图7为图3中D阶段的像素补偿电路的导通状态示意图；
图8为图3中E阶段的像素补偿电路的导通状态示意图；
图9为未采用本发明的像素补偿电路时在不同电压下电流变化的示意图；以及
图10为采用本发明的像素补偿电路后在不同电压下电流变化的示意图。
附图标记
M1 第一晶体管
M2 第二晶体管
M3 第三晶体管
M4 第四晶体管
M5 第五晶体管
M6 第六晶体管
M7 第七晶体管
M8 第八晶体管
M9 第九晶体管
M10 第十晶体管
C 电容器
XD 发光二极管
N1 第一节点
N2 第二节点
N3 第三节点
N4 第四节点
N5 第五节点
N6 第六节点
dl5 数据信号
ELVDD 电压源正极
ELVSS 电压源负极
Vin 初始化电压
ref 参考电压
En 使能信号
Sn-1 第一扫描信号
Sn 第二扫描信号
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
如本文所用，术语“包含”、“包括”、“具有”或它们的任何其他变体旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或装置不必仅限于那些特征，而是可包括未明确列出的或这些方法、制品或装置所固有的其他特征。此外，除非明确相反指出，否则“或”指包括性的或，而非排他性的或。例如，条件A或B由如下任一者满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A和B均为真(或存在)。
而且，“一种”的使用用于描述本文描述的元件和构件。这仅为了便利，并提供本发明的范围的一般含义。该描述应理解为包括一种或至少一种，且单数也包括复数，反之亦然，除非其明显具有相反含义。例如，当单个物品在本文描述时，超过一个物品可取代单个物品使用。类似地，当超过一个物品在本文描述时，单个物品可代替超过一个物品。
除非另外定义，本文所用的所有技术和科学术语与本发明所属领域中的普通技术人员所通常理解的具有相同的含义。材料、方法和实例仅为说明性的，且不旨在为限制性的。对于本文未描述的程度，有关具体材料和加工行为的许多细节为常规的，并可在无机层沉积领域和相应的制造领域内的教科书和其他来源中找到。
图1为本发明的像素补偿电路的电路图。如图1所示，本发明的像素补偿电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第五晶体管M6、第七晶体管M7、第九晶体管M9、第十晶体管M10、电容器C和二极管XD。
其中，各个晶体管的连接方式为：
第一晶体管M1的第一极耦接一数据信号dI5，第二极耦接一第一节点N1，栅极耦接一第二扫描信号Sn。
第二晶体管M2的第一极耦接第一节点N1，第二极耦接一第二节点N2，栅极耦接一第四节点N4。
第一开关元件的第一端耦接第二节点N2，第二端耦接第四节点N4，控制端耦接第二扫描信号Sn。本实施例中，第一开关元件是一第三晶体管M3，但不以此为限。第三晶体管M3的第一极耦接第二节点N2，第三晶体管M3的第二极耦接第四节点N4，第三晶体管M3的栅极均耦接第二扫描信号Sn。
第二开关元件的第一端耦接一初始化信号Vin，第二端耦接第四节点N4，控制端耦接第一扫描信号Sn-1。本实施例中，第二开关元件是一第七晶体管M7，第七晶体管M7的第一极耦接初始化信号Vin，第七晶体管M7的第二极耦接第四节点，第七晶体管M7栅极均耦接第一扫描信号Sn-1。
第五晶体管M5的第一极耦接第二节点N2，第二极耦接一第三节点N3，栅极耦接一使能信号En。
第六晶体管M6的第一极耦接第一节点N1，第二极耦接一电压源正极ELVDD，栅极耦接使能信号En。
第十晶体管M10的第一极耦接电压源正极ELVDD，第二极耦接一第五节点N5，栅极耦接使能信号En。
第九晶体管M9的第一极耦接第五节点N5，第二极耦接一参考电压ref，栅极耦接一第二扫描信号Sn。
电容器C的第一端耦接第五节点N5，第二端耦接第四节点N4。以及
发光二极管XD的正极耦接第三节点N3，负极耦接一电压源负极ELVSS。
其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6、第七晶体管M7、第九晶体管M9和第十晶体管M10均为PMOS晶体管。各个晶体管的第一极为源极，即s极；各个晶体管的第二极为漏极，即d极；栅极即g极。
其中各个晶体管的宽长比参数选择如下：
第二晶体管M2的宽长比为：长度3.5um，长度40um；除第二晶体管M2之外的其他晶体管，即第一晶体管M1、第三晶体管M3、第五晶体管M5、第六晶体管M6、第七晶体管M7、第九晶体管M9、第十晶体管M10的宽长比为：长度3.3um，宽度3.6um，但不以此为限。
在实际应用中，各个晶体管也可以选用其他类型的晶体管，各个晶体管的宽长比参数也不限于上面所列举的数值；另外，第一双栅晶体管和第二双栅晶体管也可以分别选择在同一衬底上制作的具有两个栅极的
结构，相应调整各个双栅晶体管的导通电压和饱和电压的参数即可；均能实现本发明的目的，即补偿电压源的电压因走线的阻值在显示面板内产生的压降，其均属于本发明的保护范围之内。
图2为本发明的另一种像素补偿电路的电路图。在另一个变形例中，本发明的像素补偿电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、电容器C和二极管XD。
其中，各个晶体管的连接方式为：
第一晶体管M1的第一极耦接一数据信号dI5，第二极耦接一第一节点N1，栅极耦接一第二扫描信号Sn。
第二晶体管M2的第一极耦接第一节点N1，第二极耦接一第二节点N2，栅极耦接一第四节点N4。
第一开关元件的第一端耦接第二节点N2，第二端耦接第四节点N4，控制端耦接第二扫描信号Sn。本实施例中，第一开关元件包括一第三晶体管M3和一第四晶体管M4，其中：第三晶体管M3的第一极耦接第二节点N2，第三晶体管M3的第二极耦接第四晶体管M4的第一极，第四晶体管M4的第二极耦接第四节点，第三晶体管M3和第四晶体管M4的栅极均耦接第二扫描信号Sn。
第二开关元件的第一端耦接一初始化信号Vin，第二端耦接第四节点N4，控制端耦接第一扫描信号Sn-1。本实施例中，第二开关元件包括一第七晶体管M7和一第八晶体管M8，其中：第七晶体管M7的第一极耦接初始化信号Vin，第七晶体管M7的第二极耦接第八晶体管M8的第一极，第八晶体管M8的第二极耦接第四节点，第七晶体管M7和第八晶体管M8的栅极均耦接第一扫描信号Sn-1。
第五晶体管M5的第一极耦接第二节点N2，第二极耦接一第三节点N3，栅极耦接一使能信号En。
第六晶体管M6的第一极耦接第一节点N1，第二极耦接一电压源正极ELVDD，栅极耦接使能信号En。
第十晶体管M10的第一极耦接电压源正极ELVDD，第二极耦接一第五节点N5，栅极耦接使能信号En。
第九晶体管M9的第一极耦接第五节点N5，第二极耦接一参考电压ref，栅极耦接一第二扫描信号Sn。
电容器C的第一端耦接第五节点N5，第二端耦接第四节点N4。以及
发光二极管XD的正极耦接第三节点N3，负极耦接一电压源负极ELVSS。
其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10均为PMOS晶体管。各个晶体管的第一极为源极，即s极，各个晶体管的第二极为漏极，即d极。其中各个晶体管的宽长比参数选择如下：
第二晶体管M2的宽长比为：长度3.5um，长度40um；除第二晶体管M2之外的其他晶体管，即第一晶体管M1、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10的宽长比为：长度3.3um，宽度3.6um，但不以此为限。
由于，第三晶体管M3和第四晶体管M4作为第一双栅晶体管，第七晶体管M7和第八晶体管M8作为第二双栅晶体管。双栅极晶体管与单栅极晶体管相比具有门限电压(Vth)较大，图2中像素补偿电路具有漏电流较低的特点。
本发明的技术方案中采用了数据信号dl5、使能信号En、第一扫描信号Sn-1和第二扫描信号Sn，其中使能信号En、第一扫描信号Sn-1和第二扫描信号Sn的波形图如图3所示。其他信号输入端的电压状态为：电压源正极ELVDD为正电压，电压源负极ELVSS为负电压，初始化电压Vin为负电压，参考电压ref为正电压。其中，电压源正极ELVDD是提供电流的电压源，在AMOLED发光时，产生持续稳定的电压，因此ELVDD会有持续的电流流过；电压源负极ELVSS是OLED显示组件的阴极电位。
图3为本发明的像素补偿电路的驱动波形图。图4为图3中A阶段的像素补偿电路的导通状态示意图。图5为图3中B阶段的像素补偿电路的导通状态示意图。图6为图3中C阶段的像素补偿电路的导通状态示意图。图7为图3中D阶段的像素补偿电路的导通状态示意图。图8为图3中E阶段的像素补偿电路的导通状态示意图。在此结合图4至图8，通过图3中波形图的A、B、C、D、E五个阶段来分别介绍图1中的像素补偿电路的导通状态。图4至图8中画叉号表示对应的晶体管当前不导通。(以下仅以如图1中所示的具有8个晶体管、1个电容器的像素补偿电路来具体介绍不同时态下每个晶体管的工作情况，但不以此为限。例如图2中的10个晶体管的像素补偿电路中晶体管的工作情况相同，此处不再赘述)
如图4所示，即对应图2中波形图处于A状态时，使能信号En为高电平，第一扫描信号Sn-1为低电平，第二扫描信号Sn为高电平。图中画叉号的晶体管当前不导通，即第一晶体管M1、第三晶体管M3、第第五晶体管M5、第六晶体管M6、第九晶体管M9和第十晶体管M10不导通。
此时，初始化电压Vin的电压写入第四节点N4。
如图5所示，即对应图2中波形图处于B状态时，使能信号En为高电平，第一扫描信号Sn-1为高电平，第二扫描信号Sn为高电平。图中画叉号的晶体管当前不导通，即除了第二晶体管M2导通，其他七个晶体管均不导通。
此时，第四节点N4保持初始化电压Vin的电压。
如图6所示，即对应图2中波形图处于C状态时，使能信号En为高电平，第一扫描信号Sn-1为高电平，第二扫描信号Sn为低电平。图中画叉号的晶体管当前不导通，即第五晶体管M5、第六晶体管M6、第七晶体管M7、第十晶体管M10不导通。
此时，数据信号电压通过第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4写入到第四节点N4，直到第二晶体管M2进入到截止区，第五节点N5保持参考电压ref。此时，第四节点N4和第五节点N5的电压满足如下公式：
Vn4＝Vdata+Vth
Vn5＝Vref
其中，Vn4为第四节点N4的电压，Vn5为第五节点N5的电压，Vdata为数据信号dl5的电压，Vth为第二晶体管M2的门限电压，Vref为参考电压ref。
如图7所示，即对应图2中波形图处于D状态时，使能信号En为高电平，第一扫描信号Sn-1为高电平，第二扫描信号Sn为高电平。图中画叉号的晶体管当前不导通，即从第一晶体管M1到第十晶体管M10的八个晶体管全都不导通。
此时，第四节点N4保持为Vdata+Vth，第五节点N5保持为Vref。
如图8所示，即对应图2中波形图处于E状态时，使能信号En为低电平，第一扫描信号Sn-1为高电平，第二扫描信号Sn为高电平。图中画叉号的晶体管当前不导通，即第一晶体管M1、第三晶体管M3、第七晶体管M7、第九晶体管M9均不导通。
此时，电压源正极ELVDD电压写入到第五节点N5，此时因为电容C的耦合作用，第四节点N4的电压也会变化。第四节点N4和第五节点N5的电压满足如下公式：
Vn5＝Velvdd＝Vs
Vn4＝Vdata+Vth+Velvdd-Vref＝Vg
其中，Vs为第二晶体管M2的源极电压，Vg为第二晶体管M2的栅极电压，Velvdd为电压源正极的电压。从第二晶体管M2到第五晶体管M5的电流Id，即流过发光二极管XD的电流值满足如下公式：
Id＝μCW/L(Vsg+Vth)^2
＝μCW/L(Vref-Vdata)^2
其中C为电容器电容量在直流电路中电容中上的电量，W为电功，Μ为电学上的磁导率。由上述电流公式可以看出，此电流值与ELVDD电压源无关。
图9为未采用本发明的像素补偿电路时在不同电压下电流变化的示意图。图10为采用本发明的像素补偿电路后在不同电压下电流变化的示意图。图9和10分别示出了在不采用本发明的像素补偿电路和采用了本发明的补偿电路时，电流的变化情况。
如图9所示，为未采用本发明的像素补偿电路时，在电压源正极ELVDD的电压分别为5.1V和4.6V时，上述电流Id的变化情况，可以看出，ELVDD的电压变化0.5V时，电流变化值达到70nA。如图10所示，为采用了本发明的像素补偿电路之后，在电压源正极ELVDD的电压分别为5.1V和4.6V时，上述电流Id的变化情况，可以看出，ELVDD的电压变化0.5V时，电流变化值仅有3nA。
结合图9和10可以看出，采用了本发明的像素补偿电路后，将电流变化值从70nA降低到3nA，对电流变化的情况有很大的改善。
在一个电压源正极ELVDD的电压变化的对比例中，如下表所示：
Figure BDA0001650589410000131
从上表可知，当ELVDD变化0.5V时，驱动第二晶体管M2的Vgs(第二晶体管M2的栅极至源极之间的电压)只变化了0.003V，而电流决定与Vgs，本专利很好的补偿了ELVDD电压。
本发明还提供了一种显示装置，包括上述的像素补偿电路。采用了上述像素补偿电路的显示装置，可以有效提高显示面板的亮度均匀性，其工作原理即如上述像素补偿电路的原理，在此不再赘述。
根据本发明的另一个方面，还提供一种显示装置，包括：
多条数据线，用于传输用于显示图像信号的数据信号；
多条扫描线，用于传输扫描信号；以及
多级像素电路，分别形成在由数据线和扫描线限定的多个像素上；
每级像素电路包括：
一第一晶体管，所述第一晶体管用于响应于本级扫描信号对第一节点和数据信号之间的电流路径进行切换；
一第二晶体管，所述第二晶体管用于响应于第四节点的信号对第一节点和第二节点之间的电流路径进行切换；
一第一开关元件，所述第一开关元件用于响应于所述本级扫描信号对第二节点和第四节点之间的电流路径进行切换；
一第二开关元件，所述第二开关元件用于响应于所述上一级扫描信号对第四节点和初始化信号之间的电流路径进行切换；
一第五晶体管，所述第五晶体管用于响应于使能信号对第二节点和发光二极管之间的电流路径进行切换，所述发光二极管用于对应于所提供的电流进行发光；
一第六晶体管，所述第六晶体管用于响应于使能信号对第一节点和电压源正极之间的电流路径进行切换；
一第十晶体管，所述第十晶体管用于响应于使能信号对第五节点和电压源正极之间的电流路径进行切换；
一第九晶体管，所述第九晶体管用于响应于本级扫描信号对第五节点和参考电压之间的电流路径进行切换；以及
一电容器，所述电容器的第一端耦接所述第五节点，第二端耦接所述第四节点。
同样地，该显示装置可以有效提高显示面板的亮度均匀性，其工作原理即如上述像素补偿电路的原理，在此不再赘述。
综上可知，本发明中的像素补偿电路以及显示装置，使用了尽可能少的TFT器件组成电路对电压源的电压因为走线的阻值而产生的压降进行补偿，使得OLED显示器件的驱动电流不受电压源的电压在显示面板产生的压降的影响，尽可能减小显示面板的不同位置处的驱动电流值与当前设定的驱动电流值的偏差，提高显示面板的亮度均匀性，提升用户的观看体验。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (4)

1.一种像素补偿电路，其特征在于，包括：
一第一晶体管，所述第一晶体管的第一极耦接一数据信号，第二极耦接一第一节点，栅极耦接一第二扫描信号；
一第二晶体管，所述第二晶体管的第一极耦接所述第一节点，第二极耦接一第二节点，栅极耦接一第四节点；
一第三晶体管，所述第三晶体管为PMOS管，所述第三晶体管的第一极耦接所述第二节点，所述第三晶体管的第二极耦接所述第四节点，所述第三晶体管的栅极均耦接所述第二扫描信号，所述第三晶体管用于响应于所述第二扫描信号对第二节点和第四节点之间的电流路径进行切换；
一第七晶体管，所述第七晶体管为PMOS管，所述第七晶体管的第一极耦接初始化信号，所述第七晶体管的第二极耦接所述第四节点，所述第七晶体管的栅极均耦接第一扫描信号，所述第七晶体管用于响应于上一级扫描信号对第四节点和第七节点之间的电流路径进行切换；
一第五晶体管，所述第五晶体管的第一极耦接所述第二节点，第二极耦接一第三节点，栅极耦接一使能信号；
一第六晶体管，所述第六晶体管的第一极耦接所述第一节点，第二极耦接一电压源正极，栅极耦接所述使能信号；
一第十晶体管，所述第十晶体管的第一极耦接所述电压源正极，第二极耦接一第五节点，栅极耦接所述使能信号；
一第九晶体管，所述第九晶体管的第一极耦接所述第五节点，第二极耦接一参考电压，栅极耦接一第二扫描信号；
一电容器，所述电容器的第一端耦接所述第五节点，第二端耦接所述第四节点；以及
一发光二极管，所述发光二极管的正极耦接所述第三节点，负极耦接一电压源负极。
2.根据权利要求1所述的像素补偿电路，其特征在于，所述第一晶体管、第二晶体管、第五晶体管、第六晶体管、第九晶体管和第十晶体管均为PMOS晶体管。
3.一种显示装置，其特征在于，包括权利要求1或2所述的像素补偿电路。
4.一种显示装置，其特征在于，包括：
多条数据线，用于传输用于显示图像信号的数据信号；
多条扫描线，用于传输扫描信号；以及
多级像素电路，分别形成在由数据线和扫描线限定的多个像素上；
每级像素电路包括：
一第一晶体管，所述第一晶体管用于响应于本级扫描信号对第一节点和数据信号之间的电流路径进行切换；
一第二晶体管，所述第二晶体管用于响应于第四节点的信号对第一节点和第二节点之间的电流路径进行切换；
一第三晶体管，所述第三晶体管为PMOS管，所述第三晶体管的第一极耦接所述第二节点，所述第三晶体管的第二极耦接所述第四节点，所述第三晶体管的栅极均耦接第二扫描信号，所述第三晶体管用于响应于所述本级扫描信号对第二节点和第四节点之间的电流路径进行切换；
一第七晶体管，所述第七晶体管为PMOS管，所述第七晶体管的第一极耦接初始化信号，所述第七晶体管的第二极耦接所述第四节点，所述第七晶体管的栅极均耦接第一扫描信号，所述第七晶体管用于响应于上一级扫描信号对第四节点和初始化信号之间的电流路径进行切换；
一第五晶体管，所述第五晶体管用于响应于使能信号对第二节点和发光二极管之间的电流路径进行切换，所述发光二极管用于对应于所提供的电流进行发光；
一第六晶体管，所述第六晶体管用于响应于使能信号对第一节点和电压源正极之间的电流路径进行切换；
一第十晶体管，所述第十晶体管用于响应于使能信号对第五节点和电压源正极之间的电流路径进行切换；
一第九晶体管，所述第九晶体管用于响应于本级扫描信号对第五节点和参考电压之间的电流路径进行切换；
一电容器，所述电容器的第一端耦接所述第五节点，第二端耦接所述第四节点。
CN201810420654.8A 2018-05-04 2018-05-04 像素补偿电路以及显示装置 Active CN110444165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810420654.8A CN110444165B (zh) 2018-05-04 2018-05-04 像素补偿电路以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810420654.8A CN110444165B (zh) 2018-05-04 2018-05-04 像素补偿电路以及显示装置

Publications (2)

Publication Number Publication Date
CN110444165A CN110444165A (zh) 2019-11-12
CN110444165B true CN110444165B (zh) 2021-03-12

Family

ID=68427176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810420654.8A Active CN110444165B (zh) 2018-05-04 2018-05-04 像素补偿电路以及显示装置

Country Status (1)

Country Link
CN (1) CN110444165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723903B (zh) * 2020-06-16 2021-04-01 友達光電股份有限公司 畫素驅動電路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651195A (zh) * 2011-09-14 2012-08-29 京东方科技集团股份有限公司 用于补偿发光不均匀的oled像素结构及驱动方法
CN103489397A (zh) * 2013-06-13 2014-01-01 友达光电股份有限公司 像素驱动器
CN104021757A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR101470968B1 (ko) * 2013-11-01 2014-12-09 호서대학교 산학협력단 Vdd 전원 라인 없이 문턱전압과 전압강하를 보상하는 유기발광 다이오드 화소 회로
CN104821152A (zh) * 2015-05-28 2015-08-05 深圳市华星光电技术有限公司 补偿amoled电压降的方法及系统
CN106409231A (zh) * 2016-10-31 2017-02-15 昆山国显光电有限公司 一种亮度补偿方法、装置及显示设备
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN107845364A (zh) * 2016-09-19 2018-03-27 上海和辉光电有限公司 像素补偿电路以及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276029B (en) * 2005-11-28 2007-03-11 Chi Mei El Corp Organic light-emitting display and voltage-driven organic light-emitting pixel
TWI428890B (zh) * 2010-10-08 2014-03-01 Au Optronics Corp 具電源電壓降補償功能之畫素電路與發光面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651195A (zh) * 2011-09-14 2012-08-29 京东方科技集团股份有限公司 用于补偿发光不均匀的oled像素结构及驱动方法
CN103489397A (zh) * 2013-06-13 2014-01-01 友达光电股份有限公司 像素驱动器
KR101470968B1 (ko) * 2013-11-01 2014-12-09 호서대학교 산학협력단 Vdd 전원 라인 없이 문턱전압과 전압강하를 보상하는 유기발광 다이오드 화소 회로
CN104021757A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN104821152A (zh) * 2015-05-28 2015-08-05 深圳市华星光电技术有限公司 补偿amoled电压降的方法及系统
CN107845364A (zh) * 2016-09-19 2018-03-27 上海和辉光电有限公司 像素补偿电路以及显示装置
CN106409231A (zh) * 2016-10-31 2017-02-15 昆山国显光电有限公司 一种亮度补偿方法、装置及显示设备
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置

Also Published As

Publication number Publication date
CN110444165A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
CN107591124B (zh) 像素补偿电路、有机发光显示面板及有机发光显示装置
CN108206008B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN106097964B (zh) 像素电路、显示面板、显示设备及驱动方法
CN107481675B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
US10181289B1 (en) AMOLED pixel driving circuit and pixel driving method
US7889160B2 (en) Organic light-emitting diode display device and driving method thereof
US9508287B2 (en) Pixel circuit and driving method thereof, display apparatus
CN103218970B (zh) Amoled像素单元及其驱动方法、显示装置
CN111883063B (zh) 像素电路、显示面板及显示装置
CN105590955A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN105161051A (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
JP2017500617A (ja) 有機発光ダイオードの駆動回路
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
CN105489168A (zh) 像素驱动电路、像素驱动方法和显示装置
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
CN106297663B (zh) 一种像素电路、其驱动方法及相关装置
CN105139805A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN108492780A (zh) 像素电路及其驱动方法、阵列基板、显示装置
CN105096837A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN106782321A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108986742A (zh) 像素结构、像素电路和显示面板
CN106057128B (zh) 一种电压编程型amoled像素电路及其驱动方法
CN104537984B (zh) 一种像素电路及其驱动方法
US10223971B2 (en) AMOLED pixel driving circuit and pixel driving method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 1568 Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201506

Applicant after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 1568 Jiugong Road, Jinshan District, Shanghai, 201506

Applicant before: EverDisplay Optronics (Shanghai) Ltd.

GR01 Patent grant
GR01 Patent grant