[go: up one dir, main page]

CN110349853B - 宽带隙半导体器件和用于形成宽带隙半导体器件的方法 - Google Patents

宽带隙半导体器件和用于形成宽带隙半导体器件的方法 Download PDF

Info

Publication number
CN110349853B
CN110349853B CN201910270446.9A CN201910270446A CN110349853B CN 110349853 B CN110349853 B CN 110349853B CN 201910270446 A CN201910270446 A CN 201910270446A CN 110349853 B CN110349853 B CN 110349853B
Authority
CN
China
Prior art keywords
reactive gas
insulating layer
annealing
gate insulating
gas species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910270446.9A
Other languages
English (en)
Other versions
CN110349853A (zh
Inventor
T.艾兴格
G.雷舍尔
M.施塔特米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202310953262.9A priority Critical patent/CN116864386A/zh
Publication of CN110349853A publication Critical patent/CN110349853A/zh
Application granted granted Critical
Publication of CN110349853B publication Critical patent/CN110349853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供了一种用于形成宽带隙半导体器件（500）的方法（100）。方法（100）包括：在宽带隙半导体衬底上形成栅极绝缘层（110），以及使用至少第一反应性气体种类和第二反应性气体种类来对栅极绝缘层进行退火（120），其中第一反应性气体种类与第二反应性气体种类不同。该方法可以包括在对栅极绝缘层进行退火之后在栅极绝缘层上形成栅电极（130）。

Description

宽带隙半导体器件和用于形成宽带隙半导体器件的方法
技术领域
示例涉及用于形成宽带隙半导体器件的方法，并且涉及宽带隙半导体器件。
背景技术
在宽带隙半导体器件中，例如SiC（SiC：碳化硅）MOSFET（金属氧化物半导体场效应晶体管），反型沟道迁移率可能是低的，并且阈值电压不稳定性或偏置温度不稳定性（BTI）可能相比于比如硅（Si）MOSFET那样的其他半导体器件是高的。
由于宽带隙半导体器件（例如，SiC MOSFET）的较高导通电阻和较低效率，低反型沟道迁移率可能限制器件的性能。高阈值电压不稳定性可能限制SiC MOSFET的可靠性。可能存在提供针对具有改进的导通电阻、效率和/或可靠性的宽带隙半导体器件的概念的需要。
发明内容
一些实施例涉及一种用于形成宽带隙半导体器件的方法。该方法可以包括：在宽带隙半导体衬底上形成栅极绝缘层，以及使用至少第一反应性气体种类（species）和至少第二反应性气体种类对栅极绝缘层进行退火。第一反应性气体种类可以与第二反应性气体种类不同。
一些实施例涉及一种用于形成宽带隙半导体器件的方法。该方法可以包括：在宽带隙半导体衬底上形成栅极绝缘层，在包括至少反应性气体种类的反应性气体氛围（atmosphere）中对栅极绝缘层进行退火，以及在反应性气体氛围中对栅极绝缘层进行退火之后在惰性气体氛围中对栅极绝缘层进行退火。
一些实施例涉及一种宽带隙半导体器件。宽带隙半导体器件可以包括宽带隙半导体衬底、晶体管的栅极绝缘层和晶体管的栅电极。栅极绝缘层可以位于宽带隙半导体衬底与栅电极之间，并且宽带隙半导体衬底内的晶体管的沟道区域的电荷载流子迁移率可以高于50cm2/Vs。当在150℃下施加标称栅极电压达1000h时，晶体管的阈值电压可以从标称阈值电压进行变化少于标称阈值电压的10％。
附图说明
将在下文中仅作为示例并参考附图来描述方法和/或器件的一些示例，在附图中：
图1示出了用于使用第一和第二反应性气体种类来形成宽带隙半导体器件的方法的实施例的流程图；
图2示出了用于使用反应性气体氛围和惰性气体氛围来形成宽带隙半导体器件的方法的实施例的流程图；
图3示出了用于在第一和第二退火过程中使用第一和第二反应性气体种类来形成宽带隙半导体器件的方法的实施例的流程图；
图4示出了用于使用同时包括第一和第二反应性气体种类的反应性气体氛围形成宽带隙半导体器件的方法的实施例的流程图；以及
图5示出了宽带隙半导体器件的实施例的示意图示。
具体实施方式
现在将参考其中图示了一些示例的附图来更全面地描述各种示例。在附图中，为了清楚起见，线的粗度、层和/或区域的厚度可能被夸大。
因此，虽然另外的示例能够具有各种修改和替换形式，但是在图中示出并且随后将详细描述其一些特定示例。然而，该详细描述不将另外的示例限制于所描述的特定形式。另外的示例可以覆盖落在本公开的范围内的所有修改、等同方案和替换方案。遍及附图的描述，相同或相似的数字指代相似或类似的元件，所述元件当彼此相比较时可以同样地或者以修改的形式来实施，同时提供相同或类似的功能。
将理解的是，当一个元件被称为被"连接"或"耦合"到另一个元件时，该元件可以被直接连接或耦合，或者经由一个或多个介于中间的元件来连接或耦合。如果两个元件A和B使用“或”来组合，则这将被理解为公开了所有可能的组合，即仅有A、仅有B以及A和B，如果没有以其他方式明确地（例如，通过术语“要么是......要么是......”）或隐含地限定的话。针对相同的组合的替换措辞是“A和B中的至少一个”或“A和/或B”。这适用于多于两个元件的组合。此外，如果通过使用诸如“高于”、“低于”、“长于、“短于”、“多于”、“少于”或类似术语之类的术语将值与不同值进行比较，则该比较始终包括比较的边界（在“至少”或“至多”的意义上）。
为了描述特定示例的目的而在本文中使用的术语不旨在对于另外的示例是限制性的。无论何时使用诸如“一”、“一个”和“该”之类的单数形式并且既没有明确地也没有暗含地将仅使用单个元件限定为是强制的，另外的示例也可以使用复数个元件来实施相同的功能。同样地，当随后将功能描述为使用多个元件来实施时，另外的示例可以使用单个元件或处理实体来实施相同的功能。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在被使用时指定所陈述的特征、整体、步骤、操作、过程、动作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、过程、动作、元件、部件和/或其任何组的存在或添加。
除非另外限定，否则所有术语（包括技术术语和科学术语）在本文中以它们在所述示例所属于的领域中的普通含义来使用。
比如SiC MOSFET那样的一些宽带隙半导体器件例如与比如Si MOSFET那样的小带隙半导体器件相比，可以具有低反型沟道迁移率和高阈值电压不稳定性。较低的反型沟道迁移率可能导致SiC MOSFET的较高导通电阻。较高的阈值电压不稳定性可能导致SiCMOSFET的较低可靠性。
由于宽带隙半导体器件的较大带隙可能导致半导体材料中的更多陷阱（trap）或者由于可能由碳种类的涉及以及使用一些退火过程的不充分的缺陷钝化而引起的在SiC衬底和氧化物层的界面处的更高的界面状态和边界陷阱密度，与Si MOSFET相比，可能出现更低的反型沟道迁移率和更高的SiC MOSFET偏置温度不稳定性。
其他方法可以展现出高反型沟道迁移率和高偏置温度不稳定性，或低反型沟道迁移率和低偏置温度不稳定性，或低反型沟道迁移率和高偏置温度不稳定性。
在宽带隙半导体器件是MOSFET、特别是SiC MOSFET的情况下，取决于宽带隙半导体器件的电压等级，SiC MOSFET的沟道电阻可以构成总RONxA的50％以上。在这里，RONxA是导通电阻和有源器件面积的乘积（典型地以单位[mΩmm2]给出）。有源器件面积是总器件面积中传导电流的一小部分（即，排除了栅极焊盘、栅极流道、JTE等）。当今实现的反型沟道迁移率可以比碳化硅的理论上的体迁移率（bulk mobility）低约一个数量级。如果VTH（VTH：阈值电压）漂移朝向正方向，则施加期间的高阈值电压漂移可能导致导通电阻或RONxA中的逐渐增加（例如，涉及更高的静态损耗），或者如果VTH漂移朝向负方向，则可能导致重新接通（re-turn on）（以及器件破坏）。
可以使用若干不同的后氧化技术，以用于例如SiC/SiO2（SiO 2：二氧化硅）界面。与Si MOSFET相反，碳相关缺陷种类的涉及可能需要可替换的钝化方案。在SiC/SiO 2系统中，可以通过在一氧化氮（NO）或一氧化二氮（N2O）中的直接氧化物生长来实现缺陷钝化。附加地或作为可替换方案，可以利用在至少550℃、或至少600℃、或至少750℃、或至少900℃、或至少1100℃的温度下的一氧化氮或氨气（NH3）后氧化退火（POA）进行的系统缺陷钝化。在下文中，术语“后氧化退火（POA）”指代半导体的氧化部分以及沉积的氧化物层两者的后退火。特别地，“后氧化退火（POA）”可以对应于氧化物层的后退火沉积（即，在氧化物层沉积之后进行退火）。标准形成气体退火或H2中的退火在SiC中可能不是非常有效，而它们在Si/SiO2系统中提供了非常有效的界面态钝化。所有这些后氧化技术可能示出了在SiC/SiO2界面处钝化所有类别的点缺陷的有限能力。尽管使用例如NO POA已经可以实现显着的迁移率和RONxA改进，但是与理论性能极限仍然存在很大差距，并且RONxA中有很大的改进空间。
提供具有更高或增加的反型沟道迁移率和更低的导通电阻并且具有更低的偏置温度不稳定性和更高可靠性的宽带隙半导体器件可以通过如结合上面或下面的示例所描述的技术措施来提供。
图1示出了根据实施例的用于形成宽带隙半导体器件的方法100的示意图示。方法100可以包括在宽带隙半导体衬底上形成栅极绝缘层110，以及使用至少第一反应性气体种类和第二反应性气体种类对栅极绝缘层进行退火120。用于对栅极绝缘层进行退火120的第一反应性气体种类可以与用于对栅极绝缘层进行退火120的第二反应性气体种类是不同的。
根据示例，方法100可以进一步包括在对栅极绝缘层进行退火120之后在栅极绝缘层上形成栅电极130。
根据所提出的方法100使用至少第一反应性气体种类和第二反应性气体种类对栅极绝缘层进行退火120可以减少栅极绝缘层与宽带隙半导体衬底之间的界面处的点缺陷。通过将至少两个不同的反应性气体种类用于对栅极绝缘层进行退火120，与仅将一种单一反应性气体种类用于对栅极绝缘层进行退火相比，可以减少更多数量的点缺陷，这是因为可以分别由不同的反应性气体种类来减少不同类别的点缺陷。因此，在界面处的减少数量的点缺陷可能导致宽带隙半导体器件的更高的反型沟道迁移率，并导致减少的导通电阻。通过使用至少第一反应性气体种类和第二反应性气体种类来对栅极绝缘层进行退火120，由于宽带隙半导体器件的减少的功率损耗，增加宽带隙半导体器件的效率可以是可能的。
同时地，为了增加宽带隙半导体器件的反型沟道迁移率，由于使用两个或更多个不同的反应性气体种类对栅极绝缘层进行退火120，与当仅将一个反应性气体种类用于对栅极绝缘层进行退火时的宽带隙半导体器件的阈值电压漂移或偏置温度不稳定性BTI相比，减少宽带隙半导体器件的阈值电压漂移和BTI可以是可能的。通过使用两个或更多个反应性气体种类对栅极绝缘层进行退火120，可以减少阈值电压漂移，并且由于较低的偏置温度不稳定性，可以增加宽带隙半导体器件的可靠性。
对栅极绝缘层进行退火120可以包括一个或多个退火过程。可以在退火过程期间在所限定的气体氛围中对栅极绝缘层120进行加热。在下文中，退火过程可以是后氧化退火。
对于退火过程而言，位于宽带隙半导体衬底上的栅极绝缘层可以放置在退火工具（例如，退火系统）的退火室中。在退火过程期间，退火室可以包括具有用于退火的反应性气体的气体氛围。
例如，可以通过同时使用至少两个不同的反应性气体种类来对栅极绝缘层进行退火120（例如，结合图4所示的）。为此，包含至少两个反应性气体种类的气体氛围可以处于退火室中，同时对位于宽带隙半导体衬底上的栅极绝缘层进行加热。
可替换地，可以通过在使用不同气体氛围的两个随后的退火过程中使用至少两个不同的反应性气体种类来对栅极绝缘层进行退火120。换句话说，可以利用第一退火步骤和第二退火步骤。例如，可以在第一时间间隔（对应于第一退火步骤）期间在包含第一反应性气体种类的第一气体氛围中对栅极绝缘层进行退火120，并且可以在第二时间间隔（对应于第二退火步骤）期间在包含第二反应性气体种类的第二气体氛围中对栅极绝缘层进行退火120。第一时间间隔和第二时间间隔可以不同或者可以具有相同的长度。第一时间间隔和第二时间间隔是连贯的时间间隔。可能的是，第一退火步骤中的退火温度（即，第一气体氛围的温度）与第二退火步骤中的退火温度不同，典型地高于第二退火步骤中的退火温度。在不同的示例中，第一退火步骤中的退火温度等于第二退火步骤中的退火温度。
例如，对栅极绝缘层的退火可以包括至少第一退火过程和第二退火过程（例如，结合图3所示的）。可以在第一退火过程之后执行第二退火过程。第一退火过程可以在包括按体积多于0.1％（或多于1％、多于5％、多于10％或多于20％）的第一反应性气体种类和/或按体积少于0.1％（或少于0.5％、少于1％或少于0.01％）的第二反应性气体种类的反应性气体氛围中执行。第二退火过程可以在包括按体积多于0.1％（或多于1％，多于5％，多于10％或多于20％）的第二反应性气体种类和/或按体积少于0.1％（或少于0.5％、少于1％或少于0.01％）的第一反应性气体种类的反应性气体氛围中执行。在一些实施例中，第一退火过程可以在包括多于5％或多于10％（在每种情况下按体积）的第一反应性气体种类和/或少于20％或少于10％（在每种情况下按体积）的第二反应性气体种类的反应性气体氛围中执行，并且对于第二退火过程而言反之亦然。
例如，在至少两个退火过程之间，包括第一反应性气体种类的反应性气体氛围可以由包括第二反应性气体种类的另一反应性气体氛围代替，或者通过修改反应性气体氛围（例如通过将附加的反应性气体种类添加到反应性气体氛围）来代替。例如，可以针对用于对栅极绝缘层进行退火120的每个反应性气体种类单独地提供随后的退火过程。
使用针对不同反应性气体种类的单独退火过程来对栅极绝缘层进行退火120可以导致退火过程的参数设置（比如退火时间或退火温度）的更高自由度。例如，可以根据对应退火过程中使用的反应性气体种类来优化参数。例如，为了实现针对宽带隙半导体器件的高反型沟道迁移率，用于使用第一反应性气体种类来对栅极绝缘层进行退火的过程参数可以与用于使用第二反应性气体种类来对栅极绝缘层进行退火的过程参数不同。然而，在一些示例中，可以有可能同时将两个或更多个反应性气体种类用于在共同的退火过程中或在反应性气体氛围中对栅极绝缘层进行退火。以此方式，可以有可能减少总体过程时间。
例如，如果第一反应性气体种类和第二反应性气体种类被用于对栅极绝缘层进行退火120，则可以有可能在第一退火过程中的预定义持续时间内仅提供第一和第二反应性气体种类中的一个，而可以在随后的第二退火过程中同时提供第一和第二反应性气体种类两者。以此方式，可以获得针对第一反应性气体种类和第二反应性气体种类的不同退火持续时间。
对于对栅极绝缘层进行退火而言，从处理的角度来看，可以调整POA时间、温度、气体组成和惰性气体中的稀释，以便实现关于RONxA和BTI的改进结果。在一个POA过程中或在POA过程的序列中的各种反应性气体的组合可以提供附加的手段（lever）来改进器件性能和可靠性。
例如，一氧化氮（NO）、一氧化二氮（N2O）、氢（H2）、氨气（NH3）、过氧化氢（H2O2）、硝酸（HNO3）、水蒸气（H2O）、氧气（O2，O3）和/或磷酰氯（POCl 3）可以用作反应性气体种类以用于对栅极绝缘层进行退火。之前在括号中给出的化学计量方程式将不被理解为将相应的气体种类限于所述化学计量组成。所有前述反应性气体种类可以用作第一反应性气体种类和/或第二反应性气体种类。例如，第一反应性气体种类可以是NO、N2O、H2或NH3中的一个，并且第二反应性气体种类可以是NO、N2O、H2或NH3中的另一个。
例如，第一反应性气体种类可以是NO，并且第二反应性气体种类可以是NH3。如果在分离的退火过程中提供两个反应性气体种类，则第一退火过程的反应性气体氛围可以包括NO，并且第二退火过程的反应性气体氛围可以包括NH3。至少在随后利用NO和NH3进行退火的情况下，与仅利用NO已被退火的栅极绝缘层相比，可以在该栅极绝缘层中（例如，在栅极绝缘层的材料中和/或在衬底的界面处）观察到增加数量的氢（H）和/或氮（N）。
例如，反应性气体种类在被用于对栅极绝缘层进行退火120时可以用惰性气体来稀释。例如，如果第一反应性气体种类是一氧化氮（NO），则在栅极绝缘层的退火期间可以用惰性气体来稀释第一反应性气体种类，并且第一反应性气体种类的体积百分比可以高于1％（或高于5％、高于10％或高于20％）和/或低于50％（或低于30％、低于20％或低于10％）。例如，可以用N2和/或氩气来稀释第一反应性气体种类。例如，第一反应性气体种类NO可以用在第一退火过程中，接着是利用第二反应性气体种类进行的第二退火过程。
可选地，在栅极绝缘层的退火期间，可以用惰性气体来稀释第二反应性气体种类。如果第二反应性气体种类是氨气（NH3），则第二反应性气体种类的体积百分比可以高于0.1％（或高于0.5％/高于1％或高于2％）和/或低于10％（或低于5％、低于2％或低于1％）。例如，第二反应性气体种类NH3可以被用在利用第一反应性气体种类的第一退火过程之后的第二退火过程中。例如，可以用与在包括第一反应性气体种类的气体氛围中使用的惰性气体相同的惰性气体来稀释NH3。例如，可以用N2或氩气来稀释第二反应性气体种类。可替换地，通常可以利用在用于对栅极绝缘层进行退火120的反应性气体氛围中的惰性气体来同时稀释NO和NH3。
可选地，方法100可以进一步包括在栅极绝缘层的退火120之后，在低于1200℃、或低于1050℃、或低于950℃的温度下，对惰性气体氛围中的栅极绝缘层进行加热。可以在形成栅电极130之前发生加热，以便降低栅极绝缘层内的氢浓度。例如，加热温度可以低于1200℃、或低于1100℃、或低于1000℃、或低于900℃、低于800℃、或低于700℃。例如，惰性气体氛围可以包括多于50％的N2和/或氩气。惰性气体氛围可以包括少于1％（或少于0.5％或少于0.1％）的氧。
可选地，栅极绝缘层的退火120的持续时间可以长于10分钟和/或短于600分钟。退火的持续时间可以是一定的时间跨度，在该时间跨度期间，在包含第一反应性气体种类和/或第二反应性气体种类（或者，在惰性气体、惰性气体种类的情况下）的反应性气体氛围中对栅极绝缘层进行加热。例如，栅极绝缘层的退火的持续时间可以长于20分钟、长于50分钟、长于100分钟或长于200分钟。例如，退火的持续时间可以短于520分钟、短于450分钟、短于350分钟或短于250分钟。
例如，如果使用两个或更多个退火过程或单独的退火过程，则第一和/或随后（例如，第二和/或另外）的退火过程的持续时间可以长于20分钟、长于50分钟、长于100分钟、或长于200分钟。例如，第一和/或随后的退火过程的持续时间可以短于520分钟、短于450分钟、短于350分钟或短于250分钟。例如，一个退火过程的持续时间可以与另一个退火过程的持续时间不同。
可选地，栅极绝缘层的退火的退火温度可以高于600℃和/或低于1200℃。遍及本申请，退火温度可以是栅极绝缘层的退火期间的栅极绝缘层和/或反应性气体氛围的平均温度。例如，退火温度可以是一个退火过程或多个退火过程的温度。例如，不同退火过程的退火温度可以取决于退火过程或退火过程中使用的反应性气体种类而不同。例如，退火温度可以高于650℃、高于700℃、高于800℃、或高于900℃。例如，退火温度可以低于1100℃、低于1050℃、低于900℃、或低于950℃。
可选地，所提出的方法可以包括在栅极绝缘层的退火之前在高于950℃的温度下在惰性气体氛围中对栅极绝缘层进行加热，以使栅极绝缘层致密化。换句话说，可以在形成栅极绝缘层110之后并且在对栅极绝缘层进行退火120之前执行对栅极绝缘层进行加热。例如，可以在对栅极绝缘层进行退火之前对宽带隙半导体器件的栅极绝缘层进行加热。这可以增加栅极绝缘层的密度和/或栅极绝缘层的电场强度（例如，击破（breakthrough）电场）。例如，惰性气体氛围可以包括N2和/或氩气。例如，为了从加热过渡到对栅极绝缘层进行退火120，可以将至少一个反应性气体种类添加到惰性气体氛围，以提供具有一定浓度（例如高于1％）的至少一个反应性气体种类的反应性气体氛围。
例如，第三反应性气体种类可以用于对栅极绝缘层进行退火120。在第一退火过程中，反应性气体氛围可以包括少于0.1％、少于0.05％或少于0.01％的第三反应性气体种类。例如，第三退火过程可以在包括多于0.1％、多于1％、多于5％或多于20％的第三反应性气体种类同时包括少于0.1％、少于0.05％或少于0.01％的第一和第二反应性气体种类的反应性气体氛围中执行。例如，有可能同时提供三个或更多个不同的反应性气体种类，例如，反应性气体氛围可以附加地包括分别彼此不同的第三或更多个反应性气体种类。反应性气体氛围可以例如包括多于0.1％、多于1％、多于5％或多于10％的第一和/或第二反应性气体种类。例如，某些类别的不同反应性气体种类可能需要相同或相似的过程参数，以便实现宽带隙半导体器件的高反型沟道迁移率和/或低BTI。在反应性气体氛围中同时提供不同的反应性气体种类以减少对栅极绝缘层进行退火所需的时间可能是有效的。例如，可以在第一退火过程中同时提供两个不同的反应性气体种类，而可以在第二退火过程中单独地提供第三反应性气体种类。例如，多个不同的反应性气体种类可以用在随后的不同反应性气体氛围中，并且第一反应性气体氛围中的至少一个反应性气体种类可能不在至少一个其他反应性气体氛围中提供。
例如，栅极绝缘层可以是氧化物层或氮化物层。例如，栅极绝缘层可以是二氧化硅（SiO2）层。例如，可以通过宽带隙半导体衬底的表面的热氧化或通过化学气相沉积（CVP）来形成110绝缘层。
例如，可以通过使导电层（例如，多晶硅层、铜层或铝层）沉积来形成130栅电极。在导电层的沉积之后，可以构造导电层以获得一个或多个晶体管或晶体管单元的一个或多个栅电极。附加地或作为可替换方案，栅电极可以是栅极沟槽的栅极沟槽电极，其从宽带隙半导体衬底的表面延伸到所述衬底中。在这种情况下，可以在宽带隙半导体衬底中形成沟槽，例如通过蚀刻来形成沟槽。为了形成栅极沟槽，可以在沟槽的侧壁上沉积栅极绝缘层，在此之后将导电层填充到沟槽中以用于形成130栅电极。此外，栅极绝缘层可以在沟槽的底部处沉积。例如，栅极绝缘层可以覆盖整个沟槽表面。
通常，栅极绝缘层可以定位于栅电极与宽带隙半导体衬底之间。换句话说，栅极绝缘层可以将栅电极与半导体衬底分离，例如电学分离。
形成的栅电极可以是宽带隙半导体器件的晶体管的栅电极，该栅电极通过栅极绝缘层与宽带隙半导体衬底绝缘。例如，栅极电压可以可施加于宽带隙半导体器件的晶体管的栅电极。
在形成栅电极之后，可以执行进一步的制造过程。例如，可以形成一个或多个布线层和/或金属喷镀层，并且形成在同一宽带隙半导体晶片上的宽带隙半导体器件可以（例如，通过切割）彼此分离。
例如，所提出的方法100可以用于形成宽带隙半导体器件，该宽带隙半导体器件包括至少晶体管或晶体管布置。晶体管可以是场效应晶体管（例如，MOSFET或绝缘栅双极型晶体管IGBT）。可以由栅极绝缘层和栅电极来形成晶体管的栅极。栅极可以是栅极沟槽。例如，宽带隙半导体衬底可以包括晶体管布置的一个或多个源极区域、一个或多个本体区域以及漂移区域。源极区域和漂移区域可以均具有第一导电类型。本体区域可以具有与第一导电类型相反的第二导电类型。进一步可能的是，宽带隙半导体衬底包括二极管区域和/或电流传播区域，该二极管区域可以具有与本体区域相同的导电类型，该电流传播区域可以具有与漂移区域和/或源极区域相同的导电类型。栅极绝缘层可以直接邻接宽带隙半导体衬底。特别可能的是，栅极绝缘层直接邻接具有不同导电类型的半导体衬底的区域，例如（如果适用的话）源极区域、漂移区域、本体区域、电流传播和/或二极管区域。
晶体管布置可以是在半导体衬底的前侧表面与半导体衬底的后侧表面之间传导电流的垂直晶体管结构。例如，半导体器件的晶体管布置可以包括连接到源极布线结构的多个源极掺杂区域、连接到栅极布线结构多个栅电极或栅电极栅格以及后侧漏极金属喷镀。
宽带隙半导体衬底可以是以下各项之一：宽带隙半导体基部衬底；具有在宽带隙半导体基部衬底上生长的宽带隙半导体外延层的宽带隙半导体基部衬底；或者宽带隙半导体外延层。
例如，宽带隙半导体衬底可以具有大于硅的带隙（1.1eV）的带隙。例如，半宽带隙导体衬底可以是碳化硅半导体衬底、或砷化镓（GaAs）半导体衬底或氮化镓（GaN）半导体衬底。例如，宽带隙半导体衬底是碳化硅衬底。宽带隙半导体衬底可以是半导体晶片或半导体管芯。
要形成的宽带隙半导体器件可以是功率半导体器件。功率半导体器件或功率半导体器件的电学结构（例如，半导体器件的晶体管布置）可以具有例如大于100伏的击穿电压或阻塞电压（例如，200V、300V、400V或500V的击穿电压）或大于500V的击穿电压或阻塞电压（例如，600V、700V、800V或1000V的击穿电压）或大于1000V的击穿电压或阻塞电压（例如，1200V、1500V、1700V、2000V、3300V或6500V的击穿电压）。
图2示出了根据实施例的用于形成宽带隙半导体器件的方法200的示意图示。方法200包括在宽带隙半导体衬底上形成栅极绝缘层210，在包括至少反应性气体种类的反应性气体氛围中对栅极绝缘层进行退火220。方法200进一步包括：在反应性气体氛围中对栅极绝缘层进行退火220之后，在惰性气体氛围中对栅极绝缘层进行退火230。
方法200可以例如进一步包括：在惰性气体氛围中对栅极绝缘层进行退火230之后，在栅极绝缘层上形成栅电极240。
例如，在反应性气体氛围中对栅极绝缘层进行退火220可以包括：在反应性气体氛围中使用单一反应性气体种类，或者在反应性气体氛围中同时地或者在多个随后退火过程中的相应反应性气体氛围中使用多个反应性气体种类。
例如，在反应性气体氛围中对栅极绝缘层进行退火220之后在惰性气体氛围中对栅极绝缘层进行退火230可以降低栅极绝缘层内的氢浓度，并导致增加的反型沟道迁移率和/或减少的BTI。将方法200用于形成宽带隙半导体器件（例如SiC MOSFET）可以使得能够形成、提供或制造改进的宽带隙半导体器件。
例如，反应性气体种类可以包括一氧化氮（NO）和氨气（NH3）中的至少一个，并且反应性气体种类的体积百分比可以高于0.1％。例如，反应性气体种类的体积百分比可以高于0.1％、高于1％、高于5％或高于10％。例如，反应性气体氛围可以包括具有高于1％且低于50％的体积百分比的NO。可替换地或附加地，反应性气体氛围可以包括具有高于0.1％且低于10％的体积百分比的NH3。例如，可以用氮气（N2）或氩气来稀释反应性气体种类。在这两个情况下，气体氛围的至少90％剩余百分比或甚至气体氛围的整个剩余百分比可以由惰性气体组成。例如，反应性气体氛围可以分别包括至少0.1％或至少5％或至少10％的反应性气体种类（按体积）和至少99％或至少94％或至少89％的惰性气体种类（按体积）。
在一些实施例中，反应性气体氛围可以包括具有高于5％或高于8％（例如10％）的体积百分比的一氧化氮（NO）。进一步地，反应性气体氛围可以包括具有高于94％或高于91％（例如90％）的体积百分比的氮气（N2）。惰性气体氛围可以包括具有至少90％或至少95％的体积百分比的氮气（N2）。
例如，惰性气体氛围可以一定浓度的氧气（O），其具有低于0.5％的体积百分比。例如，惰性气体氛围中O的体积百分比可以低于0.1％、低于1％、低于3％或低于5％。例如，惰性气体氛围可以包括多于90％（或多于95％、多于99％或多于99.5％）的体积百分比的一种或多种惰性气体（例如N2和/或氩气）。
在一些实施例中，反应性气体氛围中的退火可以执行达至少240分钟、或至少260分钟并且至多350分钟、或至多310分钟、或至多280分钟，例如达270分钟。单独地或组合地，惰性气体氛围中的退火可以执行达至少20分钟、或至少25分钟并且达至多50分钟、或至多40分钟，例如达30分钟。惰性气体氛围中的退火可以短于反应性气体氛围中的退火。例如，在惰性气体氛围中的退火的持续时间可以是反应性气体氛围中的退火的持续时间的至多30％、或至多20％、或至多15％。惰性气体氛围中的退火和/或反应性气体氛围中的退火可以在至少900℃并且至多1200℃（例如至少1050℃）以及至多1180℃（例如，1100℃或1130℃）的温度下执行。
结合上文或下文描述的实施例提及更多的细节和方面。图2中所示的实施例可以包括一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如，图1和3-5）描述的一个或多个实施例而提及的一个或多个方面。
图3示出了根据一个实施例的用于在第一和第二退火过程中使用第一和第二反应性气体种类来形成宽带隙半导体器件的方法300的示意图示。方法300包括形成栅极绝缘层310，执行第一退火过程320，以及执行第二退火过程330。例如，方法300可以包括形成栅电极340。
图3中所示的方法300是具有分离的退火过程的示例。例如，为了执行第一退火过程320，可以使用包括第一反应性气体种类的第一反应性气体氛围。为了执行第二退火过程330，可以使用包括与第一反应性气体种类不同的第二反应性气体种类的第二反应性气体氛围。例如，第一退火过程的退火温度可以高于第二退火过程的退火温度。然而，在另一个示例中，第一退火过程的退火温度可以低于第二退火过程的退火温度。
在根据方法300的示例性实施例中，通过例如使用化学气相沉积（CVD）形成栅极绝缘层310并执行退火过程320、330来形成SiC MOSFET。例如，执行标准NO过程作为第一退火过程，并且在SiC MOSFET的体栅极氧化物的CVD沉积之后执行NH3过程作为第二退火过程。组合POA过程的顺序可以是NO，接着是NH3。
可以使用在N2中有1％至50％之间（典型地为10％）的NO的稀释物（dilutions）来在1000℃至1200℃之间的温度下执行NO POA达至少10分钟，直到至多600分钟。可以使用在N2中有0.1％至10％之间（典型地为3.6％）的NH3的稀释物在900℃至1200℃之间的温度下执行NH3 POA达至少10分钟并且直到至多600分钟。典型地，在至少1050℃并且至多1180℃（例如，1100℃或1130℃）的温度下执行NH3 POA例如达至少50分钟并且至多70分钟（例如60分钟）或达至少15分钟并且至多25分钟 （例如20分钟）。
例如，将NO和NH3两者用于对栅极绝缘层进行退火可以导致比仅使用NO和NH3中的一个更大的反型沟道迁移率。例如，与仅使用NO相比，当使用NO和NH3两者时，反型沟道迁移率可以高达40％以上。关于BTI，当使用具有NO和NH3两者的组合POA时，与仅将NH3用于对栅极绝缘层进行退火相比，可以减小要形成的宽带隙半导体器件的BTI。
结合上文或下文描述的实施例提及更多的细节和方面。图3中所示的实施例可以包括一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如，图1-2和4-5）描述的一个或多个实施例而提及的一个或多个方面。
图4示出了用于使用同时包括第一和第二反应性气体种类的反应性气体氛围形成宽带隙半导体器件的方法400的实施例的示意图。方法400包括形成栅极绝缘410层，以及在同时包括两个反应性气体种类的反应性气体氛围中对栅极绝缘层进行退火420。方法400可以例如进一步包括形成栅电极430。
根据方法400，可以在单个退火过程中执行对栅极绝缘层进行退火。例如，可以在惰性气体中稀释第一和第二反应性气体种类来提供反应性气体氛围，其中反应性气体氛围中的第一和第二反应性气体种类的浓度可以例如高于0.1％或高于1％。例如，在反应性气体氛围内，第一反应性气体种类的浓度可以与的第二反应性气体种类的浓度不同。可选地，在同时包括两个反应性气体种类的反应性气体氛围中对栅极绝缘层进行退火420可以进一步包括反应性气体氛围中的附加反应性气体种类，例如同时包括第三和/或第四反应性气体种类。
结合上文或下文描述的实施例提及更多的细节和方面。图4中所示的实施例可以包括一个或多个可选的附加特征，其对应于结合提出的概念或上文或下文（例如，图1-3和5）描述的一个或多个实施例而提及的一个或多个方面。
图5示出了根据一个实施例的宽带隙半导体器件500的示意图示。宽带隙半导体器件500可以包括宽带隙半导体衬底510、晶体管、晶体管的栅极绝缘层520和晶体管的栅电极530。可以根据图1至4中所示的示例性实施例来形成宽带隙半导体器件500，例如包括：在包括至少一个反应性气体种类的反应性气体氛围中对栅极绝缘层520进行退火。宽带隙半导体器件500可以提供高反型沟道迁移率和低BTI。
宽带隙半导体器件500的栅极绝缘层可以位于宽带隙半导体衬底与栅电极之间。栅极绝缘层和栅电极可以是宽带隙半导体器件500的晶体管的部分。例如，宽带隙半导体器件500是或者包括至少一个晶体管，例如MOSFET。在一个实施例中，宽带隙半导体器件500可以是垂直沟槽栅极MOSFET，例如，如结合图1至4中的方法的实施例所描述的那样。
根据示例，宽带隙半导体衬底内的晶体管的沟道区域的电荷载流子迁移率高于50cm2/Vs。例如，晶体管的沟道区域的电荷载流子迁移率高于70cm2/Vs或高于90cm2/Vs。高电荷载流子迁移率可以是在制造宽带隙半导体器件500期间在反应性气体氛围中对栅极绝缘层520进行退火的结果。
根据示例，当在150℃下施加标称栅极电压达1000h时，晶体管的阈值电压从标称阈值电压进行的变化可以少于标称阈值电压的10％。例如，当在150°C（或150°C，其中公差为+/-10°C或+/-30°C）下施加标称栅极电压达1000h和/或达多于1000h（例如达多于1500h或多于2000h）时，标称阈值电压进行变化少于标称阈值电压的8％、少于标称阈值电压的8％或少于标称阈值电压的8％。标称栅极电压的低变化可以是由于在根据所提出的方法100或200制造宽带隙半导体器件500期间在反应性气体氛围中对栅极绝缘层520进行退火而实现的低BTI的结果。
根据示例，宽带隙半导体器件500的栅极绝缘层520的折射率大于1.457且低于1.468。折射率可以是在至少631nm或至多633nm的波长下（例如，在632nm下（特别是在632.816nm下的氦-氖波长））测量的折射率。栅极绝缘层520的比折射率可以是在制造宽带隙半导体器件500期间使用两个不同的反应性气体种类在反应性气体氛围中对栅极绝缘层520进行退火的结果。例如，折射率可以大于1.459或大于1.461，和/或低于1.466或低于1.464。例如，折射率可以大于1.457和/或低于1.460，或大于1.465和/或低于1.468。
栅极绝缘层520可以是氧化物层。例如，氧化物层可以是SiO2层，并且栅电极530可以是宽带隙半导体器件500的晶体管的栅电极，其中宽带隙半导体器件500的宽带隙半导体衬底510可以是例如SiC衬底。
结合上文或下文描述的实施例提及更多的细节和方面。图5中所示的实施例可以包括一个或多个可选的附加特征，其对应于结合提出的概念或上文（例如，图1-4）或下文描述的一个或多个实施例而提及的一个或多个方面。
一些示例涉及在后氧化退火中使用各种反应性气体的组合的SiC MOSFET的性能和阈值电压稳定性改进。根据一些实例，提出了在热栅极氧化物生长或栅极氧化物沉积之后的POA退火，其涉及NO、N2O、H2或NH3中的至少两种的组合作为在惰性气体（诸如N2或氩气）中稀释的反应性气体。针对在10分钟至600分钟（典型地60至300分钟）的范围内的平稳状态时间，POA平稳状态（plateau）温度可以在900℃至1200℃（典型地1100-1150℃）之间的范围内。惰性气体中的反应性气体的稀释可以在1-50％（典型地3-15％）的范围内。
可以在宽带隙半导体衬底上形成栅极绝缘层之后实施利用至少两个不同反应性气体种类的退火过程，并且该退火过程可以用于对栅极绝缘层进行退火。在形成栅极绝缘层之后执行的退火过程可以被称为后氧化退火（POA）。换句话说，一些示例涉及包括至少两个不同反应性气体种类的组合POA过程。相对于另一个POA过程，组合POA过程可以使宽带隙半导体器件（例如SiC MOSFET）的反型沟道迁移率增加多达40％。因此，相对于标准POA，使用组合POA过程可以使SiC MOSFET的RON（RON：导通电阻）减小多达20％。同时，与仅使用一个单一反应性气体种类的POA过程相比，可以限制BTI漂移。
可以一次仅使用在惰性气体中稀释的一个反应性气体种类在两个或更多个步骤中执行所提出的POA，或者使用在惰性气体中同时稀释的至少两种反应性气体的混合物在一个单个步骤中执行所提出的POA。
作为进一步的实施例，提出了额外的氧化物致密化步骤，可以在上述实际POA之前或之后，在高于950℃（典型地1050℃或1100℃）的温度下在惰性气体中执行该额外的氧化物致密化步骤。该惰性致密化可以作为单独的冶炼进程（furnace run）而执行，或者可以被包括在利用反应性气体的实际POA之前或之后的相同冶炼进程中。
一个器件（例如，宽带隙半导体器件500）的较低RONxA可能会影响需要在专用于某种电流能力的系统中使用的芯片的数量。较低的RONxA减少了静态损耗和冷却效果。形成和使用宽带隙半导体器件500可以增加系统的效率并降低成本。
根据至少一个实施例，不仅使用一种反应性气体而且使用各种反应性气体的组合，这可以改进沟道迁移率并减少SiC MOSFET中的BTI。为何不同反应性气体的组合可以导致沟道迁移率和RONxA的改进的一个想法是：不同的反应性种类可以钝化不同性质（例如，不同能量）的SiC/SiO2界面缺陷。例如，尽管NO POA不仅可以钝化缺陷而且还导致了SiC/SiO2界面的某种热氧化，但是NH3是非氧化的，并且因此具有钝化不与NO发生反应的其他缺陷类型的能力。
RONxA中的任何减少都可能直接影响有源面积并直接影响处理成本。BTI中的任何减少都可能直接影响器件的VGSTH_max（VGSTH_max：最大栅极衬底阈值电压）和RON_max（最大导通电阻）额定值，并从而直接影响产量和成本。
例如，可以使用用于形成宽带隙半导体器件的所提出的方法，而不是使用不依赖于POA但却可能在栅极氧化物热生长或沉积之前与各种清洁序列或钡/锶沉积和/或氮化硅沉积一起工作的完全不同的界面钝化方案（因为它们可能不会导致比使用所提出的POA更好的结果）。
例如，根据方法100形成的宽带隙半导体器件可以是SiC MOSFET。SiC MOSFET的宽带隙半导体衬底可以是碳化硅（SiC）衬底，并且所形成的SiC MOSFET的栅极绝缘层可以是二氧化硅（SiO2）层。使用至少第一反应性气体种类和第二反应性气体种类来对SiO2层进行退火可以是在形成SiC MOSFET的栅电极130之前实施的POA过程。根据实施例使用两个不同的反应性气体种类可以导致关于效率和可靠性能够形成改进的SiC MOSFET的可能性。
所提出的概念使用POA的组合，该POA的组合使用不同反应性气体种类。例如将NO和NH3 POA进行组合的所提出的过程序列可以在增强的迁移率与受限的BTI之间产生良好的折衷。对于一些被拆分的晶片而言，相对于已经优化的NO过程，组合POA可以将SiCMOSFET的反型沟道迁移率提高多达30-50％并将RONxA减少多达10-30％。同时，与仅NH3相比，仍可以限制BTI。
与先前详述的示例和附图中的一个或多个一起提到和描述的各方面和特征也可以与一个或多个其他示例组合，以便替代其他示例的相似特征或者以便附加地特征引入到其他示例。
说明书和附图仅仅图示本公开的原理。此外，在本文中记载的所有示例主要旨在明确地仅用于说明性目的，以帮助读者理解本公开的原理和（一个或多个）发明人为增进现有技术所贡献的概念。本文中记载本公开的原理、方面和示例的所有陈述以及其具体示例旨在包括其等同方式。
要理解的是，在本说明书或权利要求中公开的多个动作、过程、操作、步骤或功能的公开内容可以不被解释为在具体的顺序内，除非例如由于技术原因而另外明确地或暗含地声明。因此，多个动作或功能的公开内容将不会把这些限于特定顺序，除非这样的动作或功能由于技术原因而是不可互换的。此外，在一些示例中，单个动作、功能、过程、操作、或步骤分别可以包括或者可以分解成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则这样的子动作可被包括并且可以是此单个动作的公开内容的部分。
此外，所附权利要求由此被并入到详细描述中，其中每个权利要求可以独立作为单独的示例。虽然每个权利要求可以独立作为单独的示例，但是要指出的是——尽管从属权利要求在权利要求书中可以是指与一个或多个其他权利要求的具体组合——其他示例也可以包括该从属权利要求与每个其他从属或独立权利要求的主题的组合。这些组合在本文中明确提出，除非指出具体组合是不期望的。此外，旨在还使一个权利要求的特征包括到任何其他独立权利要求，即使该权利要求不直接从属于该独立权利要求。

Claims (19)

1.一种用于形成宽带隙半导体器件(500)的方法(100)，所述方法(100)包括：
在宽带隙半导体衬底上形成栅极绝缘层(110)；以及
使用至少第一反应性气体种类和至少第二反应性气体种类来对所述栅极绝缘层进行退火，其中所述第一反应性气体种类与所述第二反应性气体种类不同，
其中所述栅极绝缘层的退火包括至少第一退火过程和至少第二退火过程，其中所述第二退火过程在所述第一退火过程之后执行，
其中所述第一退火过程在包括至少0.1vol％的所述第一反应性气体种类和至多0.1vol％的所述第二反应性气体种类的反应性气体氛围中执行，其中所述第二退火过程在包括至少0.1vol％的所述第二反应性气体种类和至多0.1vol％的所述第一反应性气体种类的反应性气体氛围中执行。
2.根据权利要求1所述的方法(100)，
其中所述栅极绝缘层的退火在同时包括至少0.1vol％的所述第一反应性气体种类和至少0.1vol％的所述第二反应性气体种类的反应性气体氛围中执行。
3.根据前述权利要求中任一项所述的方法(100)，
其中所述第一反应性气体种类是一氧化氮、一氧化二氮、氢气、氨气、过氧化氢、硝酸、水蒸气、磷酰氯、氧气中的一个，并且所述第二反应性气体种类是一氧化氮、一氧化二氮、氢气、氨气、过氧化氢、硝酸、水蒸气、磷酰氯、氧气中的另一个。
4.根据权利要求1-2中任一项所述的方法(100)，
其中在所述栅极绝缘层的退火期间用惰性气体来稀释所述第一反应性气体种类，使得所述第一反应性气体种类的体积百分比为至少1vol％并且至多50vol％，其中所述第一反应性气体种类是一氧化氮。
5.根据权利要求1-2中任一项所述的方法(100)，
其中在所述栅极绝缘层的退火期间用惰性气体来稀释所述第二反应性气体种类，使得所述第二反应性气体种类的体积百分比为至少0.1vol％并且至多10vol％，其中所述第二反应性气体种类是氨气。
6.根据权利要求1-2中任一项所述的方法(100)，进一步包括：
在所述栅极绝缘层的退火之后，在低于1200℃的温度下在惰性气体氛围中对所述栅极绝缘层进行加热，以降低所述栅极绝缘层内的氢浓度。
7.一种用于形成宽带隙半导体器件(500)的方法(200)，所述方法(200)包括：
在宽带隙半导体衬底上形成栅极绝缘层(210)；
使用至少第一反应性气体种类和至少第二反应性气体种类来对所述栅极绝缘层进行退火，其中所述第一反应性气体种类与所述第二反应性气体种类不同，
其中所述栅极绝缘层的退火包括至少第一退火过程和至少第二退火过程，其中所述第二退火过程在所述第一退火过程之后执行；
以及
在反应性气体氛围中对所述栅极绝缘层进行退火之后，在惰性气体氛围中对所述栅极绝缘层进行退火，
其中所述第一反应性气体种类和第二反应性气体种类包括一氧化氮和氨气中的至少一个，其中所述反应性气体种类的体积百分比为至少0.1vol％。
8.根据权利要求7所述的方法(200)，
其中所述反应性气体种类包括至少5vol％的一氧化氮，并且所述惰性气体种类包括至少90％的氮气，并且其中所述惰性气体种类中的退火的持续时间短于所述反应性气体种类中的退火的持续时间。
9.根据权利要求7所述的方法(200)，
其中所述惰性气体氛围具有至多为0.5vol％的氧浓度。
10.根据权利要求7所述的方法(200)，
其中所述栅极绝缘层的退火的持续时间为至少10分钟并且至多600分钟。
11.根据权利要求7所述的方法(200)，
其中所述栅极绝缘层的退火的退火温度为至少600℃并且至多1200℃。
12.根据权利要求7所述的方法(200)，进一步包括：
在所述栅极绝缘层的退火之前，在至少950℃的温度下在惰性气体氛围中对所述栅极绝缘层进行加热。
13.根据权利要求7所述的方法(200)，进一步包括：
在对所述栅极绝缘层进行退火之后，在所述栅极绝缘层上形成栅电极。
14.根据权利要求13所述的方法(200)，
其中所述栅电极是栅极沟槽电极，其从所述宽带隙半导体衬底的表面延伸到所述宽带隙半导体衬底中。
15.根据权利要求7所述的方法(200)，
其中所述宽带隙半导体衬底是碳化硅衬底。
16.根据权利要求7所述的方法(200)，
其中所述栅极绝缘层是二氧化硅层。
17.一种宽带隙半导体器件(500)，包括：
宽带隙半导体衬底(510)；
晶体管；
晶体管的栅极绝缘层(520)；以及
晶体管的栅电极(530)，其中所述栅极绝缘层(520)位于所述宽带隙半导体衬底(510)与所述栅电极(530)之间，
其中所述宽带隙半导体衬底(510)内的晶体管沟道区域的电荷载流子迁移率为至少50cm2/Vs，
其中，当在150℃下施加标称栅极电压达1000h时，晶体管的阈值电压从标称阈值电压进行变化最多达所述标称阈值电压的10％。
18.根据权利要求17所述的宽带隙半导体器件(500)，
其中所述栅极绝缘层(520)的折射率在至少631nm并且至多633nm的波长下为至少1.457并且至多1.468。
19.根据权利要求17或18所述的宽带隙半导体器件(500)，
其中所述宽带隙半导体衬底是碳化硅衬底。
CN201910270446.9A 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法 Active CN110349853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310953262.9A CN116864386A (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107966.4A DE102018107966B4 (de) 2018-04-04 2018-04-04 Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE102018107966.4 2018-04-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310953262.9A Division CN116864386A (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法

Publications (2)

Publication Number Publication Date
CN110349853A CN110349853A (zh) 2019-10-18
CN110349853B true CN110349853B (zh) 2023-08-18

Family

ID=67991810

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910270446.9A Active CN110349853B (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
CN202310953262.9A Pending CN116864386A (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310953262.9A Pending CN116864386A (zh) 2018-04-04 2019-04-04 宽带隙半导体器件和用于形成宽带隙半导体器件的方法

Country Status (4)

Country Link
US (2) US11295951B2 (zh)
JP (1) JP6945585B2 (zh)
CN (2) CN110349853B (zh)
DE (1) DE102018107966B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
WO2021185554A1 (en) * 2020-03-17 2021-09-23 Abb Power Grids Switzerland Ag Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof
JP7697210B2 (ja) * 2021-01-21 2025-06-24 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113035691B (zh) * 2021-02-28 2024-06-04 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
CN113223940B (zh) * 2021-04-28 2024-06-04 大连理工大学 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
JP2023035819A (ja) * 2021-09-01 2023-03-13 株式会社東芝 半導体装置、及び、半導体装置の製造方法
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105531802A (zh) * 2013-07-11 2016-04-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN107123684A (zh) * 2017-03-16 2017-09-01 西安电子科技大学 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333155A1 (de) 1993-09-29 1995-03-30 Siemens Ag RTP-Verfahren mit erhöhter Reaktionsrate
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100885757B1 (ko) 2000-10-03 2009-02-26 크리 인코포레이티드 Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
AU2002349589A1 (en) 2001-11-30 2003-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
JP2008182070A (ja) 2007-01-25 2008-08-07 Toyota Motor Corp 酸化珪素層の形成方法
JP2010109276A (ja) 2008-10-31 2010-05-13 Sumitomo Electric Ind Ltd 半導体素子の製造方法および半導体素子
DE102009006881B4 (de) * 2009-01-30 2011-09-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
US20130032886A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
US8546815B2 (en) * 2009-12-16 2013-10-01 National University Corporation NARA Institute of Science and Technology SiC semiconductor element and manufacturing method for same
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
CN104011839B (zh) * 2011-12-20 2017-02-22 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法及气化装置
JP5811969B2 (ja) 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9945030B2 (en) * 2013-11-19 2018-04-17 Simpore Inc. Free-standing silicon oxide membranes and methods of making and using same
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015177073A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2016157762A (ja) 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP6757928B2 (ja) * 2015-09-07 2020-09-23 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
JP6602263B2 (ja) 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105531802A (zh) * 2013-07-11 2016-04-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN107123684A (zh) * 2017-03-16 2017-09-01 西安电子科技大学 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管

Also Published As

Publication number Publication date
CN110349853A (zh) 2019-10-18
DE102018107966B4 (de) 2022-02-17
CN116864386A (zh) 2023-10-10
DE102018107966A1 (de) 2019-10-10
JP6945585B2 (ja) 2021-10-06
US20220157607A1 (en) 2022-05-19
US12341012B2 (en) 2025-06-24
JP2019186545A (ja) 2019-10-24
US11295951B2 (en) 2022-04-05
US20190311903A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN110349853B (zh) 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
JP5610492B2 (ja) ＳｉＣ半導体素子およびその作製方法
JP5645404B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP6766889B2 (ja) 半導体装置および半導体装置の製造方法
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6561759B2 (ja) 半導体装置および半導体装置の製造方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
JP5638558B2 (ja) 半導体装置及びその製造方法
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
US20150044840A1 (en) Method for producing silicon carbide semiconductor device
JP2021048198A (ja) 半導体装置の製造方法
CN106571300A (zh) 一种碳化硅半导体器件的栅极介质层的制造工艺
CN111244164A (zh) 碳化硅器件、半导体器件及用于形成它们的方法
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
CN107078158A (zh) 碳化硅半导体装置及其制造方法
CN102770961B (zh) 制造半导体器件的方法
JPWO2018135146A1 (ja) 半導体装置および半導体装置の製造方法
CN103608905A (zh) 用于制造半导体器件的方法
CN106783987A (zh) 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
JPH10112460A (ja) 炭化ケイ素半導体装置の製造方法
CN210156382U (zh) 一种SiC基MOS器件
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN113363313B (zh) SiC晶片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant