CN110299374A - 一种降低寄生光响应的全局像素单元结构和形成方法 - Google Patents

Abstract

本发明公开了一种降低寄生光响应的全局像素单元结构，包括设于衬底上的光电二极管，传输管，存储节点，以及覆盖于衬底上的层间介质层，层间介质层中设有金属互连层，且金属互连层位于任意相邻两个像素单元的光电二极管之间的上方区域，光电二极管上方的层间介质层中还设有深沟槽，深沟槽的底面与光电二极管的上表面相隔离，一复合挡光结构覆盖于深沟槽的侧壁上，其在深沟槽的上下两端形成开口，并延伸覆盖于层间介质层的上表面上，将其下方层间介质层中的金属互连层完全绝缘遮蔽，因此储存节点的信号不会受到入射光线的影响，避免了输出信号的失真。本发明还公开了一种降低寄生光响应的全局像素单元结构的形成方法。

Description

一种降低寄生光响应的全局像素单元结构和形成方法

技术领域

本发明涉及CMOS图像传感器技术领域，更具体地，涉及一种降低寄生光响应的全局像素单元结构和形成方法。

背景技术

图像传感器是指将光信号转换为电信号的装置，通常大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。

CMOS图像传感器和传统的CCD传感器相比，具有低功耗、低成本以及与CMOS工艺相兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅已应用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。

CMOS图像传感器的像素单元是图像传感器实现感光的核心器件，最常用的像素单元为包含一个光电二极管和四个晶体管的有源像素结构。在这些器件中，光电二极管是感光单元，实现对光线的收集和光电转换；其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。一个像素单元中MOS晶体管的多少，决定了非感光区域所占的面积大小。上述包含四个晶体管的像素结构通常称为4T像素单元。

在数码相机中通常有两种快门控制方式：即机械快门和电子快门。机械快门通过安装在CMOS图像传感器前面的机械件的开合来控制曝光时间；电子快门通过像素单元的时序控制来改变积分时间，从而达到控制曝光时间的目的。由于机械快门需要机械件，会占用数码相机的面积，因此不适用于便携式的数码相机。对于视频监控应用而言，由于通常是进行视频采集，因此，一般采用电子快门控制曝光时间。其中电子快门又分为两种：即卷帘式和全局曝光式。卷帘式电子快门的每行之间的曝光时间是不一致的，在拍摄高速物体时容易造成拖影现象；而全局曝光式电子快门的每一行在同一时间曝光，然后同时将电荷信号存储在像素单元的存储节点，最后将存储节点的信号逐行输出。全局曝光式电子快门由于所有行在同一时间进行曝光，所以不会造成拖影现象。

随着CMOS图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用，对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速物体，CMOS图像传感器需要使用全局曝光的像素单元(简称全局像元)，而全局曝光像素单元中用于存储电荷信号的存储节点对于光源的寄生响应是一个非常重要的指标。在实际应用中，根据每个像素单元使用晶体管的数目，全局曝光像素单元有4T、5T、6T、8T和12T等。

如图1所示，现有5T全局曝光像素单元中的电荷存储节点就是传输管7旁的结电容6。存储节点6的寄生光响应是指存储节点电容对入射光的寄生响应，对于像素单元而言，入射到像素单元表面的光线由于折射和散射而不能全部聚焦到衬底1上的光电二极管2表面，有部分入射光线可能通过多次反射进入到存储节点6上，存储节点6在入射光线的照射下也可以像光电二极管2一样产生光电响应，由于入射光而在存储节点6上产生的电荷会影响原来存储在上面的由光电二极管2产生的电压信号，造成了信号的失真。为了减小由于存储节点6漏光造成的光电响应，在存储节点6上面需要使用完全不透光的金属屏蔽层8来防止入射光线的影响。

同普通CMOS工艺相比，为了防止全局像元的寄生光响应，常规全局像素单元在层间介质层3中设有一层额外形成的金属掩蔽层8。这层金属掩蔽层8通常使用不透光的钨、铝和铜等金属或氮化钽、氮化钛等金属化合物材料制作。由于金属掩蔽层8大面积覆盖着传输管7和存储节点6，为了避免传输管7和存储节点6上在像元工作过程中相互串扰，全部金属掩蔽层8通过金属互连层4最终接地。

金属掩蔽层是图像传感器中的特殊工艺，需要在常规CMOS工艺上进行开发。通常全局像元的金属掩蔽层形成方法，是在金属互连层4形成之前，使用额外的一层金属钨淀积和图形化工艺。但额外的金属淀积和刻蚀，容易造成金属沾污，从而影响像元性能。而且为了达到挡光的效果，金属掩蔽层8的覆盖面积较大，这更增加了金属沾污的风险。同时，存储节点6需要通过接触孔5连接到金属互连层4，由于存储节点6在工作过程中是一个不断变化的动态信号，因此存储节点6上的接触孔5和金属掩蔽层8不能相连接，必须保持一定的间距。由此在存储节点6上就形成了漏光间隙。在漏光间隙位置没有金属掩蔽层8或接触孔5的覆盖，因此入射光线可以经过金属互连层4的多次反射而穿过漏光间隙到达存储节点6，产生寄生光响应，造成全局像元存储信号的失真和图像质量的下降。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种降低寄生光响应的全局像素单元结构和形成方法。

为实现上述目的，本发明的技术方案如下：

一种降低寄生光响应的全局像素单元结构，包括设于衬底上的光电二极管，传输管，存储节点，以及覆盖于所述衬底上的层间介质层，所述层间介质层中设有金属互连层，且所述金属互连层位于任意相邻两个像素单元的光电二极管之间的上方区域，所述光电二极管上方的所述层间介质层中还设有深沟槽，所述深沟槽的底面与所述光电二极管的上表面相隔离，一复合挡光结构覆盖于所述深沟槽的侧壁上，其在所述深沟槽的上下两端形成开口，并延伸覆盖于所述层间介质层的上表面上，将其下方所述层间介质层中的所述金属互连层完全绝缘遮蔽。

进一步地，所述深沟槽的底面与所述光电二极管的上表面之间通过一绝缘层相隔离。

进一步地，覆盖于所述深沟槽侧壁上的所述复合挡光结构的下端与所述绝缘层的上表面相接。

进一步地，所述复合挡光结构以内的所述深沟槽内填充有透光层。

进一步地，所述复合挡光结构采用钛、氮化钛、氮化钽、钨、铝、铜、钴和镍中的一种或多种形成，所述透光层采用有机材料或无机材料形成。

一种降低寄生光响应的全局像素单元结构的形成方法，包括以下步骤：

提供一衬底，在所述衬底上使用常规CMOS图像传感器工艺，形成光电二极管、传输管及存储节点；

在所述衬底表面上全片淀积刻蚀阻挡层材料；

进行刻蚀阻挡层的光刻和刻蚀，仅保留光电二极管上方位置的刻蚀阻挡层材料，形成刻蚀阻挡层，并作为绝缘层；

在所述衬底表面上全片淀积层间介质层材料，形成层间介质层；

在所述层间介质层中形成金属互连层，并使所述金属互连层仅位于任意相邻两个像素单元的光电二极管之间的上方区域；

进行深沟槽的光刻和刻蚀，使所述深沟槽位于所述光电二极管上方的所述层间介质层中，并停止在所述刻蚀阻挡层上；其中，所述深沟槽的截面尺寸小于或等于下方所述刻蚀阻挡层的尺寸；

在所述深沟槽内进行复合挡光结构材料的淀积，使所述复合挡光结构材料覆盖于所述深沟槽的底面和侧壁上，并延伸覆盖于所述层间介质层的上表面上；

对所述复合挡光结构材料进行光刻和刻蚀，去除位于所述深沟槽底面上的所述复合挡光结构材料，保留所述深沟槽侧壁上以及所述层间介质层上表面上的所述复合挡光结构材料，形成复合挡光结构；其中，所述复合挡光结构将其下方所述层间介质层中的所述金属互连层完全绝缘遮蔽；

在所述深沟槽内进行透光层材料的填充，在所述光电二极管上方形成透光层。

进一步地，所述刻蚀阻挡层材料为氮化硅、氮氧化硅或碳化硅。

进一步地，所述复合挡光结构材料为钛、氮化钛、氮化钽、钨、铝、铜、钴和镍中的一种或多种。

进一步地，所述复合挡光结构材料的淀积厚度为10埃至10000埃之间。

进一步地，所述透光层材料为有机材料或无机材料。

从上述技术方案可以看出，本发明通过在光电二极管上方的层间介质层中形成深沟槽，并在深沟槽内填充金属或金属化合物等材质，形成不透光的金属层，然后通过光刻和刻蚀将光电二极管上方深沟槽底面上的金属层移除，仅保留深沟槽侧壁和层间介质层表面的金属层，形成围绕整个金属互连层的复合挡光结构，实现了对入射光线的完全屏蔽，因此存储节点的信号不会受到入射光线的影响，保证了全局曝光像素单元的存储电容中信号的准确性，避免了输出信号的失真。并且，同常规大面积覆盖金属钨的工艺不同，本发明中在深沟槽内的金属层与下方光电二极管区域之间采用刻蚀阻挡层进行隔离，且金属层在每个像素单元的沟槽内仅围绕形成一圈状图形，其整体截面积较小，从而防止了金属沾污的可能。同时，在深沟槽内填充透光增强材料来增加像素单元的灵敏度，进一步提升了图像传感器的性能。

附图说明

图1是现有的一种5T全局曝光像素单元的结构示意图。

图2是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构的版图结构示意图。

图3是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构示意图。

图4-图11是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构的形成方法的工艺步骤示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图2-图3，图2是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构的版图结构示意图，图3是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构示意图；其中，图3显示沿图2中版图的“A-B”方向的截面结构图。如图2所示，本发明提供的降低寄生光响应的全局像素单元结构的版图结构，同常规全局像元相比，为了避免原有金属屏蔽层和接触孔之间的漏光间隙对全局像元存储节点存储信号的影响(请参考图1)，本发明在常规金属互连层的顶层金属互连层26的内圈区域(即光电二极管上方区域)分别设置有绝缘层(刻蚀阻挡层)31和一圈深沟槽层32。如图3所示，通常像元中金属互连层21中的顶层金属互连层26的宽度最大，而深沟槽32必须离开金属互连层21一定距离，以避免深沟槽32内的金属和互连层金属之间形成短路。因此，图2中以图3中的顶层金属互连层26来说明深沟槽32、绝缘层31和金属互连层21之间的相互关系。

如图3所示，本发明的一种降低寄生光响应的全局像素单元结构，可包括设于衬底20上的光电二极管28，传输管30，存储节点29，以及位于衬底20上的金属互连层21。衬底20可采用半导体硅片等，且衬底20可以是N型或P型硅衬底。本发明不限于此。

衬底20上覆盖有层间介质层25；金属互连层21设置在层间介质层25中。金属互连层21可以是多层结构(其包括位于最上层的顶层金属互连层26)。并且，金属互连层21中的互连金属位于任意相邻的两个像素单元的两个光电二极管28之间的上方区域中，以便在光电二极管28的上方形成光通道。

存储节点29与金属互连层21之间可采用接触孔27进行连接。

光电二极管28上方的层间介质层25中还设有深沟槽32；深沟槽32的底面与光电二极管28的上表面相隔离。具体地，深沟槽32的底面与光电二极管28的上表面之间可通过一个绝缘层31进行隔离。并且，图示绝缘层31的横向尺寸(面积)应大于或等于深沟槽32底面的横向尺寸(面积)，以实现深沟槽32与光电二极管28之间的完全电学隔离。

绝缘层材料可采用氮化硅、氮氧化硅或碳化硅等。并且，绝缘层31可以是一层或多层结构。

深沟槽32位于金属互连层21中的顶层金属互连层26的内圈区域(请参考图2)、即光电二极管28上方区域的层间介质层25中。在深沟槽32中以及层间介质层25的上表面上设有一个复合挡光结构23和22；复合挡光结构23和22覆盖于深沟槽32的侧壁上，并向深沟槽32以外延伸覆盖于层间介质层25的上表面上。

复合挡光结构23和22中覆盖于深沟槽32侧壁上的部分23的下端与绝缘层31的上表面相接。这样，复合挡光结构23和22在深沟槽32的上下两端就形成开口结构，以便留出光通道的空间。

复合挡光结构23和22可采用钛、氮化钛、氮化钽、钨、铝、铜、钴和镍等金属或金属化合物材料中的一种或多种形成。即复合挡光结构23和22采用了不透光的金属层结构。

这样，复合挡光结构23和22就将位于其下方层间介质层25中的金属互连层21的互连金属完全遮蔽(包围)起来，并与互连金属绝缘隔离，以避免深沟槽32内的金属层23和互连金属之间形成短路。

通过形成围绕整个金属互连层21的复合挡光结构23和22，实现了对入射光线的完全屏蔽，因此存储节点29的信号不会受到入射光线的影响，避免了输出信号的失真；同时，深沟槽32内金属层23的整体截面积较小，可最大程度避免金属沾污，使CMOS图像传感器最终能得到高质量的图像。

作为一优选的实施方式，在位于复合挡光结构23和22以内的深沟槽32内，可以填充有透光层24，用以增加像素单元的灵敏度，能够进一步提升图像传感器的性能。

透光层24可采用具有高透光性能的有机材料或无机材料填充形成。

本发明的上述结构可应用于4T、5T、6T、8T和12T等各种需要存储电容的全局像元结构中，以实现避免入射光对存储节点电容中电荷信号的影响。

下面通过具体实施方式及附图，对本发明的一种降低寄生光响应的全局像素单元结构的形成方法进行详细说明。

请参考图4-图11，图4-图11是本发明一较佳实施例的一种降低寄生光响应的全局像素单元结构的形成方法的工艺步骤示意图。本发明的一种降低寄生光响应的全局像素单元结构的形成方法，可用于制作上述例如图3显示的一种降低寄生光响应的全局像素单元结构，其可具体包括以下步骤：

如图4所示，提供一衬底20，例如可采用一个N型或P型硅衬底。首先，在衬底20上可使用常规CMOS图像传感器工艺，形成光电二极管28、传输管30及存储节点29等像素单元结构。

其次如图5所示，在衬底20表面上全片淀积刻蚀阻挡层材料31’。刻蚀阻挡层材料31’可以使用氮化硅、氮氧化硅和碳化硅等刻蚀高选择比的介质材料。

再次如图6所示，进行刻蚀阻挡层的光刻和刻蚀。刻蚀后仅保留光电二极管28上方位置上的刻蚀阻挡层材料31’，将其他位置上的刻蚀阻挡层材料31’全部去除，形成刻蚀阻挡层31。并且，以形成的刻蚀阻挡层31作为后续待形成的深沟槽32与光电二极管28之间的绝缘层31。刻蚀阻挡层31的横向尺寸(面积)应大于或等于光电二极管28的横向尺寸(面积)。

接着如图7所示，在形成有上述结构的衬底20表面上全片淀积层间介质层材料，例如可采用常规二氧化硅材料，形成层间介质层(后道介质层)25。并在层间介质层25中形成一至多层金属互连层21，例如图示的三层金属互连层21，以及在层间介质层25中形成用于连接金属互连层21和存储节点29的接触孔27，并使金属互连层21仅位于任意相邻的两个像素单元的光电二极管28之间的上方区域。光电二极管28上方的光通道区域就是金属互连层21的顶层金属互连层26的内圈区域。

随后如图8所示，在层间介质层25中进行深沟槽的光刻和刻蚀。刻蚀时使形成的深沟槽32位于光电二极管28上方的层间介质层25中，深沟槽32刻蚀穿透层间介质层25，停止在刻蚀阻挡层31上。其中，应保证使深沟槽32的截面尺寸(面积)小于或等于下方刻蚀阻挡层31的横向尺寸(面积)。

然后如图9所示，进行金属填充工艺，在深沟槽32内进行金属或金属化合物材料23’的淀积，即复合挡光结构23和22材料的淀积。

复合挡光结构23和22材料可以使用CMOS工艺中常规的金属或金属化合物材料来形成，包括钛、氮化钛、氮化钽、钨、铝、铜、钴和镍等金属材料中的一种或数种。金属层淀积的总厚度可在10埃到10000埃之间。

最终金属或金属化合物23’对深沟槽32的底面(底部)和侧壁实现填充，同时在后道介质层上方形成表面金属层22。

随后，如图10所示，对复合挡光结构材料23’进行光刻和刻蚀，即进行光电二极管28上方的金属层刻蚀，去除位于深沟槽32底面上的金属层材料，保留深沟槽32侧壁上以及层间介质层25上表面上的金属层材料，从而形成由沟槽侧壁金属层23和层间介质层25表面金属层22组成的复合挡光结构23和22。复合挡光结构23和22将下方层间介质层25中的金属互连层21完全绝缘遮蔽起来。

最后，如图11所示，在深沟槽32内进行透光层材料的填充，在光电二极管28上方的深沟槽32内形成透光层24。即透光层24构成光通道的一部分。

可以使用增强透光的有机材料或无机材料形成透光层24。

综上所述，本发明通过在光电二极管上方的层间介质层中形成深沟槽，并在深沟槽内填充金属或金属化合物等材质，形成不透光的金属层，然后通过光刻和刻蚀将光电二极管上方深沟槽底面上的金属层移除，仅保留深沟槽侧壁和层间介质层表面的金属层，形成围绕整个金属互连层的复合挡光结构，实现了对入射光线的完全屏蔽，因此存储节点的信号不会受到入射光线的影响，保证了全局曝光像素单元的存储电容中信号的准确性，避免了输出信号的失真。并且，同常规大面积覆盖金属钨的工艺不同，本发明中在深沟槽内的金属层与下方光电二极管区域之间采用刻蚀阻挡层进行隔离，且金属层在每个像素单元的沟槽内仅围绕形成一圈状图形，其整体截面积较小，从而防止了金属沾污的可能。同时，在深沟槽内填充透光增强材料来增加像素单元的灵敏度，进一步提升了图像传感器的性能。

以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种降低寄生光响应的全局像素单元结构，其特征在于，包括设于衬底上的光电二极管，传输管，存储节点，以及覆盖于所述衬底上的层间介质层，所述层间介质层中设有金属互连层，且所述金属互连层位于任意相邻两个像素单元的光电二极管之间的上方区域，所述光电二极管上方的所述层间介质层中还设有深沟槽，所述深沟槽的底面与所述光电二极管的上表面相隔离，一复合挡光结构覆盖于所述深沟槽的侧壁上，其在所述深沟槽的上下两端形成开口，并延伸覆盖于所述层间介质层的上表面上，将其下方所述层间介质层中的所述金属互连层完全绝缘遮蔽。

2.根据权利要求1所述的降低寄生光响应的全局像素单元结构，其特征在于，所述深沟槽的底面与所述光电二极管的上表面之间通过一绝缘层相隔离。

3.根据权利要求2所述的降低寄生光响应的全局像素单元结构，其特征在于，覆盖于所述深沟槽侧壁上的所述复合挡光结构的下端与所述绝缘层的上表面相接。

4.根据权利要求1所述的降低寄生光响应的全局像素单元结构，其特征在于，所述复合挡光结构以内的所述深沟槽内填充有透光层。

5.根据权利要求4所述的降低寄生光响应的全局像素单元结构，其特征在于，所述复合挡光结构采用钛、氮化钛、氮化钽、钨、铝、铜、钴和镍中的一种或多种形成，所述透光层采用有机材料或无机材料形成。

6.一种降低寄生光响应的全局像素单元结构的形成方法，其特征在于，包括以下步骤：

提供一衬底，在所述衬底上使用常规CMOS图像传感器工艺，形成光电二极管、传输管及存储节点；

在所述衬底表面上全片淀积刻蚀阻挡层材料；

进行刻蚀阻挡层的光刻和刻蚀，仅保留光电二极管上方位置的刻蚀阻挡层材料，形成刻蚀阻挡层，并作为绝缘层；

在所述衬底表面上全片淀积层间介质层材料，形成层间介质层；

在所述层间介质层中形成金属互连层，并使所述金属互连层仅位于任意相邻两个像素单元的光电二极管之间的上方区域；

进行深沟槽的光刻和刻蚀，使所述深沟槽位于所述光电二极管上方的所述层间介质层中，并停止在所述刻蚀阻挡层上；其中，所述深沟槽的截面尺寸小于或等于下方所述刻蚀阻挡层的尺寸；

在所述深沟槽内进行复合挡光结构材料的淀积，使所述复合挡光结构材料覆盖于所述深沟槽的底面和侧壁上，并延伸覆盖于所述层间介质层的上表面上；

对所述复合挡光结构材料进行光刻和刻蚀，去除位于所述深沟槽底面上的所述复合挡光结构材料，保留所述深沟槽侧壁上以及所述层间介质层上表面上的所述复合挡光结构材料，形成复合挡光结构；其中，所述复合挡光结构将其下方所述层间介质层中的所述金属互连层完全绝缘遮蔽；

在所述深沟槽内进行透光层材料的填充，在所述光电二极管上方形成透光层。

7.根据权利要求6所述的降低寄生光响应的全局像素单元结构的形成方法，其特征在于，所述刻蚀阻挡层材料为氮化硅、氮氧化硅或碳化硅。

8.根据权利要求6所述的降低寄生光响应的全局像素单元结构的形成方法，其特征在于，所述复合挡光结构材料为钛、氮化钛、氮化钽、钨、铝、铜、钴和镍中的一种或多种。

9.根据权利要求6或8所述的降低寄生光响应的全局像素单元结构的形成方法，其特征在于，所述复合挡光结构材料的淀积厚度为10埃至10000埃之间。

10.根据权利要求6所述的降低寄生光响应的全局像素单元结构的形成方法，其特征在于，所述透光层材料为有机材料或无机材料。