CN107680977B - 一种减小暗电流的背照式像素单元结构及其形成方法 - Google Patents
一种减小暗电流的背照式像素单元结构及其形成方法 Download PDFInfo
- Publication number
- CN107680977B CN107680977B CN201710757844.4A CN201710757844A CN107680977B CN 107680977 B CN107680977 B CN 107680977B CN 201710757844 A CN201710757844 A CN 201710757844A CN 107680977 B CN107680977 B CN 107680977B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- isolation region
- silicon substrate
- cavity isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 113
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 238000003860 storage Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 235
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 84
- 229910052710 silicon Inorganic materials 0.000 claims description 84
- 239000010703 silicon Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种减小暗电流的背照式像素单元结构及其形成方法，通过在接地窗口外侧附近贯通第二绝缘层、电荷存储层和第一绝缘层设置一圈环绕接地窗口的小线宽空腔隔离区，利用金属层在不同线宽图形中填充能力的不同，使得在空腔隔离区中无法实现金属填充，以通过所述空腔隔离区将位于其外侧的电荷存储层与接地窗口中的金属层金属电性隔离，因而保证了电荷存储层中存储的电荷不会被金属层中的电荷中和，从而减小了图像传感器的暗电流。
Description
技术领域
本发明涉及CMOS图像传感器技术领域，更具体地，涉及一种可减小暗电流的背照式像素单元结构及其形成方法。
背景技术
通常，图像传感器是指将光信号转换为电信号的装置。图像传感器可包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片。
CMOS图像传感器和传统的CCD传感器相比，具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器按照入射光进入光电二极管的路径不同，可以分为前照式和背照式两种图像传感器，前照式是指入射光从硅片正面进入光电二极管的图像传感器，而背照式是指入射光从硅片背面进入光电二极管的图像传感器。通过采用背照式CMOS图像传感器工艺，使得入射光从硅片的背面进入光电二极管，从而减小介质层对入射光的损耗和增加CMOS图像传感器中光电二极管的面积，提高了像素单元的灵敏度，因此背照式工艺被越来越多的CMOS图像传感器所采用。
对CMOS图像传感器而言，用于感光的像素单元结构的特性直接决定了最终图像传感器的性能。通常用于定义像素单元性能的参数包括量子效率、暗电流、动态范围和信噪比等。其中暗电流指的是像素单元在没有入射光条件下的输出信号；暗电流越大，像素单元的信噪比越低，而且像素单元的暗电流随温度呈指数上升。在高温条件下，如果暗电流太大，则暗电流信号可能完全淹没像素单元的光电信号，造成图像失真，图像质量下降。因此，如何降低暗电流一直是CMOS图像传感器像素单元受到的最大挑战。
根据CMOS图像传感器制造工艺过程的不同，像素单元的暗电流可能来自用于感光的光电二极管周围和用于传输光电信号的传输管，而绝大部分暗电流通常由光电二极管周围的晶格缺陷造成。
请参阅图1，图1是一种常规背照工艺的像素单元结构示意图。如图1所示，其显示常规的背照式CMOS图像传感器在划片以后的像素单元截面图。为了减小暗电流，在背照工艺中，通常使用二氧化铪、氧化铝等高介电常数的材料制作电荷存储层12和抗反射层。其中通过工艺控制，在电荷存储层中可以存储负电荷(Θ)。这些负电荷将硅衬底10中的正电荷吸引到表面，造成光电二极管11表面正电荷(⊕)的积累，从而可屏蔽光电二极管表面的晶格缺陷和载流子产生复合中心，降低了背照式像素单元的暗电流。
同时，背照工艺中位于电荷存储层12上层的金属层13需要通过硅衬底接地，以防止金属层金属刻蚀中的等离子体损伤造成像素单元性能的退化。但金属层中由于经过了干法刻蚀工艺，其中会聚集正电荷(⊕)，而金属层金属由于可通过接地窗口14和电荷存储层12直接接触，因此容易造成电荷存储层中的负电荷被金属层中的正电荷中和，从而使得像素单元的光电二极管表面无法形成正电荷的积累，即无法形成用于屏蔽界面缺陷的正电荷积累层，造成了背照式像素单元的暗电流上升和白色像素增加等图像传感器性能的退化(劣化)。
因此，需要设计一种新的背照式像素单元结构和形成方法，来防止电荷存储层中的电荷被金属层中的电荷中和，以减小暗电流。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种减小暗电流的背照式像素单元结构及其形成方法。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种减小暗电流的背照式像素单元结构，包括：
从上往下依次设于硅衬底正面的像素单元的光电二极管、位于硅衬底正面表面的第一介质层；设于第一介质层中的金属互连层；
从下往上依次设于硅衬底背面表面的第一绝缘层、电荷存储层、第二绝缘层、金属层；
位于光电二极管一侧并贯通第二绝缘层、电荷存储层、第一绝缘层设置的接地窗口；所述金属层通过接地窗口与硅衬底背面表面连接；
位于接地窗口外侧附近并环绕接地窗口设置的空腔隔离区，所述空腔隔离区的顶端连接金属层下表面、底端连接硅衬底背面表面；所述空腔隔离区将位于其外侧的电荷存储层与接地窗口中的金属层金属电性隔离。
优选地，所述空腔隔离区具有小于常规接地窗口最小设计规则尺寸的线宽。
优选地，所述第一介质层下方还堆叠设有载片硅片，所述载片硅片通过设于其上表面的第二介质层与第一介质层键合结合在一起。
优选地，所述第一绝缘层、第二绝缘层为使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构；所述电荷存储层为使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构。
优选地，所述金属层使用铝或钨形成。
本发明还提供了一种上述的减小暗电流的背照式像素单元结构的形成方法，包括：
提供一硅衬底，在所述硅衬底正面使用常规的CMOS前道制造工艺形成构成像素单元结构的光电二极管、传输晶体管栅极结构；
在所述硅衬底正面表面形成第一介质层，使用后道制造工艺在所述第一后道介质层中形成金属互连层结构；
将硅衬底翻转后堆叠在表面具有第二介质层的载片硅片上，通过第一介质层、第二介质层之间的键合与载片硅片紧密结合在一起，然后，将硅衬底背面减薄到需要的厚度；
在硅衬底背面表面依次形成第一绝缘层、电荷存储层和第二绝缘层；
在硅衬底背面上形成接地窗口，以及形成环绕接地窗口且线宽小于常规接地窗口最小设计规则尺寸的空腔隔离区；
在第二绝缘层表面淀积金属层金属，对接地窗口进行填充，形成连接硅衬底背面表面的金属层，同时，利用空腔隔离区与接地窗口之间线宽的明显差异，使金属层金属无法对空腔隔离区进行填充，以使得接地窗口中的金属层金属与空腔隔离区外侧的电荷存储层电性隔离。
优选地，在硅衬底背面上形成接地窗口以及形成环绕接地窗口且线宽小于常规接地窗口最小设计规则尺寸的空腔隔离区的方法，包括：
通过版图设计，在定义的接地窗口图形周围形成一圈空腔隔离区图形，并使空腔隔离区图形具有小于常规接地窗口最小设计规则尺寸的线宽，以保证后续进行金属层淀积时、金属层金属无法填充空腔隔离区；
通过涂胶、曝光和显影，将版图上的图形转移到硅衬底背面上，以在第二绝缘层上方形成接地窗口掩模图形和空腔隔离区掩模图形；
通过各向异性的干法刻蚀进行第二绝缘层、电荷存储层和第二绝缘层的刻蚀，使刻蚀过程停止在硅衬底上，形成接地窗口和空腔隔离区。
优选地，还包括：对金属层进行光刻和刻蚀，形成金属图形。
优选地，所述第一绝缘层、第二绝缘层为使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构；所述电荷存储层为使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构。
优选地，所述金属层使用铝或钨形成。
从上述技术方案可以看出，本发明通过在接地窗口外侧附近贯通第二绝缘层、电荷存储层和第一绝缘层设置一圈环绕接地窗口的小线宽空腔隔离区，利用金属层在不同线宽图形中填充能力的不同，使得在空腔隔离区中无法实现金属填充，以通过所述空腔隔离区将位于其外侧的电荷存储层与接地窗口中的金属层金属电性隔离，因而保证了电荷存储层中存储的电荷不会被金属层中的电荷中和，从而减小了图像传感器的暗电流。
附图说明
图1是一种常规背照工艺的像素单元结构示意图；
图2是本发明一较佳实施例的一种减小暗电流的背照式像素单元结构示意图；
图3-图7是本发明一较佳实施例的形成减小暗电流的背照式像素单元结构时的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一较佳实施例的一种减小暗电流的背照式像素单元结构示意图。如图2所示，本发明的一种减小暗电流的背照式像素单元结构，建立在硅衬底上，包括：硅衬底20、第一介质层30、第一绝缘层22、电荷存储层23、第二绝缘层24、金属层25等层结构。
请参阅图2。本发明的背照式像素单元结构，在硅衬底20的正面设置有：从上往下依次设于硅衬底正面的像素单元的光电二极管21、位于硅衬底正面表面的第一介质层30。在硅衬底的正面表面还可设置有像素单元的传输晶体管栅极32。在第一介质层中设置有用于像素单元与外部连接的金属互连层31。金属互连层可以是具有多层金属互连线以及用于连接各层金属互连线的通孔的多层后道金属互连结构。
本发明的上述背照式像素单元结构，在硅衬底20的背面设置有：从下往上依次设于硅衬底背面表面的第一绝缘层22、电荷存储层23、第二绝缘层24、金属层25。并且，在硅衬底的背面还设置有接地窗口26；接地窗口26在垂直方向上偏于光电二极管21一侧的位置，并贯通第二绝缘层24、电荷存储层23、第一绝缘层22设置。所述金属层25覆盖在第二绝缘层24的表面上，并自第二绝缘层的表面沿着接地窗口26进入其中，通过接地窗口26实现与硅衬底20背面表面的连接，以通过硅衬底20接地。
电荷存储层用于存储负电荷(Θ)；这些负电荷可将硅衬底中的正电荷吸引到表面，造成光电二极管表面正电荷(⊕)的积累，从而可屏蔽光电二极管表面的晶格缺陷和载流子产生复合中心，降低背照式像素单元的暗电流。同时，背照工艺中位于电荷存储层上层的金属层需要通过硅衬底接地，以防止金属层金属刻蚀中的等离子体损伤造成像素单元性能的退化。但金属层中由于经过了干法刻蚀工艺，其中会聚集正电荷(⊕)，如果金属层金属通过接地窗口和电荷存储层直接接触，就容易造成电荷存储层中的负电荷被金属层中的正电荷中和，从而使得像素单元的光电二极管表面无法形成正电荷的积累，即无法形成用于屏蔽界面缺陷的正电荷积累层，造成背照式像素单元的暗电流上升和白色像素增加等图像传感器性能的退化(劣化)。
因此，本发明的改进之处在于，在介于光电二极管21与接地窗口26之间位置、并位于接地窗口26的外侧附近位置，贯通第二绝缘层24、电荷存储层23和第一绝缘层22设置一圈环绕接地窗口26的空腔隔离区27结构。所述空腔隔离区27的顶端连接金属层25下表面、底端连接硅衬底20背面表面，从而通过空腔隔离区27将位于其外侧的电荷存储层23与接地窗口26中沉积的金属层金属电性隔离，保证了电荷存储层中存储的电荷不会被金属层中的电荷中和，使像素单元的光电二极管表面能够形成正电荷的积累，即能够形成用于屏蔽界面缺陷的正电荷积累层，因此减小了图像传感器的暗电流及减少了白色像素的增加，实现图像传感器结构的优化和性能的提升。
可通过使所述空腔隔离区27具有小于常规接地窗口最小设计规则尺寸的线宽，即远小于接地窗口26尺寸的线宽，以便利用金属层在不同线宽图形中填充能力的不同，使得在空腔隔离区中无法实现金属填充，来形成中空的空腔隔离区27；利用空气形成电荷存储层与金属层之间的物理隔离，可避免金属层和空腔隔离区外侧电荷存储层的直接接触。本发明不限于此。
也可以在空腔隔离区中填充除空气以外的其他绝缘介质来使得电荷存储层与金属层之间电性隔离。
在空腔隔离区与接地窗口中的金属层之间存在的少部分的电荷存储层材料，因其存储负电荷的能力很小，所以对器件性能的影响极小，可忽略不计。
请继续参阅图2。所述第一介质层30下方还可堆叠设有载片硅片28；所述载片硅片28可通过设于其上表面的第二介质层29与第一介质层30键合结合在一起。第一介质层、第二介质层可采用常规介质材料形成。载片硅片可提供对硅衬底以及背照式像素单元结构的支撑。
作为可选的实施方式，所述第一绝缘层、第二绝缘层可以是使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构。所述电荷存储层可以是使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构。所述金属层可以是使用铝或钨形成的图形化的金属层。
下面将结合具体实施方式，对本发明的一种上述的减小暗电流的背照式像素单元结构的形成方法进行详细说明。
本发明的一种上述的减小暗电流的背照式像素单元结构的形成方法，包括：
请参阅图3。提供一硅衬底20。首先，在所述硅衬底20正面可使用常规的CMOS前道制造工艺，形成构成像素单元结构的光电二极管21以及传输晶体管栅极32等结构。
然后，可在所述硅衬底正面表面形成第一介质层30，并使用后道制造工艺在所述第一后道介质层中形成金属互连层31结构。根据需要，可以使形成的金属互连层包括多层金属互连线以及用于连接各层金属互连线的通孔。
接着，将硅衬底翻转后堆叠在表面具有第二介质层29的载片硅片28上，并通过第一介质层、第二介质层之间的键合与载片硅片紧密结合在一起。然后，将硅衬底20背面减薄到需要的厚度。
接着，在硅衬底20背面表面依次淀积形成第一绝缘层22、电荷存储层23和第二绝缘层24。其中，形成的第一绝缘层、第二绝缘层可以是使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构；所述电荷存储层可以是使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构；并且，在电荷存储层中可通过工艺控制实现其对负电荷的存储。
接着，需要在硅衬底背面上形成接地窗口26，以及形成环绕接地窗口且线宽小于常规接地窗口最小设计规则尺寸的空腔隔离区27，即远小于接地窗口26尺寸的空腔隔离区27。其具体制作方法可包括：
请参阅图4。首先，可通过图示的版图设计，在定义的接地窗口图形26’周围形成一圈空腔隔离区图形27’，并使空腔隔离区图形具有小于常规接地窗口最小设计规则尺寸的小线宽尺寸，即远小于接地窗口26尺寸的小线宽尺寸。通常接地窗口的线宽在5微米以上，而本发明提出的空腔隔离区的线宽需要在0.5微米以下，以保证后续进行金属层淀积时、金属层金属无法填充进空腔隔离区中。
请参阅图5。接着，可通过涂胶、曝光和显影，将版图上的图形转移到硅衬底背面上，以在第二绝缘层24上方形成接地窗口掩模图形26’’和空腔隔离区掩模图形27’’。
请参阅图6。随后，利用接地窗口掩模图形和空腔隔离区掩模图形，可通过各向异性的干法刻蚀，进行第二绝缘层24、电荷存储层23和第二绝缘层22的刻蚀，并使刻蚀过程停止在硅衬底20上，形成接地窗口26和围绕接地窗口的空腔隔离区27结构。
请参阅图7。最后，在第二绝缘层24表面淀积金属层金属，对接地窗口26进行填充，形成连接硅衬底背面表面的金属层25。同时，利用空腔隔离区27与接地窗口26之间线宽的明显差异，使金属层金属无法对空腔隔离区27进行填充。由于接地窗口的线宽在5微米以上，而空腔隔离区的线宽在0.5微米以下，而金属对凹槽结构的填充能力受到其本身特性的限制，在线宽尺寸较大的区域，如接地窗口位置，金属层可以完全填充，使得金属层和硅衬底能够实现完全的接触；而在空腔隔离区，由于其线宽较小，金属层就无法对其进行填充，形成了中空的空腔隔离区27。这样，就避免了金属层25和内部电荷存储层23的直接接触，使电荷存储层23和金属层25通过空腔隔离区27实现了完全的物理隔离，从而使得接地窗口中的金属层金属与空腔隔离区外侧的电荷存储层电性隔离，保证了内部电荷存储层中存储的电荷不被金属层中的电荷中和，减小了图像传感器的暗电流。
所述金属层可以使用铝或钨等金属材料形成。
之后，即可对金属层25进行光刻和刻蚀，形成金属图形，最终形成与图2相同的减小暗电流的背照式像素单元结构。
综上所述，本发明通过在接地窗口外侧附近贯通第二绝缘层、电荷存储层和第一绝缘层设置一圈环绕接地窗口的小线宽空腔隔离区，利用金属层在不同线宽图形中填充能力的不同，使得在空腔隔离区中无法实现金属填充，以通过所述空腔隔离区将位于其外侧的电荷存储层与接地窗口中的金属层金属电性隔离，因而保证了电荷存储层中存储的电荷不会被金属层中的电荷中和，从而减小了图像传感器的暗电流。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (8)
1.一种减小暗电流的背照式像素单元结构，其特征在于，包括：
从上往下依次设于硅衬底正面的像素单元的光电二极管、位于硅衬底正面表面的第一介质层；设于第一介质层中的金属互连层；
从下往上依次设于硅衬底背面表面的第一绝缘层、电荷存储层、第二绝缘层、金属层；
位于光电二极管一侧并贯通第二绝缘层、电荷存储层、第一绝缘层设置的接地窗口；所述金属层通过接地窗口与硅衬底背面表面连接；
位于接地窗口外侧附近并环绕接地窗口设置的空腔隔离区，所述空腔隔离区的顶端连接金属层下表面、底端连接硅衬底背面表面，所述空腔隔离区具有小于常规接地窗口最小设计规则尺寸的线宽；所述空腔隔离区将位于其外侧的电荷存储层与接地窗口中的金属层金属电性隔离。
2.根据权利要求1所述的减小暗电流的背照式像素单元结构，其特征在于，所述第一介质层下方还堆叠设有载片硅片，所述载片硅片通过设于其上表面的第二介质层与第一介质层键合结合在一起。
3.根据权利要求1所述的减小暗电流的背照式像素单元结构，其特征在于，所述第一绝缘层、第二绝缘层为使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构；所述电荷存储层为使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构。
4.根据权利要求1所述的减小暗电流的背照式像素单元结构，其特征在于，所述金属层使用铝或钨形成。
5.一种如权利要求2所述的减小暗电流的背照式像素单元结构的形成方法，其特征在于，包括：
提供一硅衬底，在所述硅衬底正面使用常规的CMOS前道制造工艺形成构成像素单元结构的光电二极管、传输晶体管栅极结构；
在所述硅衬底正面表面形成第一介质层，使用后道制造工艺在所述第一介质层中形成金属互连层结构；
将硅衬底翻转后堆叠在表面具有第二介质层的载片硅片上，通过第一介质层、第二介质层之间的键合与载片硅片紧密结合在一起，然后，将硅衬底背面减薄到需要的厚度；
在硅衬底背面表面依次形成第一绝缘层、电荷存储层和第二绝缘层；
在硅衬底背面上形成接地窗口，以及形成环绕接地窗口且线宽小于常规接地窗口最小设计规则尺寸的空腔隔离区，包括：
通过版图设计，在定义的接地窗口图形周围形成一圈空腔隔离区图形，并使空腔隔离区图形具有小于常规接地窗口最小设计规则尺寸的线宽，以保证后续进行金属层淀积时、金属层金属无法填充空腔隔离区；
通过涂胶、曝光和显影，将版图上的图形转移到硅衬底背面上，以在第二绝缘层上方形成接地窗口掩模图形和空腔隔离区掩模图形；
通过各向异性的干法刻蚀进行第二绝缘层、电荷存储层和第二绝缘层的刻蚀，使刻蚀过程停止在硅衬底上，形成接地窗口和空腔隔离区；
在第二绝缘层表面淀积金属层金属，对接地窗口进行填充，形成连接硅衬底背面表面的金属层，同时，利用空腔隔离区与接地窗口之间线宽的明显差异，使金属层金属无法对空腔隔离区进行填充，以使得接地窗口中的金属层金属与空腔隔离区外侧的电荷存储层电性隔离。
6.根据权利要求5所述的减小暗电流的背照式像素单元结构的形成方法，其特征在于，还包括：对金属层进行光刻和刻蚀，形成金属图形。
7.根据权利要求5所述的减小暗电流的背照式像素单元结构的形成方法，其特征在于，所述第一绝缘层、第二绝缘层为使用氮化硅、二氧化硅、氮氧化硅、碳化硅中的一种或多种形成的单一层或复合层结构；所述电荷存储层为使用二氧化铪、氧化铝、氧化钽中的一种或多种形成的单一层或复合层结构。
8.根据权利要求5所述的减小暗电流的背照式像素单元结构的形成方法，其特征在于，所述金属层使用铝或钨形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710757844.4A CN107680977B (zh) | 2017-08-29 | 2017-08-29 | 一种减小暗电流的背照式像素单元结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710757844.4A CN107680977B (zh) | 2017-08-29 | 2017-08-29 | 一种减小暗电流的背照式像素单元结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107680977A CN107680977A (zh) | 2018-02-09 |
| CN107680977B true CN107680977B (zh) | 2020-06-09 |
Family
ID=61136062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710757844.4A Active CN107680977B (zh) | 2017-08-29 | 2017-08-29 | 一种减小暗电流的背照式像素单元结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107680977B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767667B (zh) * | 2019-11-26 | 2022-07-08 | 上海微阱电子科技有限公司 | 一种图像传感器结构和形成方法 |
| CN111129049B (zh) * | 2019-11-29 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种图像传感器结构和形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275474A (ja) * | 1992-03-30 | 1993-10-22 | Hitachi Ltd | 化合物半導体集積回路および光再生中継器 |
| KR20010063713A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 |
| CN1298043C (zh) * | 2003-12-29 | 2007-01-31 | 海力士半导体有限公司 | 半导体元件和隔离半导体元件的方法 |
| CN104051478A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | Bsi图像传感器件的新型背面结构 |
| CN104282743A (zh) * | 2013-07-04 | 2015-01-14 | 三菱电机株式会社 | 半导体装置 |
| JP2017103298A (ja) * | 2015-11-30 | 2017-06-08 | キヤノン株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784076B2 (en) * | 2002-04-08 | 2004-08-31 | Micron Technology, Inc. | Process for making a silicon-on-insulator ledge by implanting ions from silicon source |
| CN106229322B (zh) * | 2016-07-27 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种背照堆叠式全局曝光像素单元结构及其形成方法 |
-
2017
- 2017-08-29 CN CN201710757844.4A patent/CN107680977B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275474A (ja) * | 1992-03-30 | 1993-10-22 | Hitachi Ltd | 化合物半導体集積回路および光再生中継器 |
| KR20010063713A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 |
| CN1298043C (zh) * | 2003-12-29 | 2007-01-31 | 海力士半导体有限公司 | 半导体元件和隔离半导体元件的方法 |
| CN104051478A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | Bsi图像传感器件的新型背面结构 |
| CN104282743A (zh) * | 2013-07-04 | 2015-01-14 | 三菱电机株式会社 | 半导体装置 |
| JP2017103298A (ja) * | 2015-11-30 | 2017-06-08 | キヤノン株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107680977A (zh) | 2018-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106229322B (zh) | 一种背照堆叠式全局曝光像素单元结构及其形成方法 | |
| CN110061016B (zh) | 图像传感器、摄像装置和电子设备 | |
| CN107240593B (zh) | 一种堆叠式全局曝光像素单元结构及其形成方法 | |
| CN107302008B (zh) | 增强近红外感光性能的背照式像素单元结构及形成方法 | |
| US9054106B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN113130522B (zh) | 具有部分囊封衰减层的图像传感器 | |
| CN108198832A (zh) | 图像传感器、电子装置及其制造方法 | |
| CN109166871B (zh) | 图像传感器及其制作方法 | |
| CN108847418A (zh) | 一种增强近红外量子效率的图像传感器结构和形成方法 | |
| CN109560096B (zh) | 图像传感器及其形成方法 | |
| CN107195648B (zh) | 一种低噪声高灵敏度全局像素单元结构及其形成方法 | |
| CN111129049B (zh) | 一种图像传感器结构和形成方法 | |
| CN105428379A (zh) | 提高背照式红外图像传感器性能的方法 | |
| CN111129053B (zh) | 一种cmos图像传感器像素单元结构和形成方法 | |
| CN107680977B (zh) | 一种减小暗电流的背照式像素单元结构及其形成方法 | |
| WO2017028546A1 (zh) | 具有三维晶体管结构的背照式图像传感器及其形成方法 | |
| CN105826331A (zh) | 采用背照式深沟槽隔离的背照式图像传感器的制作方法 | |
| CN107919372A (zh) | 一种背照式cmos图像传感器像素单元及其制作方法 | |
| CN107482026B (zh) | 防止划片损伤的cmos图像传感器结构及其制作方法 | |
| CN107221541B (zh) | 图像传感器的制备方法 | |
| CN105762160B (zh) | 背照式全局像素单元结构及其制备方法 | |
| TW202105699A (zh) | 影像感測器、用於影像感測器的半導體結構及其製造方法 | |
| CN107507842B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| CN104576660A (zh) | 背照式cmos传感器及制备该传感器的方法 | |
| CN107706201B (zh) | 一种减小暗电流的背照式像素单元结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |