[go: up one dir, main page]

CN110289244B - 一种敏感信息防侵入式攻击的密码芯片 - Google Patents

一种敏感信息防侵入式攻击的密码芯片 Download PDF

Info

Publication number
CN110289244B
CN110289244B CN201910667312.0A CN201910667312A CN110289244B CN 110289244 B CN110289244 B CN 110289244B CN 201910667312 A CN201910667312 A CN 201910667312A CN 110289244 B CN110289244 B CN 110289244B
Authority
CN
China
Prior art keywords
shielding
photoetching
masking
pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910667312.0A
Other languages
English (en)
Other versions
CN110289244A (zh
Inventor
杨祎巍
匡晓云
林伟斌
黄开天
崔超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China South Power Grid International Co ltd
China Southern Power Grid Co Ltd
Original Assignee
China South Power Grid International Co ltd
China Southern Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China South Power Grid International Co ltd, China Southern Power Grid Co Ltd filed Critical China South Power Grid International Co ltd
Priority to CN201910667312.0A priority Critical patent/CN110289244B/zh
Publication of CN110289244A publication Critical patent/CN110289244A/zh
Application granted granted Critical
Publication of CN110289244B publication Critical patent/CN110289244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种密码芯片,光刻蚀结构均由光刻蚀工艺而成,而在光刻蚀工艺中由于光学邻近效应会使得版图中的图形发生畸变。由于该预设版图经过光刻蚀所得到的光刻蚀结构的形貌会发生畸变,上述畸变具有较强的随机性,使得通过同一预设版图所光刻蚀出来的光刻蚀结构的形貌以及寄生电容值不尽相同。上述物理不可克隆函数电路可以生成对应上述各个光刻蚀结构的寄生电容值的密钥,当密码芯片受到侵入式攻击时,位于顶层金属层的光刻蚀结构会遭受破坏且无法通过其他手段恢复,从而造成物理不可克隆函数电路输出的密钥发生错误,使得有解密模块无法解密出存储模块中存储的密文,有效保护存储模块内存储信息的安全。

Description

一种敏感信息防侵入式攻击的密码芯片
技术领域
本发明涉及集成电路技术领域,特别是涉及一种敏感信息防侵入式攻击的密码芯片。
背景技术
随着社会不断的进步以及科技不断的发展,集成电路技术得到了极大的发展,相应的芯片的种类也越来越多。密码芯片是一个可独立进行密钥生成、加解密的装置,密码芯片通常用于存储一些敏感信息,主要用于保护商业隐私和数据安全。
在现有技术中,密码芯片多使用有源屏蔽层等技术对芯片进行防护,抵御侵入式攻击。有源屏蔽层仅能探测到信号的通断,在攻击方将有源屏蔽层中的信号线桥连的情况下,难以检测到攻击。所以如何提供一种具有良好防护性能的密码芯片是本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种敏感信息防侵入式攻击的密码芯片,可以在受到御侵入式攻击时,有效保护存储的信息。
为解决上述技术问题,本发明提供一种敏感信息防侵入式攻击的密码芯片,包括功能层和位于所述功能层上的顶层金属层;
所述顶层金属层设置有至少一个光刻蚀结构,所述光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体,所述第一导体与所述第二导体均通过预设版图光刻蚀而成;
所述预设版图包括对应第一导体的第一遮蔽图形,以及对应第二导体的第二遮蔽图形;所述第一遮蔽图形包括至少一个沿预设方向延伸的遮蔽指;
所述功能层设置有解密模块和存储模块,包括所述光刻蚀结构的物理不可克隆函数电路用于产生密钥;所述解密模块用于接收所述密钥和所述存储模块中存储的密文,并通过所述密钥对所述密文解密,以解密出明文。
可选的,所述第一遮蔽图形包括多个遮蔽指,所述遮蔽指的长度值均相同。
可选的,所述第一遮蔽图形与所述第二遮蔽图形之间具有间隙,所述间隙的任一处宽度值均相同。
可选的,所述第二遮蔽图形呈环形包围所述第一遮蔽图形,所述第一遮蔽图形包括一遮蔽块和至少两个沿不同方向延伸的所述遮蔽指,所述遮蔽指与所述遮蔽块相互接触。
可选的,所述第一遮蔽图形包括四个所述遮蔽指,所述第一遮蔽图形呈十字形。
可选的,所述第一遮蔽图形包括一遮蔽块和至少两个沿同一方向延伸的所述遮蔽指,所述遮蔽指与所述遮蔽块相互接触。
可选的,所述第二遮蔽图形与所述第一遮蔽图形构成叉指状图形。
可选的,所述解密模块还用于接收明文,并根据所述密钥对所述明文加密,以加密成密文使所述存储模块存储。
可选的,所述物理不可克隆函数电路还包括运算放大器,所述顶层金属层设置有至少四个所述光刻蚀结构,所述光刻蚀结构分为第一光刻蚀结构和第二光刻蚀结构,一所述第一光刻蚀结构与一所述第二光刻蚀结构相互串联以在所述第一光刻蚀结构与所述第二光刻蚀结构之间形成有连接点;所述运算放大器的一输入端与一所述连接点连接,所述运算放大器的另一输入端与另一所述连接点连接。
可选的,所述运算放大器位于所述功能层。
本发明所提供的一种密码芯片,包括功能层和位于功能层上的顶层金属层;顶层金属层设置有至少一个光刻蚀结构,光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体,第一导体与第二导体均通过预设版图光刻蚀而成;预设版图包括对应第一导体的第一遮蔽图形,以及对应第二导体的第二遮蔽图形;第一遮蔽图形包括至少一个沿预设方向延伸的遮蔽指;功能层设置有解密模块和存储模块,包括光刻蚀结构的物理不可克隆函数电路用于产生密钥;解密模块用于接收密钥和存储模块中存储的密文,并通过密钥对密文解密,以解密出明文。
由此可见,本发明提供的密码芯片中,由于光刻蚀结构均由光刻蚀工艺而成,而在光刻蚀工艺中由于光学邻近效应会使得版图中的图形发生畸变。由于上述第一遮蔽图形具有沿预设方向延伸的遮蔽指,而使用该预设版图经过光刻蚀所得到的光刻蚀结构的形貌会发生畸变。受制备工艺中随机扰动的影响,上述畸变具有较强的随机性,使得通过同一预设版图所光刻蚀出来的光刻蚀结构的形貌均不相同,相应的各个光刻蚀结构的寄生电容值也不相同。上述物理不可克隆函数电路可以生成对应上述各个光刻蚀结构的寄生电容值的密钥,且该密钥完全随机具有唯一性。当密码芯片受到侵入式攻击时,位于顶层金属层的光刻蚀结构会遭受破坏且无法通过其他手段恢复,从而造成物理不可克隆函数电路输出的密钥发生错误,使得有解密模块无法解密出存储模块中存储的密文,进而有效保护存储模块内存储信息的安全。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种密码芯片的结构框图;
图2为图1中光刻蚀结构的结构示意图;
图3为本发明实施例所提供的一种预设版图的结构示意图;
图4为本发明实施例所提供的第一种具体的预设版图的结构示意图;
图5为本发明实施例所提供的第二种具体的预设版图的结构示意图;
图6为本发明实施例所提供的第三种具体的预设版图的结构示意图;
图7为本发明实施例所提供的一种具体的物理不可克隆函数电路的电路图。
图中:1.顶层金属层、2.功能层、3.光刻蚀结构、31.第一导体、32.第二导体、33.第一光刻蚀结构、34.第二光刻蚀结构、35.串联光刻蚀结构、4.物理不可克隆函数电路、5.解密模块、6.存储模块、71.第一遮蔽图形、711.遮蔽指、712.遮蔽块、72.第二遮蔽图形、8.运算放大器。
具体实施方式
本发明的核心是提供一种敏感信息防侵入式攻击的密码芯片。在现有技术中,密码芯片多使用有源屏蔽层等技术对芯片进行防护,抵御侵入式攻击。有源屏蔽层仅能探测到信号的通断,在攻击方将有源屏蔽层中的信号线桥连的情况下,难以检测到攻击。
而本发明所提供的一种密码芯片中,由于光刻蚀结构均由光刻蚀工艺而成,而在光刻蚀工艺中由于光学邻近效应会使得版图中的图形发生畸变。由于上述第一遮蔽图形具有沿预设方向延伸的遮蔽指,而使用该预设版图经过光刻蚀所得到的光刻蚀结构的形貌会发生畸变。受制备工艺中随机扰动的影响,上述畸变具有较强的随机性,使得通过同一预设版图所光刻蚀出来的光刻蚀结构的形貌均不相同,相应的各个光刻蚀结构的寄生电容值也不相同。上述物理不可克隆函数电路可以生成对应上述各个光刻蚀结构的寄生电容值的密钥,且该密钥完全随机具有唯一性。当密码芯片受到侵入式攻击时,位于顶层金属层的光刻蚀结构会遭受破坏且无法通过其他手段恢复,从而造成物理不可克隆函数电路输出的密钥发生错误,使得有解密模块无法解密出存储模块中存储的密文,进而有效保护存储模块内存储信息的安全。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图2以及图3,图1为本发明实施例所提供的一种密码芯片的结构框图;图2为图1中光刻蚀结构的结构示意图;图3为本发明实施例所提供的一种预设版图的结构示意图。
参见图1,在本发明实施例中,所述密码芯片包括功能层2和位于所述功能层2上的顶层金属层1;所述顶层金属层1设置有至少一个光刻蚀结构3,所述光刻蚀结构3包括沿水平方向分布且相互隔离的第一导体31和第二导体32,所述第一导体31与所述第二导体32均通过预设版图光刻蚀而成;所述预设版图包括对应第一导体31的第一遮蔽图形71,以及对应第二导体32的第二遮蔽图形72;所述第一遮蔽图形71包括至少一个沿预设方向延伸的遮蔽指711;所述功能层2设置有解密模块5和存储模块6,包括所述光刻蚀结构3的物理不可克隆函数电路4用于产生密钥;所述解密模块5用于接收所述密钥和所述存储模块6中存储的密文,并通过所述密钥对所述密文解密,以解密出明文。
通常情况下,密码芯片中包括有多层金属层,在金属层中通常设置有负责将不同电路相互电连接的金属线,而位于整个加密芯片最上层的金属层通常为顶层金属层1。在本发明实施例中顶层金属层1位于功能层2之上,功能层2用于实现密码芯片的主要功能,例如存储信息等等。当密码芯片受到侵入式攻击,即通过外力对芯片造成破坏时,通常需要先破坏顶层金属层1,再入侵到存储信信息的功能层2以非法获取信息。有关顶层金属层1的具体材质可以参考现有技术,在此不再进行赘述。
参见图2以及图3,在本发明实施例中,顶层金属层1设置有至少一个光刻蚀结构3,该光刻蚀结构3包括沿水平方向分布且相互隔离的第一导体31和第二导体32,第一导体31与第二导体32均通过预设版图光刻蚀而成。
上述第一导体31与第二导体32之间需要相互隔离,以使第一导体31与第二导体32之间产生寄生电容。上述第一导体31以及第二导体32的材质通常为金属,与上述顶层金属层1的材质相同。有关第一导体31和第二导体32的具体材质视具体情况而定,在本发明实施例中不做具体限定。
上述第一导体31和第二导体32,即光刻蚀结构3具体是应用光刻蚀工艺,通过预设版图在顶层金属层1刻蚀而成。上述光刻蚀结构3可以理解为电容,有关光刻蚀工艺的具体内容可以参考现有技术,在此不再进行赘述。而在应用光刻蚀工艺时,由于光学邻近效应以及制备过程中工艺的随机扰动,会导致同一预设版图所制备而出的光刻蚀结构3的形貌均不相同,从而导致光刻蚀结构3的寄生电容值均不相同。需要说明的是,在实际过程中使用如图3所示的预设版图所制备而成的光刻蚀结构3的形貌可能与图2仍然具有一定差异,在本发明实施例中图2与图3的对比可以看出光学邻近效应对光刻蚀结构3形貌的影响。
参见图3,上述预设版图包括对应第一导体31的第一遮蔽图形71,以及对应第二导体32的第二遮蔽图形72;第一遮蔽图形71包括至少一个沿预设方向延伸的遮蔽指711。需要说明的是,通常情况下第一遮蔽图形71除了需要具有遮蔽指711之外,还需要具有遮蔽块712,而遮蔽指711会与遮蔽块712相接触,使得在水平方向上遮蔽指711会延伸出遮蔽块712,至少构成凸字形结构,以在预设版图中形成拐角。需要说明的是,在本发明实施例中,若第一遮蔽图形71仅仅呈一矩形,通常不认为其具有遮蔽指711这一凸起结构。
在本发明实施例中,对于第二遮蔽图形72的具体形貌不做具体限定,该第二遮蔽图形72可以不具有遮蔽指711这一结构,即第二遮蔽图形72可以仅为一矩形。需要说明的是,上述第一遮蔽图形71与第二遮蔽图形72之间需要具有一间隙,以保证第一导体31和第二导体32之间相互隔离以形成寄生电容。有关第一遮蔽图形71与第二遮蔽图形72的具体形貌将在下述发明实施例中做详细介绍,在此不再进行赘述。
作为优选的,在本发明实施例中,上述第一遮蔽图形71可以设置有多个遮蔽指711,而为了便于预设版图的制作,以及为了减少设计带来的干扰,上述多个遮蔽指711的长度值可以均相同。
作为优选的,为了增加第一遮蔽图形71与第二遮蔽图形72之间的拐角的数量,上述第一遮蔽图形71与第二遮蔽图形72之间间隙的任一处宽度值可以均相同。由于遮蔽指711的存在,当第一遮蔽图形71与第二遮蔽图形72之间间隙的任一处宽度值均相同时,可以使第二遮蔽图形72也具有对应遮蔽指711的拐角,从而有效增加预设版图中拐角的数量,进而有效增加预设版图的工艺敏感性。
需要说明的是,通常情况下,为了保证预设版图在光刻蚀工艺中具有明显的光学邻近效应,上述遮蔽指711的长度值通常需要大于间隙的宽度值,以保证第一遮蔽图形71在水平方形具有明显凸起,从而使得预设版图具有明显的光学邻近效应,此时该预设版图为工艺敏感版图。还需要说明的是,为了保证预设版图可以依据光学邻近效应产生不同的集成电路光刻蚀结构3,上述遮蔽指711的长度值以及间隙的宽度值需要大于所使用的光刻蚀工艺的最小尺寸。
在本发明实施例中,密码芯片中设置有物理不可克隆函数电路4(PUF),该物理不可克隆函数电路4的核心是上述光刻蚀结构3,该物理不可克隆函数电路4可以基于上述光刻蚀结构3的寄生电容值生成数字化的标识数据。由于光刻蚀结构3的寄生电容值具有极强的随机性,使得不同密码芯片中物理不可克隆函数电路4输出的标识数据完全随机,可以作为密钥使用。有关物理不可克隆函数电路4的具体结构将在下述发明实施例中做详细介绍,在此不再进行赘述。
上述功能层2设置有解密模块5和存储模块6,其中存储模块6中存储有密文,即加密的敏感信息;而解密模块5可以同时获取物理不可克隆函数电路4产生的密钥以及存储模块6存储的密文,并通过该密钥对该密文进行解密,以解密出该密文对应的明文。需要说明的是,当仅获取存储模块6中存储的密文时,由于没有密钥的存在,则无法从该密文中解析出明文。而在侵入式攻击时,会破坏光刻蚀结构3的结构,从而导致密钥改变甚至失效,进而会导致密文无法被解密成明文,从而保护存储模块6中存储信息的安全。有关解密模块5和存储模块6各自的具体结构可以参考现有技术,在此不再进行赘述。相应的,有关上述功能层2的材质同样可以参考现有技术,在此不再进行赘述。
通常情况下,上述解密模块5还可以用于接收明文,并根据所述密钥对所述明文加密,以加密成密文使所述存储模块6存储。即上述解密模块5通常还具有加密功能,该解密模块5通常为加解密模块5,该解密模块5还可以在接收到某一篇明文时,根据物理不可克隆函数电路4输出的密钥对该明文进行加密,以加密成一篇密文,并发送至存储模块6存储该密文。
本发明实施例所提供的一种密码芯片中,由于光刻蚀结构3均由光刻蚀工艺而成,而在光刻蚀工艺中由于光学邻近效应会使得版图中的图形发生畸变。由于上述第一遮蔽图形71具有沿预设方向延伸的遮蔽指711,而使用该预设版图经过光刻蚀所得到的光刻蚀结构3的形貌会发生畸变。受制备工艺中随机扰动的影响,上述畸变具有较强的随机性,使得通过同一预设版图所光刻蚀出来的光刻蚀结构3的形貌均不相同,相应的各个光刻蚀结构3的寄生电容值也不相同。上述物理不可克隆函数电路4可以生成对应上述各个光刻蚀结构3的寄生电容值的密钥,且该密钥完全随机具有唯一性。当密码芯片受到侵入式攻击时,位于顶层金属层1的光刻蚀结构3会遭受破坏且无法通过其他手段恢复,从而造成物理不可克隆函数电路4输出的密钥发生错误,使得有解密模块5无法解密出存储模块6中存储的密文,进而有效保护存储模块6内存储信息的安全。
有关本发明所提供的密码芯片中光刻蚀结构3的具体结构将在下述发明实施例中做详细介绍。
请参考图4,图5以及图6,图4为本发明实施例所提供的第一种具体的预设版图的结构示意图;图5为本发明实施例所提供的第二种具体的预设版图的结构示意图;图6为本发明实施例所提供的第三种具体的预设版图的结构示意图。
区别于上述发明实施例,本发明实施例是在上述发明实施例的基础上,进一步的对密码芯片中光刻蚀结构3的结构,特别是制备光刻蚀结构3所需的预设版图的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍,在此不再进行赘述。
在本发明实施例中,一共提供三种预设版图的结构,该三种预设版图结构均可以保证预设版图为工艺敏感版图,根据该预设版图可以制备出寄生电容值不同的集成电路光刻蚀结构3。
第一种,参见图4,所述第二遮蔽图形72呈环形包围所述第一遮蔽图形71,所述第一遮蔽图形71包括一遮蔽块712和至少两个沿不同方向延伸的所述遮蔽指711,所述遮蔽指711与所述遮蔽块712相互接触。
上述第二遮蔽图形72需要呈环形包围第一遮蔽图形71,而第一遮蔽图形71需要包括至少两个沿不同方向从遮蔽块712向第二遮蔽图形72延伸的遮蔽指711,遮蔽指711与遮蔽块712需要相互接触。具体的,由于在现阶段用于设置集成电路的版图中的角度通常只能设置45°、90°、135°、180°四种,相应的本种结构的预设版图通常呈轴对称结构。为了保证本种结构的预设版图在使用过程中可以产生充足的光学邻近效应,上述第一遮蔽图形71通常呈十字形,此时第一遮蔽图形71包括四个遮蔽指711,四个遮蔽指711的一端与四个遮蔽指711之间的遮蔽块712接触,共同构成该十字型结构的第一遮蔽图形71。此时,该第一遮蔽图形71和第二遮蔽图形72共同构成一呈中心对称结构的图形。
第二种,参见图5,本种结构的预设版图与图所示的预设版图的结构大体类似,在本种预设版图中第一遮蔽图形71也呈十字形,区别之处为在本种预设版图结构中,第一遮蔽图形71中的遮蔽指711的宽度值小于遮蔽块712边长的长度值。上述遮蔽块712通常呈方形,此时遮蔽块712的四个角突出遮蔽指711,从而相比于图4,在由该第一遮蔽图形71和第二遮蔽图形72共同构成的预设版图中增加了更多的拐角,以增加制备工艺中随机扰动对经光刻蚀工艺最终制备而成的集成电路光刻蚀结构3形貌的影响。
第三种,参见图6,所述第一遮蔽图形71包括一遮蔽块712和至少两个沿同一方向延伸的所述遮蔽指711,所述遮蔽指711与所述遮蔽块712相互接触。上述第一遮蔽图形71中遮蔽块712主要呈矩形,同时上述遮蔽指711相互平行且具有一定的间距,通常情况下,上述遮蔽指711会沿遮蔽块712的长边平行分布。具体的,为了保证第一遮蔽图形71与第二遮蔽图形72之间具有充足的拐角,上述第二遮蔽图形72的结构可以与第一遮蔽图形71相类似,同样具有沿同一方向延伸的遮蔽指711,同时第一遮蔽图形71与第二遮蔽图形72相互交叉构成一叉指状图形,即所述第二遮蔽图形72与所述第一遮蔽图形71构成叉指状图形,从而在预设版图中设置有大量拐角,以增加制备工艺中随机扰动对经光刻蚀工艺最终制备而成的集成电路光刻蚀结构3形貌的影响。
本发明实施例具体提供了三种预设版图的结构,该三种预设版图结构均可以保证预设版图为工艺敏感版图,根据该预设版图可以制备出寄生电容值不同的光刻蚀结构3。
有关本发明所提供的密码芯片中物理不可克隆函数电路4的具体结构将在下述发明实施例中做详细介绍。
请参考图7,图7为本发明实施例所提供的一种具体的物理不可克隆函数电路的电路图。
区别于上述发明实施例,本发明实施例是在上述发明实施例的基础上,进一步的对密码芯片的结构,特别是密码芯片中物理不可克隆函数电路4的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍,在此不再进行赘述。
在本发明实施例中,所述物理不可克隆函数电路4还包括运算放大器8,所述顶层金属层1设置有至少四个所述光刻蚀结构3,所述光刻蚀结构3分为第一光刻蚀结构33和第二光刻蚀结构34,一所述第一光刻蚀结构33与一所述第二光刻蚀结构34相互串联以在所述第一光刻蚀结构33与所述第二光刻蚀结构34之间形成有连接点;所述运算放大器8的一输入端与一所述连接点连接,所述运算放大器8的另一输入端与另一所述连接点连接。
上述物理不可克隆函数电路4的一个最基本的单元由四个光刻蚀结构3以及一个运算放大器8构成,该物理不可克隆函数电路4的最基板单元可以输出一比特的0或1随机数值。上述四个光刻蚀结构3分为两个第一光刻蚀结构33以及两个第二光刻蚀结构34,其中一个第一光刻蚀结构33会与一个第二光刻蚀结构34串联形成一串联光刻蚀结构35,而另一第一光刻蚀结构33会与另一个第二光刻蚀结构34串联形成另一串联光刻蚀结构35。由于上述光刻蚀结构3可以理解为电容,相应的上述串联光刻蚀结构35可以理解为串联电容。上述第一光刻蚀结构33与串联的第二光刻蚀结构34之间形成有连接点,而一个运算放大器8通常具有两个输入端,而运算放大器8的两个输入端会各自与一个串联光刻蚀结构35的连接点连接。
需要说明的是,上述连接点通常并不对应一个实体结构,该连接点可以是第一光刻蚀结构33和第二光刻蚀结构34中相互连接的两个端点中的一个。还需要说明的是,上述串联光刻蚀结构35一端通常会连接电源,同时另一端会接地,以形成回路。有关电源的具体电压需要根据运算放大器8而具体设置,在本发明实施例中并不做具体限定。有关运算放大器8的具体结构可以参考现有技术,在此不再进行赘述。
在本发明实施例中,当光刻蚀结构3同为第一光刻蚀结构33或同为第二光刻蚀结构34时,刻蚀该类光刻蚀结构3所用的预设版图需要一致,即刻蚀第一光刻蚀结构33的预设版图需要相同,相应的刻蚀第二光刻蚀结构34的预设版图也需要相;即串联光刻蚀结构35之间的结构在设计时需要保持一致,以排除版图设计对运算放大器8最终生成结果造成的干扰。当然,制备上述第二光刻蚀结构34所使用的第二预设版图的结构可以与制备第一光刻蚀结构33所使用的第一预设版图的结构相同也可以不同,视具体情况而定,在本发明实施例中不做具体限定。
由于在制备上述第一光刻蚀结构33和第二光刻蚀结构34时其形貌会发生畸变,使得两个串联光刻蚀结构35的电容值会发生随机的变化,相应的与同一个运算放大器8连接的两个串联光刻蚀结构35之间的电容值的差异也会随机变化。而上述运算放大器8会作为比较器放大该差异,得到数字化的标识数据。
具体的,当与运算放大器8正输入端连接的串联光刻蚀结构35的电容值大于与运算放大器8负输入端连接的串联光刻蚀结构35的电容值时,运算放大器8会输出“1”,反之则输出“0”。由于串联光刻蚀结构35之间的差异是随机的,即运算放大器8所输出的“1”或“0”是随机的。当物理不可克隆函数电路4包括多个上述物理不可克隆函数电路4的最基板单元时,则可以随机生成一串随机数字作为密钥。此时,使用同一预设版图、相同工艺以及相同材料做制备出的密码芯片中,不同物理不可克隆函数电路4输出的密钥均完全随机。通常情况下,为了保护密码芯片中的物理不可克隆函数电路4不易损坏,结构相对精密的运算放大器8通常需要位于功能层2中受顶层金属层1保护。
本发明实施例所提供的一种密码芯片,由于在制备过程中制备各个串联光刻蚀结构35所使用的版图相同,可以排除设计对串联光刻蚀结构35所造成的影响。上述运算放大器8可以放大不同串联光刻蚀结构35之间的差异,得到数字化的标识数据。而该标识数据完全随机,可以作为密钥使用。上述物理不可克隆函数电路4仅由串联光刻蚀结构35和运算放大器8构成,其结构非常简单。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种密码芯片进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种敏感信息防侵入式攻击的密码芯片,其特征在于,包括功能层和位于所述功能层上的顶层金属层;
所述顶层金属层设置有至少一个光刻蚀结构,所述光刻蚀结构包括沿水平方向分布且相互隔离的第一导体和第二导体,所述第一导体与所述第二导体均通过预设版图光刻蚀而成;
所述预设版图包括对应第一导体的第一遮蔽图形,以及对应第二导体的第二遮蔽图形;所述第一遮蔽图形包括至少一个沿预设方向延伸的遮蔽指;
所述功能层设置有解密模块和存储模块,包括所述光刻蚀结构的物理不可克隆函数电路用于生成对应光刻蚀结构的寄生电容值的密钥;所述解密模块用于接收所述密钥和所述存储模块中存储的密文,并通过所述密钥对所述密文解密,以解密出明文。
2.根据权利要求1所述的密码芯片,其特征在于,所述第一遮蔽图形包括多个遮蔽指,所述遮蔽指的长度值均相同。
3.根据权利要求2所述的密码芯片,其特征在于,所述第一遮蔽图形与所述第二遮蔽图形之间具有间隙,所述间隙的任一处宽度值均相同。
4.根据权利要求1所述的密码芯片,其特征在于,所述第二遮蔽图形呈环形包围所述第一遮蔽图形,所述第一遮蔽图形包括一遮蔽块和至少两个沿不同方向延伸的所述遮蔽指,所述遮蔽指与所述遮蔽块相互接触。
5.根据权利要求4所述的密码芯片,其特征在于,所述第一遮蔽图形包括四个所述遮蔽指,所述第一遮蔽图形呈十字形。
6.根据权利要求1所述的密码芯片,其特征在于,所述第一遮蔽图形包括一遮蔽块和至少两个沿同一方向延伸的所述遮蔽指,所述遮蔽指与所述遮蔽块相互接触。
7.根据权利要求6所述的密码芯片,其特征在于,所述第二遮蔽图形与所述第一遮蔽图形构成叉指状图形。
8.根据权利要求1所述的密码芯片,其特征在于,所述解密模块还用于接收明文,并根据所述密钥对所述明文加密,以加密成密文使所述存储模块存储。
9.根据权利要求1至8任一项权利要求所述的密码芯片,其特征在于,所述物理不可克隆函数电路还包括运算放大器,所述顶层金属层设置有至少四个所述光刻蚀结构,所述光刻蚀结构分为第一光刻蚀结构和第二光刻蚀结构,一所述第一光刻蚀结构与一所述第二光刻蚀结构相互串联以在所述第一光刻蚀结构与所述第二光刻蚀结构之间形成有连接点;所述运算放大器的一输入端与一所述连接点连接,所述运算放大器的另一输入端与另一所述连接点连接。
10.根据权利要求9所述的密码芯片,其特征在于,所述运算放大器位于所述功能层。
CN201910667312.0A 2019-07-23 2019-07-23 一种敏感信息防侵入式攻击的密码芯片 Active CN110289244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910667312.0A CN110289244B (zh) 2019-07-23 2019-07-23 一种敏感信息防侵入式攻击的密码芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910667312.0A CN110289244B (zh) 2019-07-23 2019-07-23 一种敏感信息防侵入式攻击的密码芯片

Publications (2)

Publication Number Publication Date
CN110289244A CN110289244A (zh) 2019-09-27
CN110289244B true CN110289244B (zh) 2024-07-30

Family

ID=68023818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910667312.0A Active CN110289244B (zh) 2019-07-23 2019-07-23 一种敏感信息防侵入式攻击的密码芯片

Country Status (1)

Country Link
CN (1) CN110289244B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210272311U (zh) * 2019-07-23 2020-04-07 南方电网科学研究院有限责任公司 一种密码芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
AU2004226966B2 (en) * 2000-02-15 2006-10-26 Silverbrook Research Pty Ltd Validating an authentication chip using a secret key
AU2004201742B2 (en) * 2000-02-15 2004-06-03 Silverbrook Research Pty Ltd Consumables validation chip
US9729317B2 (en) * 2014-01-30 2017-08-08 Mentor Graphics Corporation Optical physical uncloneable function
DE102015208525A1 (de) * 2015-05-07 2016-03-24 Siemens Aktiengesellschaft Generieren eines kryptographischen Schlüssels
KR102071937B1 (ko) * 2017-04-27 2020-01-31 김태욱 식별키 생성장치 및 식별키 생성방법
CN109308424B (zh) * 2017-07-26 2024-09-20 北京芯愿景软件技术股份有限公司 一种防破解芯片的设计方法及防破解芯片
CN109829339A (zh) * 2017-11-23 2019-05-31 北京芯愿景软件技术有限公司 一种防破解电路模块及防破解电路模块的设计方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210272311U (zh) * 2019-07-23 2020-04-07 南方电网科学研究院有限责任公司 一种密码芯片

Also Published As

Publication number Publication date
CN110289244A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
EP3454318B1 (en) Security system with entropy bits generated by a puf
EP2650813B1 (en) Device and method for generating an identification key
US9197412B2 (en) Low-complexity electronic circuit protected by customized masking
JP2020501438A (ja) 裏面セキュリティ・シールド
US20140037089A1 (en) Encryption processing device and method
Otto Fault attacks and countermeasures.
US20130254559A1 (en) Access-controlled data storage medium
JP2003051820A (ja) 集積回路におけるデータの保護蓄積
Konigsmark et al. System-of-PUFs: Multilevel security for embedded systems
US20200043869A1 (en) Tamper detection in integrated circuits
BR112013012216B1 (pt) proteção contra as escutas passivas
CN210272311U (zh) 一种密码芯片
EP3343832B1 (en) Physical unclonable function circuit structure
US9147090B2 (en) Mesh grid protection system
US10032729B2 (en) Apparatus and method for generating identification key
KR101541597B1 (ko) 식별키 생성 장치 및 방법
CN110289244B (zh) 一种敏感信息防侵入式攻击的密码芯片
Valavi et al. Physically unclonable functions based on small delay defects in QCA
Koblah et al. Hardware moving target defenses against physical attacks: Design challenges and opportunities
US20240305452A1 (en) Generating cryptographic security parameters responsive to conductive mesh-captured radiances
Gao et al. iPROBE-O: FIB-aware place and route for probing protection using orthogonal shields
Achary Cryptography and network security: an introduction
EP3907633B1 (en) System and method for obfuscating opcode commands in a semiconductor device
Tariguliyev et al. Reliability and security of arbiter‐based physical unclonable function circuits
CA2343155C (en) Access-protected data carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant