CN110085583B - 半导体器件和操作方法 - Google Patents

Abstract

本公开涉及一种半导体器件布置和一种操作半导体器件布置的方法。所述半导体器件可以被布置为用于双向操作。所述半导体器件布置可以包括：场效应集体管，其包括第一输入端子和第二输入端子；控制端子；连接在所述第一端子和所述控制端子之间的第一二极管；以及连接在所述第二端子和所述控制端子之间的第二二极管；其中所述第一端子和所述第二端子被配置和布置为连接到相应的信号线。

Description

半导体器件和操作方法

技术领域

本公开涉及半导体器件和操作方法。具体地，本公开涉及双向器件和相关联的操作方法。更具体地，本公开涉及双向ESD保护器件。

背景技术

静电放电(ESD)保护半导体器件一般可以被分类为单向的或者双向的。单向的ESD保护器件可以适合于保护ESD事件通常高于或低于预定参考电压的电路。因此，单向的器件的特征在于非对称的IV(电流-电压)特性；对于一个极性，击穿电压由正向偏置pn结限定，对于另一个相反的极性，击穿电压大得多。双向的ESD保护器件可以适合于保护ESD事件高于和低于预定参考电压的电路。因此，双向的器件的特征在于对称的IV(电流-电压)特性；对于两种极性，击穿电压都远大于正向电压。

对于一些应用，双向的器件的击穿电压可以小于6伏，例如在2伏至4伏的范围内。同时，泄漏电流应该很小；这意味着泄漏电流小于1μA，优选地小于1nA。

双向的ESD保护可以由两个背对背(即，阳极对阳极或阴极对阴极)连接的齐纳二极管提供。然而，利用这样的布置，由于齐纳隧穿是主要的击穿机制，因此不可能实现远低于6伏的击穿电压并且同时实现低泄漏电流。

已知金属氧化物半导体(MOS)二极管具有低切换电压和低泄漏电流，因此使得它们适合于ESD保护器件。然而，因为MOS晶体管的栅极必须连接到两个端子(漏极或者源极)中的一个，所以不可能有双向的功能。

发明内容

根据实施例，提供一种半导体器件布置，其用于双向操作，所述半导体器件布置包括：场效应晶体管，其包括第一输入端子和第二输入端子；控制端子；第一二极管，其连接在所述第一端子和所述控制端子之间；以及第二二极管，其连接在所述第二端子和所述控制端子之间；其中所述第一端子和所述第二端子被配置和布置为连接到相应的信号线。

可选地，所述第一二极管的阳极连接到所述第一端子并且所述第一二极管的阴极连接到所述控制端子，以及所述第二二极管的阳极连接到所述第一端子并且所述第二二极管的阴极连接到所述控制端子。

可选地，所述第一二极管的阴极连接到所述第一端子并且所述第一二极管的阳极连接到所述控制端子，以及所述第二二极管的阴极连接到所述第二端子并且所述第二二极管的阳极连接到所述控制端子。

所述场效应管还可以包括第一导电类型的半导体衬底；以及由所述半导体区隔开的第一端子区和第二端子区由第二导电类型形成，其中所述第一导电类型与所述第二导电类型相反；并且主体端子连接到所述半导体衬底。

可选地，所述半导体衬底可以包括：第一主体二极管，其布置在所述主体端子和所述第一端子区之间；以及第二主体二极管，其布置在所述主体端子和所述第二端子区之间。所述半导体衬底可以包括：第一主体二极管，其布置在所述主体端子和所述第一端子区之间；以及第二主体二极管，其布置在所述主体端子和所述第二端子区之间。

静电放电保护布置可以包括根据实施例的所述半导体器件布置。

集成电路可以包括第一域和第二域。根据实施例，第一域可以通过半导体器件布置连接到第二域。

根据实施例，提供了一种操作半导体器件布置的方法，其包括：将所述器件的所述第一端子连接到承载第一偏置电压的第一信号线，并且将所述第二端子连接到承载第二偏置电压的第二信号线；将连接在所述第一端子和控制端子之间的第一二极管正向偏置，并且将连接在所述第二端子和所述控制端子之间的第二二极管反向偏置；其中，所述控制端子上的电压基本上等于所述第一端子上的电压。

可选地，控制端子上的电压可以等于偏置电压减去第一二极管的正向电压。第一端子、第二端子、以及控制端子可以是场效应晶体管的端子。场效应晶体管还可以包括第一主体二极管和第二主体二极管，其中第一主体二极管处于阻断模式并且第二主体二极管处于正向模式，使得场效应晶体管的另外的端子区的电压基本上等于第二端子上的电压。可选地，另外的端子上的电压可以比第二端子上的电压高等于第二体二极管的正向电压的电压。

根据实施例，还提供了一种制造用于双向操作的半导体器件布置的方法，该方法包括：形成场效应晶体管，所述场效应晶体管包括第一输入端子、第二输入端子、以及控制端子；将第一二极管布置为连接在所述第一端子和所述控制端子之间；将第二二极管布置为连接在所述第二端子和所述控制端子之间；其中，所述第一端子和所述第二端子被配置和布置为连接到相应的信号线。

附图说明

在附图和以下说明书中，相同的附图标记代表相同的特征。

在下文中仅参考附图通过示例的方式进一步描述本发明，其中：

图1a是根据实施例的用于双向操作的半导体器件的示意图；

图1b是根据实施例的用于双向操作的半导体器件的示意图；

图2示出了根据图1a的实施例的用于双向操作的半导体器件的等效电路；

图3示出了电势差V_gate-body相对于偏置电压V_bias的曲线图；

图4示出了根据实施例的半导体器件的典型的电流-电压(I-V)特性；

图5示出了与图2的等效电路，其包括反并联二极管的布置；

图6示出了根据实施例的半导体器件的应用，其用于集成电路布置中的ESD保护；并且

图7示出了根据图2的半导体器件的串联布置。

具体实施方式

图1a示出了根据实施例的用于双向ESD保护的半导体器件100。半导体器件100包括由第一导电类型形成的半导体衬底102。第一端子区104和第二端子区106形成在半导体衬底102中，使得第一端子区104通过半导体衬底102的划分部与第二端子区106隔开。半导体衬底102的该划分部在操作期间创建半导体器件100的沟道(或反向)区108。

控制端子110被布置在半导体衬底102的形成沟道(或反向)区108的划分部的上方。第一端子112形成在第一端子区104上，并且第二端子114形成在第二端子区106上。另外的端子区116可以形成在半导体衬底102上，与控制端子110、第一端子区104和第二端子区106相对。

通过在衬底的在半导体器件的操作期间创建沟道(或反向)区108的部分之上在半导体衬底102上形成氧化物118(例如SiO₂)，来形成MOS结构的控制端子。然后将由金属层(或者替代性地由多晶硅层)形成的接触层120形成在所述氧化物上以完成控制端子110。

可以通过注入和/或扩散到半导体衬底102中来形成第一端子区104和第二端子区106。然后在第一端子区104和第二端子区106上形成适当的金属接触以分别形成第一端子112和第二端子114。

在本公开的上下文中，半导体衬底102也可以被称为半导体器件100的主体(body)，并且另外的端子116可以被称为主体端子。具有与半导体衬底102(或者主体)相反的导电类型的第一端子区104和第二端子区106的布置在半导体衬底102和相应的第一端子区和第二端子区之间形成了所谓的主体二极管。具体地，在第一导电类型的第一端子区104和第二导电类型的半导体衬底102之间创建第一主体二极管122。在第一导电类型的第一端子区106和第二导电类型的半导体衬底之间创建第二主体二极管124。图1a示出了半导体衬底102是p掺杂的实施例中的第一主体二极管122和第二主体二极管124。在这种情况下，第一主体二极管122和第二主体二极管124的阳极都由半导体衬底102形成。同样地，图1b示出了半导体衬底102是n掺杂的实施例。本领域的技术人员将理解，第一主体二极管122和第二主体二极管124的阴极因此由n型半导体衬底102形成。图1a和图1b的布置是有效的MOS晶体管。

除了第一主体二极管122和第二主体二极管124以外，另外的控制端子二极管126、128可以连接在控制端子110和第一端子112、第二端子114之间。第一控制端子二极管126连接在第一端子112和控制端子110之间，并且第二控制端子二极管128连接在第二端子114和控制端子110之间。第一控制端子二极管126和第二控制端子二极管128可以集成在衬底上，或者它们可以外部地分别连接在第一端子112和控制端子110，以及第二端子114和控制端子110之间。通过第一主体二极管122、第二主体二极管124、第一控制端子二极管126、和第二控制端子二极管128的布置，所述器件布置的结构因此被称为是对称的。图1a示出了半导体衬底是p掺杂的情况下的第一控制端子二极管126和第二控制端子二极管128。在这种情况下，第一控制端子二极管126和第二控制端子二极管128的阴极连接到控制端子110。如图1b所示，对于本领域的技术人员将清楚的是，当半导体衬底102是n掺杂时，第一控制端子二极管126和第二控制端子二极管128的阳极都连接到控制端子110。

图2示出了根据图1a的布置的等效电路，并且相同的附图标记对应相同的特征。在图2中，用于双向操作的半导体器件100跨接在具有不同电势的两条信号线202、204之间。第一端子112连接到第一信号线204并且第二端子114连接到第二信号线202。例如第一信号线204可以是接地线，而第二信号线202可以是用于要保护的另一电路(未示出)的偏置电压线。第二信号线202的电压可以是相对于第一信号线204的正电压或负电压。由于器件100固有的对称性，不管第一信号线202或第二信号线204上的电压极性如何，器件的运行情况都是类似的。

信号线202、信号线204两端的电压可以是ESD事件或者偏置电压。假设信号线202上的电压(即，第二端子114上的电压)是正的，第二控制端子二极管128将被正向偏置并因此导通。因此，第一控制端子二极管126将被反向偏置并且因此处于阻断模式。在理想情况下，即假设在第二控制端子二极管128的两端没有电压降，控制端子110上的电压将等于或基本上等于第二端子114上的偏置电压。然而实际上，反向偏置的第一控制端子二极管126可以显示出泄漏电流。该泄漏电流可以流过正向偏置的第二控制端子二极管128，根据电流电平导致晶体管两端的电压降。因此实际上，控制端子110上的电压将会以等于第二控制端子二极管128的正向电压的量小于偏置电压。由于反向偏置的第一控制端子二极管126的泄漏电流将很小(例如小于100pA)，因此二极管128的正向电压降将在300mV直到400mV的范围内。

此外，在偏置电压为正时，第二主体二极管124将处于阻断模式并且因此第一主体二极管122将被正向偏置并因此导通，并且在理想情况下，另外的端子区116上的电压将基本上等于接地电势。然而实际上，由于正向偏置的第一主体二极管122的正向电压，另外的端子区116上的电压将会以等于第一主体二极管122的正向电压的量高于接地电势。如前所述，由于反向偏置的第二主体二极管124的泄漏电流将很小(例如小于100pA)，因此二极管122的正向电压降将在300mV直到400mV的范围之内。

以这种方式，控制端子110上的电压将高于控制端子116上的电压。当端子110和端子116之间的电压差超过阈值电压+V_th时，创建连接两个扩散区104和106的沟道(或反向)区108，使得电流可以从端子114流到端子112。

在信号线202上的电压(即，第二端子114上的电压)与(为了简化，在本示例中连接到地的)第一端子112上的电压相比为负的情况下，第二控制端子二极管128将会反向偏置并且因此处于阻断模式。因此，第一控制端子二极管126将会正向偏置并且因此导通。在理想情况下，即假设在第一控制端子二极管126的两端没有电压降，控制端子110上的电压将会与接地电压相同。然而实际上，由于正向偏置的第一控制端子二极管126的正向电压，控制端子110上的电压将会以等于第一控制端子二极管126的正向电压的量低于接地电压。

此外，在偏置电压为负时，第二主体二极管122将处于阻断模式，并且因此第一主体二极管124将正向偏置并因此导通，并且主体端子116上的电压在理想情况下将等于该负偏置电压，但实际上将等于该偏置电压加上第一主体二极管124的正向电压。

在这种情况下，控制端子110的电压将高于控制端子116上的电压。当控制端子110和端子116之间的电压差超过阈值电压+V_th时，创建连接两个扩散区104和106的沟道(或反向)区108，使得电流可以从端子112流到端子114。

概括地说，器件的操作可以如下描述。当偏置电压或者ESD事件为正时：

-如上所述，控制端子110上的电势将为偏置电压减去第二控制端子二极管的正向电压；并且

-另外的端子区116上的电势将为接地电压加上第一主体二极管122的正向电压。

当偏置电压或者ESD事件为负时：

-控制端子110上的电势将为接地电压减去第一控制端子二极管的正向电压；并且

-另外的端子区116上的电势将为偏置电压加上第二主体二极管124的正向电压。

-在这两种情况下，栅极端子110上的电势都将高于主体端子116上的电势。

图3示出了竖直轴上的控制端子110和主体端子116之间的栅极-主体电势差V_GB和水平轴上的第一端子114和第二端子112之间的偏置电压V_bias的曲线图。在上述正和负两种情况下，偏置电压V_bias和控制端子110(或半导体器件的栅极)与主体端子116之间的电势差V_GB之间的关系为正。此外，随着偏置电压V_bias增加，电势差V_GB线性地增加。如上所述，在理想情况下，电势差V_GB跟随偏置电压V_bias。然而，实际上，电势差V_GB将比偏置电压V_bias小相关正向导通二极管的正向电压。在偏置电压V_bias为正和负的两种情况下，控制端子110和主体端子116之间的绝对电势差(即幅值，而不是极性)因此总为正。在这两种情况下，当线202和线204之间的电势差大于晶体管的阈值电压时，器件将切换至导通模式。

图4示出了根据实施例的半导体器件100的典型的电流电压(I-V)特性，其中竖直轴I_LR对应于从线202流到线204(换言之，从第二端子114到第一端子112)的电流，并且水平轴对应于偏置电压V_bias，即线202和线204之间(或者从第二端子114到第一端子112)的电势差。在正的偏置电压V_bias大于正的阈值电压+V_th(MOS晶体管的阈值电压)的情况下，半导体器件在正的正向导通模式区402中操作。同样地，在负的偏置电压V_bias的值大于阈值电压V_th的情况下，半导体器件在负的导通模式区404中操作。

此外，在正或负偏置电压V_bias的值小于阈值电压V_th的情况下，器件将处于阻断模式406。

因此，根据实施例，半导体器件100可以被视为能够对称操作的双向MOS二极管。

可以通过对工艺设置(诸如例如控制端子110下方的块体中的衬底和/或扩散层的掺杂水平)的适当选择来选择阈值电压或者V_th。

根据实施例的半导体器件100的应用可以包括在例如印刷电路板(PCB)的板上(on-board)、ESD或过载保护。其中半导体器件100被布置为保护PCB上的信号线或接触焊盘免受电气过载。

可选地，半导体器件100可以放置横跨在两条信号线之间，如图2所示，以便限制线202和线204之间的电压差。

半导体器件100还可以放置在信号线和电压参考线(例如，接地线)之间。如图2所示，线202可以是信号线并且线204可以是接地线。对于线202上的正极性和负极性，器件100都将会限制信号线和接地线之间的电压差。

在需要低寄生电容的应用中，例如诸如在USB2.0或HDMI串联接口中，半导体器件可以结合低电容转向二极管。在图5中，一对300的两个反并联二极管301和302与半导体器件100串联放置。晶体管301和晶体管302可以选择得很小，因为这样电流将仅在正向偏置方向上流过这些二极管并且这些二极管中的耗散能量将会很小。因此，二极管的电容将会很小；因此，串联连接的二极管对300和半导体器件100的电容也将会很小。

二极管301和302可以外部地添加到半导体器件100，或者它们可以集成在与器件100相同的半导体晶体上；或者可以被包括在与器件100相同的封装件中。

根据本实施例的器件的另一个应用可以是在集成电路的领域中。如图6所示，集成电路可以包括两个或更多个电源域Vdd₁和Vdd₂，其与集成电路的核1和核2相关联。这些域的接地gnd₁和gnd₂经常通过一对反并联二极管300连接，以便在核1和核2之间提供ESD电流路径。在供电电压线Vdd₁与Vdd₂之间通常不存在直接的ESD电流路径。假定器件100的阈值电压大于两个供电电压之间的差，并且在正常操作期间，根据实施例的器件100将处于非导通模式中，则根据实施例的器件100可以放置于电源线Vdd₁与Vdd₂之间。然而，在ESD事件期间，根据实施例的器件将处于导通模式，因此在两个不同电压域之间提供额外的ESD电流路径。

在本申请的上下文中，本领域技术人员将理解，术语第一导电类型可以指的是p型材料或n型材料，并且第二导电类型将是与第一导电类型相反的类型。例如，在第一导电类型为p型的情况下，第二导电类型将为n型，反之亦然。因此，半导体器件100可以是p沟道(或PMOS)器件，或者替代性地是n沟道(NMOS)器件。

本领域的技术人员还将理解，根据实施例的器件100可以与其它器件结合。例如，如图7所示，器件100与另一个这样的器件串联连接，因此使阈值电压加倍。器件100还可以用在触发结构中，其用于触发诸如可控硅整流器(SCR)的另一个器件。

在所附独立权利要求中陈述了本发明的特定的和优选的方面。来自从属和/或独立权利要求的特征的组合可以适当地组合，而不仅仅是如权利要求中所陈述的。

本公开的范围包括在其中明确地或隐含地或任何概括地公开的任何新颖特征或特征的组合，而不管其是否涉及所要求保护的发明或减轻由本发明解决的任何或所有问题。申请人在此发出通知，在本申请或者由此衍生的任何此类进一步申请的审查期间，可对这些特征提出新的权利要求。特别地，参考所附权利要求，来自从属权利要求的特征可以与独立权利要求的特征组合，并且来自相应独立权利要求的特征可以以任何适当的方式组合，而不仅仅是权利要求中列举的具体组合。

在不同的实施例的上下文中描述的特征也可在单个实施例中组合提供。相反，为了简洁起见，在单个实施例的上下文中描述的各种特征也可以分别地或以任何合适的子组合来提供。

术语“包括”不排除其他元件或步骤，术语“一个”或“一”不排除复数。权利要求中的参考标记不应被解释为限制权利要求的范围。

Claims (10)

1.一种半导体器件布置，其用于双向操作，所述半导体器件布置包括：

场效应晶体管，其包括：

第一导电类型的半导体衬底主体；

第一端子区和第二端子区，所述第一端子区和所述第二端子区各自由与所述第一导电类型相反的第二导电类型形成，所述第一端子区通过所述半导体衬底主体的划分部与所述第二端子区隔开；以及

第一端子和第二端子，其中所述第一端子和所述第二端子是输入端子；

控制端子，所述控制端子被布置在所述划分部的上方；

主体端子，所述主体端子被布置为与所述控制端子相对并且位于所述半导体衬底主体上；

第一控制二极管，其连接和布置在所述第一端子和所述控制端子之间；以及

第二控制二极管，其连接和布置在所述第二端子和所述控制端子之间；

第一主体二极管，所述第一主体二极管对称地布置在所述半导体衬底主体中、并在所述主体端子与所述第一端子区之间与所述第一控制二极管相对；以及

第二主体二极管，所述第二主体二极管对称地布置在所述半导体衬底主体中、并在所述主体端子与所述第二端子区之间与所述第二控制二极管相对；

其中，所述第一端子和所述第二端子连接到相应的第一信号线和第二信号线。

2.根据权利要求1所述的半导体器件布置，其中所述第一控制二极管具有连接到所述第一端子的阳极并且所述第一控制二极管的阴极连接到所述控制端子，并且所述第二控制二极管具有连接到所述第二端子的阳极并且所述第二控制二极管的阴极连接到所述控制端子。

3.根据权利要求1所述的半导体器件布置，其中所述第一控制二极管具有连接到所述第一端子的阴极并且所述第一控制二极管的阳极连接到所述控制端子，并且所述第二控制二极管具有连接到所述第二端子的阴极并且所述第二控制二极管的阳极连接到所述控制端子。

4.一种静电放电保护布置，其包括权利要求1所述的半导体器件布置。

5.一种集成电路，其包括第一域和第二域；其中所述第一域通过根据权利要求1至权利要求3中任一项所述的半导体器件布置连接到所述第二域。

6.一种操作半导体器件布置的方法，包括：

将所述半导体器件布置的第一端子连接到承载第一偏置电压的第一信号线，并且将第二端子连接到承载第二偏置电压的第二信号线；以及

将连接和布置在所述第一端子和控制端子之间的第一控制二极管正向偏置，并且将连接和布置在所述第二端子和所述控制端子之间的第二控制二极管反向偏置；

其中，所述控制端子上的电压等于所述第一端子上的电压，并且

其中所述半导体器件布置还包括对称地布置在所述半导体器件布置的半导体衬底主体中并与所述第一控制二极管相对的第一主体二极管、对称地布置在所述半导体器件布置的所述半导体衬底主体中并与所述第二控制二极管相对的第二主体二极管、以及具有另外的端子的另外的端子区，其中所述第一主体二极管处于阻断模式并且所述第二主体二极管处于正向模式，使得场效应晶体管的所述另外的端子区的电压等于所述第二端子上的电压。

7.根据权利要求6所述的操作半导体器件布置的方法，其中所述控制端子上的所述电压等于所述第一偏置电压减去所述第一控制二极管的正向电压。

8.根据权利要求6所述的操作半导体器件布置的方法，其中所述第一端子、所述第二端子、以及所述控制端子是场效应晶体管的端子。

9.根据权利要求6所述的操作半导体器件布置的方法，其中所述另外的端子区上的电压比所述第二端子上的电压高等于所述第二主体二极管的正向电压的量。

10.一种制造用于双向操作的半导体器件布置的方法，所述方法包括:

形成场效应晶体管，所述场效应晶体管包括第一输入端子、第二输入端子、控制端子以及主体端子；

将第一控制二极管布置为连接在所述第一输入端子和所述控制端子之间；

将第二控制二极管布置为连接在所述第二输入端子和所述控制端子之间；

将第一主体二极管对称地布置在所述半导体器件的半导体衬底主体中、并在所述主体端子与所述第一输入端子之间与所述第一控制二极管相对；以及

将第二主体二极管对称地布置所述半导体衬底主体中、并在所述主体端子与所述第二输入端子之间与所述第二控制二极管相对；

其中，所述第一输入端子和所述第二输入端子连接到相应的第一信号线和第二信号线。