CN109933119B - 一种线性稳压器 - Google Patents

Abstract

本发明提供了一种线性稳压器电路，包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路；所述带隙基准源被配置成产生基准电压VBG；所述时钟信号产生模块被配置成产生时钟信号CLK；所述比较器在每个时钟信号CLK的上升沿或者下降沿将输出电压Vout与所述基准电压VBG进行比较并将比较结果通过输出至所述调整管选择与控制电路；所述调整管选择与控制电路被配置成根据所述比较器的输出信号的高低电平来控制所述调整管电路导通还是关闭。

Description

一种线性稳压器

技术领域

本发明涉及稳压器，尤其涉及线性稳压器。

背景技术

线性稳压器电路的主要作用是给系统内部模块提供稳定的低噪声电源。线性稳压器电路是微控制器(MCU)系统必不可少的重要电路模块，广泛应用于模拟集成电路和数模混合集成电路领域。

传统线性稳压器有两种实现方式，数字线性稳压器和模拟线性稳压器。

图1示出现有技术中的一种数字线性稳压器架构。该数字线性稳压电路由比较器，数字逻辑控制模块，开关阵列调整管和功率电阻组成。负载电流发生变化时，逻辑控制模块通过控制调整管的开启数量实现稳压功能。

图2示出现有技术中的一种模拟线性稳压器架构。该模拟线性稳压电路由误差放大器，放大器，调整管和功率电阻组成。

线性稳压器电路时常需要应用在输入输出压差较大且负载电流较大的场景，在这种情况下，功率全部降在调整管上会使芯片内部功率过高造成芯片烧毁，因此需要将部分功耗降在外部功率电阻Rcl上，防止芯片过热。负载电流发生变化时，通过误差放大器经过放大器输出控制调整管栅端电平实现稳压功能。

这两种稳压器调整管上的功率均为：

这两种结构的稳压器都存在同样的问题，即，无法解决高压大负载应用下的调整管过热问题，尤其在封装散热不良的状况下，容易导致芯片损坏。

因此，亟需一种新的架构或新的控制方式来解决这一问题，并且新的架构或控制方式不能增加过多的芯片成本。

发明内容

本发明要解决的技术问题是提供一种数字线性稳压器，能够在调整管两端压差大，且负载电流较大的情况下，降低稳压器调整管上的功率，且并不增加过多的芯片成本以及芯片面积。

本发明提供了一种线性稳压器电路，该线性稳压器电路包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路；

所述带隙基准源被配置成产生基准电压VBG；

所述时钟信号产生模块被配置成产生时钟信号CLK，分别向比较器、调整管选择与控制电路提供时钟信号；

所述比较器具有第一输入端、第二输入端和输出端；所述第一输入端与所述带隙基准源耦接；所述第二输入端与所述稳压器电路的输出电压Vout耦接；所述输出端和所述调整管选择与控制电路耦接；

所述比较器在每个时钟信号CLK的上升沿或者下降沿将所述输出电压Vout与所述基准电压VBG进行比较并将比较结果通过所述输出端输出至所述调整管选择与控制电路；

所述调整管选择与控制电路被配置成接收所述比较器的输出信号，并在每个时钟信号CLK的上升沿或者下降沿根据所述比较器的输出信号的高低电平来控制所述调整管电路导通还是关闭。

在一个实施例中，所述调整管电路具有多个调整管。

在一个实施例中，所述调整管选择与控制电路还被配置成：在所述调整管电路导通时，所述调整管选择与控制电路根据所述输出信号的高低电平的时间长短来控制所述调整管电路中的调整管的开启数量。

在一个实施例中，所述调整管为晶体管。

在一个实施例中，所述线性稳压器电路还包括功率电阻，所述功率电阻的第一端与所述调整管电路耦接，所述功率电阻的第二端与所述线性稳压器电路的输出端Vout耦接。

在一个实施例中，所述线性稳压器电路的输出端Vout与地之间还耦接一负载电容。

在一个实施例中，当所述输出电压Vout小于所述基准电压VBG，则所述比较器的输出信号VCO为高电平，所述调整管选择与控制电路令所述调整管电路导通，提供负载电流；当所述输出电压Vout大于所述基准电压VBG，则所述比较器的输出信号VCO为低电平，所述调整管选择与控制电路令所述调整管电路关闭，由所述负载电容提供电流，此时所述调整管无功耗。

附图说明

本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。

图1示出现有技术中的一种数字线性稳压器架构；

图2示出现有技术中的一种模拟线性稳压器架构；

图3示出了根据本发明一实施例的线性稳压器电路；以及

图4示出根据本发明一实施例的线性稳压器的工作原理示意图。

具体实施方式

以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。

线性稳压器电路的主要作用是给系统内部模块提供稳定的低噪声电源。线性稳压器电路是微控制器(MCU)系统必不可少的重要电路模块，广泛应用于模拟集成电路和数模混合集成电路领域。

传统线性稳压器有两种实现方式，数字线性稳压器和模拟线性稳压器。

图1示出现有技术中的一种数字线性稳压器架构。该数字线性稳压电路由比较器，数字逻辑控制模块，开关阵列调整管和功率电阻组成。负载电流发生变化时，逻辑控制模块通过控制调整管的开启数量实现稳压功能。

图2示出现有技术中的一种模拟线性稳压器架构。该模拟线性稳压电路由误差放大器，放大器，调整管和功率电阻组成。

在这两种架构中，都需要有额外的功率电阻Rcl这一部件。线性稳压器电路时常需要应用在输入输出压差较大且负载电流较大的场景，在这种情况下，功率全部降在调整管上会使芯片内部功率过高造成芯片烧毁，因此需要将部分功耗降在外部功率电阻Rcl上，防止芯片过热。负载电流发生变化时，通过误差放大器经过放大器输出控制调整管栅端电平实现稳压功能。

这两种稳压器调整管上的功率均为：

这两种结构的稳压器都存在同样的问题，即，无法解决高压大负载应用下的调整管过热问题，尤其在封装散热不良的状况下，容易导致芯片损坏；而额外增加的功率电阻又造成电路面积的增大以及芯片成本的上升。

为了解决这一技术问题，本发明提供了一种数字线性稳压器，通过比较器输出判断稳压器输出电压状态，让稳压器调整管电路在导通关断之间切换，用以解决传统稳压器电路在高压大负载情况下存在的散热问题，且降低了电路面积、功耗和成本。

图3示出了根据本发明一实施例的线性稳压器电路。该线性稳压器电路包括带隙基准源301、时钟信号产生模块302、比较器303、调整管选择与控制电路304、调整管电路305、功率电阻。其中，线性稳压器电路的输出端Vout耦接负载电容CL，输出电流表示为iout。

带隙基准源301用于产生基准电压VBG。

时钟信号产生模块302用于产生时钟信号CLK，分别向比较器303、调整管选择与控制电路304提供时钟信号。

比较器303具有第一输入端、第二输入端和输出端。第一输入端与带隙基准源301耦接。第二输入端与输出电压Vout耦接。输出端和调整管选择与控制电路304耦接。同时，比较器303还与时钟信号CLK耦接，并根据时钟信号所提供的时钟频率来进行比较运算。在一个实施例中，比较器303在每个时钟信号CLK的上升沿将输出电压Vout与基准电压VBG进行比较并将比较结果通过输出端输出给调整管选择与控制电路304。在又一个实施例中，比较器303也可以在每个时钟信号CLK的下降沿将输出电压Vout与基准电压VBG进行比较并将比较结果通过输出端输出给调整管选择与控制电路304。

调整管选择与控制电路304接收比较器303输出端的输出信号(即比较结果)，并与时钟信号CLK耦接。调整管选择与控制电路304在每个时钟信号CLK的上升沿或者下降沿根据比较器303的输出信号的高低电平来控制调整管电路305的导通还是关闭，并在导通时，根据输出高电平或者低电平的时间长短来控制调整管电路305中的调整管的开启数量。

需要指出的是，调整管电路305导通是指整个调整管电路305被使能或处于工作状态。调整管电路305关闭指的是整个调整管电路305处于电源关闭状态。

调整管电路305具有由多个调整管组成的开关阵列。调整管电路305的导通还是关闭受调整管选择与控制电路304的控制。调整电路305中的每一个调整管的开启或关闭也受调整管选择与控制电路304的控制。在一个实施例中，调整管为晶体管。

功率电阻Rcl的一端与调整管电路305耦接，另一端与稳压器电路的输出端电压Vout连接。

本发明的数字线性稳压器工作原理如下：

如图3所示，比较器303在时钟CLK的上升沿将输出电压Vout与基准电压VBG进行比较：

如果Vout<VBG，则比较器的输出VCO＝‘1’，调整管电路305导通(即整个调整管电路被使能，处于工作状态)，提供负载电流iout；

如果Vout>VBG，则比较器的输出VCO＝‘0’，调整管电路305关闭，由负载电容CL提供电流，此时调整管无功耗。

此外，在比较器303的输出电压VCO＝‘1’的情况下，本发明的调整管选择与控制电路304还会根据比较器303输出电压VCO＝‘1’的时间长短控制调整管电路305中的调整管启动个数，同时，将调整管导通时间占总时间的比例(占空比D)控制在合理范围内。

因此，落在调整管上的平均功率变为：

将公式(1)与公式(2)相减可以得到本发明节省的功耗为：

图4示出根据本发明一实施例的线性稳压器的工作原理示意图。结合上述公式推导，可以看出，本发明通过周期性地判断Vout是否高于一电压阈值，并在高于该电压阈值时关闭整个调整管电路，实现在调整管两端压差大，且负载电流iout较大的情况下，降低稳压器调整管上的功率，且并不增加过多的芯片成本以及芯片面积。

这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (6)

1.一种线性稳压器电路，其特征在于，该线性稳压器电路包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路；

所述带隙基准源被配置成产生基准电压VBG；

所述时钟信号产生模块被配置成产生时钟信号CLK，分别向所述比较器、所述调整管选择与控制电路提供时钟信号；

所述比较器具有第一输入端、第二输入端和输出端；所述第一输入端与所述带隙基准源耦接；所述第二输入端与所述稳压器电路的输出电压Vout耦接；所述输出端和所述调整管选择与控制电路耦接；

所述比较器在每个时钟信号CLK的上升沿或者下降沿将所述输出电压Vout与所述基准电压VBG进行比较并将比较结果通过所述输出端输出至所述调整管选择与控制电路；

所述调整管选择与控制电路被配置成接收所述比较器的输出信号，并在每个时钟信号CLK的上升沿或者下降沿根据所述比较器的输出信号的高低电平来控制所述调整管电路导通还是关闭；

其中，所述调整管选择与控制电路还被配置成：在所述调整管电路导通时，所述调整管选择与控制电路根据所述输出信号的高低电平的时间长短来控制所述调整管电路中的调整管的开启数量以及所述调整管的导通时间。

2.如权利要求1所述的线性稳压器电路，其特征在于，所述调整管电路具有多个调整管。

3.如权利要求2所述的线性稳压器电路，其特征在于，所述调整管为晶体管。

4.如权利要求1所述的线性稳压器电路，其特征在于，所述线性稳压器电路还包括功率电阻，所述功率电阻的第一端与所述调整管电路耦接，所述功率电阻的第二端与所述线性稳压器电路的输出端Vout耦接。

5.如权利要求1所述的线性稳压器电路，其特征在于，所述线性稳压器电路的输出端Vout与地之间还耦接一负载电容。

6.如权利要求5所述的线性稳压器电路，其特征在于：

当所述输出电压Vout小于所述基准电压VBG，则所述比较器的输出信号VCO为高电平，所述调整管选择与控制电路令所述调整管电路导通，提供负载电流；

当所述输出电压Vout大于所述基准电压VBG，则所述比较器的输出信号VCO为低电平，所述调整管选择与控制电路令所述调整管电路关闭，由所述负载电容提供电流，此时所述调整管无功耗。

Images