CN109765963B

CN109765963B - 一种数字调节偏置电流源

Info

Publication number: CN109765963B
Application number: CN201910067645.XA
Authority: CN
Inventors: 王利; 曹裕荣
Original assignee: Panchip Microelectronics Co ltd
Current assignee: Panchip Microelectronics Co ltd
Priority date: 2019-01-24
Filing date: 2019-01-24
Publication date: 2021-03-16
Anticipated expiration: 2039-01-24
Also published as: CN109765963A

Abstract

本发明公开了一种数字调节偏置电流源，涉及模拟集成电路中偏置电流源设计技术领域，包括第一电流镜、运算放大器、电阻调节网络、第二电流镜，所述第一电流镜的输出端经所述电阻调节网络连接至电源，所述运算放大器的反相输入端与所述第一电流镜的输出端相连接，所述运算放大器的同相输入端与所述第二电流镜的输入端相连接，所述运算放大器的输出端与所述第二电流镜的控制端相连接，所述第二电流镜的输入端经电阻性元件连接至电源。本发明提供的数字调节偏置电流源引入运算放大器，利用其虚短原理，辅助实现电流精确复制；利用数字逻辑电平控制总线控制，实现镜像电流的宽范围可调节。

Description

一种数字调节偏置电流源

技术领域

本发明涉及模拟集成电路中偏置电流源设计技术领域，尤其涉及一种数字调节偏置电流源。

背景技术

目前大多数的电流源都是传统的无源和有源偏置电路结构。

在传统的模拟偏置电路结构中，如图1所示，无源偏置电路的原理为电阻分压：

VDD为电源电压。其特点是，电路简单，精度高，然而该电路若分压电阻较小，虽然面积小但消耗电流较大，若增加分压电阻可实现小电流消耗但是占据较大面积。另外，采用电阻分压电路只能提供适当偏置电压而无法提供偏置电流，NMOS晶体管M0在偏置电压V_B1的作用下产生电流I_OUT1。偏置电压一般只与电阻的比例有关，偏置电流大小受电源电压、工艺、温度波动影响大；另一种常用的偏置电路为有源偏置电路，如图2所示，采用MOS晶体管的电流镜像提供合适的偏置电压和电流，NMOS晶体管M2将NMOS晶体管M1的电流按MOS晶体管尺寸比例复制基准电流I_REF，提供偏置电流

但是由于一般有源偏置电路调节范围小，存在宽范围调节镜像精度差的缺点。

因此，本领域的技术人员致力于开发一种数字调节偏置电流源，这种新结构的电流源借鉴了无源和有源偏置电路电流源的优点，引入运算放大器，利用其虚短原理，辅助实现电流精确复制；利用数字逻辑电平控制总线控制，实现镜像电流的宽范围可调节，解决了传统有源偏置电路中大范围调节精度差，调节范围有限的问题，具有调节范围宽、精度高的优点。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何消除传统有源偏置电路中大范围调节精度差、调节范围有限的缺点。

为实现上述目的，本发明提供了一种数字调节偏置电流源，包括第一电流镜、运算放大器、电阻调节网络、第二电流镜，所述第一电流镜的输出端经所述电阻调节网络连接至电源，所述运算放大器的反相输入端与所述第一电流镜的输出端相连接，所述运算放大器的同相输入端与所述第二电流镜的输入端相连接，所述运算放大器的输出端与所述第二电流镜的控制端相连接，所述第二电流镜的输入端经电阻性元件连接至电源。

进一步地，所述第一电流镜的输入端流有第一电流，所述第一电流镜的输出端流有第二电流，所述第二电流镜的输入端流有第三电流，所述第二电流镜的输出端流有第四电流。

进一步地，所述第一电流镜至少包括第一晶体管和第二晶体管，所述第二电流镜至少包括第三晶体管和第四晶体管。

进一步地，所述电阻调节网络包括数字逻辑电平控制器、电阻性组件和数字逻辑电平控制总线。

进一步地，所述数字逻辑电平控制器的数量至少为一组，所述数字逻辑电平控制总线的位数至少为一位。

进一步地，所述电阻性组件包括至少两个电阻性元件。

进一步地，所述数字逻辑电平控制器包括输入端和开关电路，所述输入端接受所述数字逻辑电平控制总线信号，所述开关电路与所述电阻性组件相连接。

进一步地，所述开关电路至少包括一晶体管。

进一步地，所述第一电流、所述第二电流、所述第三电流和所述第四电流具有比例关系。

进一步地，所述第一电流为参考电流，所述第四电流为输出电流，所述偏置电流和所述参考电流的所述比例关系可通过数字可编程调节。

本发明的有益技术效果为：

1、引入运算放大器，利用其虚短原理，辅助实现电流精确复制；

2、利用数字逻辑电平控制总线控制，实现镜像电流的宽范围可调节。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是传统无源偏置电流源电路示意图；

图2是传统有源偏置电流源电路示意图；

图3是本发明的一个较佳实施例的电路示意图。

具体实施方式

以下参考说明书附图介绍本发明的优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。

如图3所示，本发明的一个优选实施例中的一种数字调节偏置电流源，包括第一电流镜、运算放大器A0、电阻调节网络、第二电流镜，所述第一电流镜的输出端经所述电阻调节网络连接至电源VDD，所述运算放大器A0的反相输入端与所述第一电流镜的输出端相连接，所述运算放大器A0的同相输入端与所述第二电流镜的输入端相连接，所述运算放大器A0的输出端与所述第二电流镜的控制端相连接，所述第二电流镜的输入端经电阻R₄连接至电源VDD。

所述第一电流镜的输入端流有第一电流(即参考电流I_REF)，所述第一电流镜的输出端流有第二电流(即I_R)，所述第二电流镜的输入端流有第三电流(即I_R4)，所述第二电流镜的输出端流有第四电流(即输出电流I_OUT)。

1、运算放大器A0，此运算放大器的作用是利用运算放大器的“虚短”原理实现输入端电压相等V_N＝V_P，同时利用运算放大器的负反馈实现精确调节的效果。

2、电阻调节网络，电阻调节网络由PMOS晶体管P1、P2，电阻R₁、R₂、R₃以及数字逻辑电平控制总线B<1:0>组成，通过数字逻辑电平控制总线B<1:0>调节电阻R₁、R₂、R₃是否参与到电路工作来达到实现宽范围调节的目的，当B<1:0>＝00，等效电阻R＝R₃；当B<1:0>＝01，则等效电阻R＝R₁+R₃；当B<1:0>＝10，则等效电阻R＝R₂+R₃；当B<1:0>＝11，则等效电阻R＝R₁+R₂+R₃。

3、电流镜结构，由NMOS晶体管M0(第一晶体管)和M1(第二晶体管)组成第一电流镜，M0管的尺寸为(W/L)_M0，M1管的尺寸为K*(W/L)_M0，第一电流镜的比例为

由NMOS晶体管M2(第三晶体管)和M3(第四晶体管)组成第二电流镜，M2管的尺寸为(W/L)_M2，M3管的尺寸为A*(W/L)_M2,第二电流镜的比例为

本发明利用了电阻比例和有源偏置镜像比例设计了这款宽范围数字可调节偏置电路。NMOS晶体管M0和M1组成的第一电流镜，M1管镜像M0管的电流

假定电阻调节网络的等效电阻为R，则等效电阻R两端的电压为V_R＝R·I_M1＝R·K·I_REF；

由于运算放大器A0的“虚短”作用使V_N＝V_P，所以等效电阻为R两端电压就等于R₄两端电压V_R＝V_R4＝R·K·I_REF；

流过R₄的电流为

流过R₄的电流即为M2管的电流I_M2，NMOS晶体管M2和M3组成的第二电流镜，M3管镜像M2管的电流，

流过M3管的电流即为期望的输出电流I_OUT，所以

等效电阻在不同数字逻辑电平控制总线B<1:0>配置下具有不同值，具体参照下表：

B<1:0>	R
		00	R3
01	R1+R3
		10	R2+R3
11	R1+R2+R3

综上所述，第一电流即参考电流I_REF；第二电流为：

第三电流为：

第四电流即输出电流为：

因此，所述第一电流、所述第二电流、所述第三电流和所述第四电流具有比例关系。

本发明通过合理设置电流镜像比例A和K的值可得到适当的偏置电流输出，选取不同的R₁、R₂、R₃和R₄的比值，获得不同的偏置电流。

本发明利用数字控制实现电阻比值的变化和运算放大器的负反馈实现了偏置电路的宽范围调节和不随电源电压变化的高精度偏置电流源设计。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims

1.一种数字调节偏置电流源，其特征在于，包括第一电流镜、运算放大器、电阻调节网络、第二电流镜，所述第一电流镜的输出端经所述电阻调节网络连接至电源，所述运算放大器的反相输入端与所述第一电流镜的输出端相连接，所述运算放大器的同相输入端与所述第二电流镜的输入端相连接，所述运算放大器的输出端与所述第二电流镜的控制端相连接，所述第二电流镜的输入端经电阻性元件连接至电源；

所述第一电流镜由第一晶体管(M0)和第二晶体管(M1)组成；所述第一晶体管(M0)和所述第二晶体管(M1)为NMOS晶体管；所述第二电流镜由第三晶体管(M2)和第四晶体管(M3)组成；所述第三晶体管(M2)和所述第四晶体管(M3)为NMOS晶体管；

所述运算放大器的反相输入端与所述第一电流镜的所述第二晶体管(M1)的漏极相连接，所述运算放大器的同相输入端与所述第二电流镜的所述第三晶体管(M2)的漏极相连接，所述运算放大器的输出端与所述第二电流镜的所述第三晶体管(M2)的栅极相连接；

所述电阻调节网络包括数字逻辑电平控制器、电阻性组件和数字逻辑电平控制总线；

所述数字逻辑电平控制器的数量至少为一组；所述数字逻辑电平控制器包括第一开关和第二开关；所述第一开关和所述第二开关为PMOS晶体管；所述第一开关的源极与所述电源相连，所述第一开关的漏极与所述第二开关的源极相连；所述第一开关的栅极和所述第二开关的栅极与所述数字逻辑电平控制总线相连；所述数字逻辑电平控制总线的位数为两位；

所述电阻性组件包括依次串联的第一电阻、第二电阻和第三电阻；所述第一电阻的第一端连接至所述电源，所述第三电阻的第二端连接至所述第一电流镜的所述第二晶体管(M1)的漏极；所述第一电阻的第二端连接至所述第一开关的漏极；所述第二电阻的第一端连接至所述第二开关的源极，所述第二电阻的第二端连接至所述第二开关的漏极；

所述电阻性组件被配置为通过所述数字逻辑电平控制总线控制所述第一开关和所述第二开关的通断，使得所述电阻性组件的输出等效电阻分别为所述第三电阻、串联的所述第一电阻与所述第三电阻、串联的所述第一电阻与所述第三电阻、依次串联的所述第一电阻、所述第二电阻和所述第三电阻。

2.如权利要求1所述的数字调节偏置电流源，其特征在于，所述第一电流镜的输入端流有第一电流，所述第一电流镜的输出端流有第二电流，所述第二电流镜的输入端流有第三电流，所述第二电流镜的输出端流有第四电流。

3.如权利要求2所述的数字调节偏置电流源，其特征在于，所述第一电流、所述第二电流、所述第三电流和所述第四电流具有比例关系。

4.如权利要求3所述的数字调节偏置电流源，其特征在于，所述第一电流为参考电流，所述第四电流为输出电流，所述输出电流和所述参考电流的所述比例关系可通过数字可编程调节。