CN109742113A - 一种阵列基板、其制备方法及相关装置 - Google Patents

Abstract

本发明提供一种阵列基板、其制备方法及相关装置，该阵列基板包括多个子像素区域，各子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，像素驱动电路包括与驱动晶体管连接的像素存储电容，光学补偿电路包括与感光器件连接的感光存储电容；像素存储电容和感光存储电容叠层设置，且像素存储电容和感光存储电容共用同一电极板。本发明通过将感光器件、感光存储电容和像素存储电容沿背离衬底基板的方向上依次叠层设置，即感光器件、感光存储电容和像素存储电容三者在衬底基板上的正投影具有重叠区域，减小了子像素区域像素存储电容的占用面积，相应地可以增加发光区的面积，从而提高子像素区域的开口率。

Description

一种阵列基板、其制备方法及相关装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板、其制备方法及相关装置。

背景技术

OLED显示器件由于自身的特性，被广泛应用，目前OLED的显示画面亮度及均匀性补偿主要以电学补偿为主，包括内部补偿和外部补偿两种方式，也可以采用两种补偿方案相结合的方式，但是电学补偿只能对由于驱动TFT阈值电压和迁移率变化造成的显示Mura进行补偿，无法补偿由于OLED器件本身发光效率变化造成的显示不均的问题。现行的光学补偿方案是在panel出厂时对panel整体进行一次光学补偿，但无法解决伴随EL效率衰减造成的Mura，即无法实现与电学补偿类似的实时补偿。除此之外像素驱动TFT的像素存储电容占用版图设计的大部分面积，使得像素开口率较低。

发明内容

本发明实施例提供了一种阵列基板、其制备方法及相关装置，用于提高子像素区域的开口率。

因此，本发明实施例提供了一种阵列基板，包括多个子像素区域，各所述子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，所述像素驱动电路包括与驱动晶体管连接的像素存储电容，所述光学补偿电路包括与感光器件连接的感光存储电容；所述像素存储电容和所述感光存储电容叠层设置，且所述像素存储电容和所述感光存储电容共用同一电极板。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述光学补偿电路中的感光器件位于所述感光存储电容与所述衬底基板之间；所述像素存储电容位于所述感光存储电容背离所述衬底基板的一侧；

在所述感光器件与所述衬底基板之间具有遮光金属层，所述遮光金属层在所述衬底基板上的正投影覆盖所述感光器件在所述衬底基板上的正投影。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述感光存储电容包括位于所述感光器件之上依次叠层设置的第一电极、绝缘介质层、第二电极；所述像素存储电容包括依次叠层设置的所述第二电极、绝缘缓冲层和第三电极。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述光学补偿电路还包括位于所述绝缘缓冲层上的光学补偿控制晶体管；所述光学补偿控制晶体管的源极或漏极与所述遮光金属层电连接、且与所述第二电极电连接。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述光学补偿控制晶体管为顶栅型晶体管；所述遮光金属层在所述衬底基板上的正投影覆盖所述光学补偿控制晶体管的有源层在所述衬底基板上的正投影。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述第三电极与所述光学补偿控制晶体管的有源层同层设置。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述像素驱动电路还包括驱动薄膜晶体管，所述驱动薄膜晶体管的栅极与所述第三电极电连接。

相应地，本发明实施例还提供了一种底发射型OLED显示面板，包括本发明实施例提供的上述阵列基板。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述底发射型OLED显示面板。

相应地，本发明实施例还提供了一种阵列基板的制备方法，包括：

在衬底基板上形成遮光金属层；

在所述遮光金属层上形成感光器件；

在所述感光器件上形成感光存储电容；所述感光存储电容包括依次叠层设置的第一电极、绝缘介质层、第二电极；

在所述感光存储电容上形成绝缘缓冲层；

在所述绝缘缓冲层上同时形成光学补偿控制晶体管的有源层和第三电极；所述第二电极、所述绝缘缓冲层和所述第三电极构成像素存储电容；

依次形成所述光学补偿控制晶体管的栅极和源漏极。

本发明实施例的有益效果：

本发明实施例提供的上述阵列基板、其制备方法及相关装置，该阵列基板包括多个子像素区域，各子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，像素驱动电路包括与驱动晶体管连接的像素存储电容，光学补偿电路包括与感光器件连接的感光存储电容；像素存储电容和感光存储电容叠层设置，且像素存储电容和感光存储电容共用同一电极板。本发明通过将感光器件、感光存储电容和像素存储电容沿背离衬底基板的方向上依次叠层设置，即感光器件、感光存储电容和像素存储电容三者在衬底基板上的正投影具有重叠区域，减小了子像素区域像素存储电容的占用面积，相应地可以增加发光区的面积，从而提高子像素区域的开口率。

附图说明

图1为本发明实施例提供的阵列基板的结构示意图；

图2为图1所示的阵列基板的结构示意图；

图3为本发明实施例提供的感光器件的结构示意图；

图4为本发明实施例提供的感光器件、感光存储电容和光学补偿控制晶体管的等效电路示意图；

图5为本发明实施例提供的阵列基板的制备方法的流程示意图；

图6A至图6F为图1所示的阵列基板在执行各步骤后的结构示意图；

图7为本发明实施例提供的显示装置的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种阵列基板，如图1所示，包括多个子像素区域，各子像素区域包括位于衬底基板1上的像素驱动电路(图1中未示出)和光学补偿电路2，本发明的图1中以其中一个子像素区域为例进行说明，像素驱动电路包括与驱动晶体管(图1中未示出)连接的像素存储电容20，光学补偿电路2包括与感光器件21连接的感光存储电容22；像素存储电容20和感光存储电容22叠层设置，且像素存储电容20和感光存储电容22共用同一电极板。

本发明实施例提供的阵列基板包括多个子像素区域，各子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，像素驱动电路包括与驱动晶体管连接的像素存储电容，光学补偿电路包括与感光器件连接的感光存储电容；像素存储电容和感光存储电容叠层设置，且像素存储电容和感光存储电容共用同一电极板。本发明通过将感光器件、感光存储电容和像素存储电容沿背离衬底基板的方向上依次叠层设置，即感光器件、感光存储电容和像素存储电容三者在衬底基板上的正投影具有重叠区域，减小了子像素区域像素存储电容的占用面积，相应地可以增加发光区的面积，从而提高子像素区域的开口率。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，光学补偿电路2中的感光器件21位于感光存储电容22与衬底基板1之间；像素存储电容20位于感光存储电容22背离衬底基板1的一侧；

在感光器件21与衬底基板1之间具有遮光金属层3，遮光金属层3在衬底基板1上的正投影覆盖感光器件21在衬底基板1上的正投影。本发明实施例通过将感光器件21制备在遮光金属层3上，遮光金属层3可以对感光器件21起到一定的保护作用，避免非子像素区域发出的环境光对感光器件21造成影响，可以提高感光器件21的感光准确度，进而提高光补偿精度。

在本发明实施例提供的上述阵列基板中，遮光金属层的材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属材料，也可以为AlNd、MoNb等合金材料。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，感光存储电容22包括位于感光器件21之上依次叠层设置的第一电极01、绝缘介质层02、第二电极03；像素存储电容20包括依次叠层设置的第二电极03、绝缘缓冲层04和第三电极05。

在本发明实施例提供的上述阵列基板中，如图1所示，由于感光器件21是用于亮度检测的，为了避免第一电极01、第二电极03和第三电极05影响感光器件21进行亮度检测的准确性，第一电极01、第二电极03和第三电极05的材料均为透明导电材料。例如，第一电极01、第二电极03和第三电极05的材料均可以为氧化铟锡(ITO)或掺铟氧化锌(IZO)等。

可选地，绝缘介质层的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。

可选地，绝缘缓冲层的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3所示，感光器件21可以包括背离衬底基板1一侧叠层设置的N型半导体层001、本征半导体层002和P型半导体层003。N型半导体层001与光学补偿控制晶体管23的漏极电连接，P型半导体层003与第一电极01电连接，第一电极01与信号线11相连。感光器件21、感光存储电容22和光学补偿控制晶体管23的等效电路图如图4所示。具体地，N型半导体层可以磷或砷掺杂半导体，P型半导体层可以为硼掺杂半导体。

在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，还包括与第一电极01电连接的信号线11，信号线11通过贯穿绝缘缓冲层04和层间介质层4的过孔与第一电极01电连接，信号线11可以提供低电压，例如提供的低电压可以是-5V。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，光学补偿电路2还包括位于绝缘缓冲层04上的光学补偿控制晶体管23；光学补偿控制晶体管23的源极06或漏极07与遮光金属层3电连接、且与第二电极电03连接。需要说明的是，本发明实施例均是以光学补偿控制晶体管23的漏极07与遮光金属层3电连接为例进行示意性说明的。具体地，漏极07与第二电极电03通过填充在贯穿绝缘缓冲层04和层间介质层4的过孔内的第一连接部12电连接。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，光学补偿控制晶体管23为顶栅型晶体管；遮光金属层3在衬底基板1上的正投影覆盖光学补偿控制晶体管23的有源层08在衬底基板1上的正投影。遮光金属层3可以遮挡光照射到光学补偿控制晶体管23的有源层08，这样可以对光学补偿控制晶体管23的有源层08起到一定的保护作用，避免光线对光学补偿控制晶体管23的有源层08造成影响，从而可以提高光学补偿控制晶体管23的稳定性。

可选地，有源层08的材料可以包括a-IGZO，ZnON，IZTO，a-Si，p-Si，六噻吩，聚噻吩等各种材料。

可选地，在具体实施时，为了减少制作工艺，在本发明实施例提供的上述阵列基板中，如图1所示，第三电极05与光学补偿控制晶体管23的有源层08同层设置。第三电极05的材料可以为金属氧化物材料，如IGZO材料。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，像素驱动电路还包括驱动薄膜晶体管(图1中未示出)，驱动薄膜晶体管的栅极通过填充在贯穿层间介质层4的过孔内的第二连接部13与第三电极05电连接。

在具体实施时，如图1所示，本发明实施例通过将感光器件21制备在遮光金属层3上，遮光金属层3可以对感光器件21起到一定的保护作用，避免环境光对感光器件21造成影响，可以提高感光器件21的感光准确度，进而提高光学补偿精度，然后在感光器件21上制备感光存储电容22，在感光存储电容22上制备绝缘缓冲层04，在绝缘缓冲层04上制备光学补偿控制晶体管23、第三电极05和信号线11，光学补偿控制晶体管23的漏极07与遮光金属层3电连接，由于感光器件21设置于遮光金属层3上，即光学补偿控制晶体管23的漏极07与感光器件21电连接，且感光器件21的N型半导体层形成于遮光金属层3上，遮光金属层3与光学补偿控制晶体管23的漏极07相连，则遮光金属层3可以作为感光器件21的N端电极与光学补偿控制晶体管23相连，感光器件21的P型半导体层为感光器件21的P端电极与信号线11连接。

如图2所示，图2为图1所示的阵列基板的俯视示意图，可以看出由于感光存储电容22和像素存储电容20采用叠层设置，因此可以减小像素存储电容20占用的面积，从而提高像素的开口率。

综上所述，本发明实施例提供的上述阵列基板在每个子像素区域设置了光学补偿电路，光学补偿电路包括光学补偿控制晶体管、感光存储电容和感光器件，感光存储电容和感光器件整体结构称为光学检测器件，该光学检测器件与光学补偿控制晶体管中的源极或漏极电连接，通过光学检测器件可以检测子像素区域发出的光的亮度，并将光亮度的检测结果通过光学补偿控制晶体管输出，之后就可以根据该光亮度的检测结果对子像素区域的亮度进行补偿。从而能够实现在该阵列基板所在的OLED显示面板出厂后，对子像素进行实时亮度补偿，有效缓解了OLED显示面板亮度变化造成的显示不良，并且由于本发明实施例中先制备感光器件和感光存储电容，在感光存储电容上形成绝缘缓冲层之后再制备光学补偿控制晶体管，则感光器件和感光存储电容上有绝缘缓冲层保护，在后续制备光学补偿控制晶体管过程中的刻蚀工艺不会对感光器件的侧壁造成损伤，且由于绝缘缓冲层将感光器件和光学补偿控制晶体管隔离开，在制备光学补偿控制晶体管时，可以避免在制备感光器件过程中引入的氢对光学补偿控制晶体管造成影响，提高阵列基板的信赖性。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，光学补偿控制晶体管23还包括栅极绝缘层10和栅极09，栅极绝缘层10的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料；栅极09的材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属材料，也可以为MoNd/Cu/MoNd合金材料。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，还包括钝化层5、平坦化6、阳极层7和像素界定层8。这些膜层与现有技术中的功能及结构相同，在此不做详述。

基于同一发明构思，本发明实施例还提供了一种阵列基板的制备方法，如图5所示，包括：

S501、在衬底基板上形成遮光金属层；

S502、在遮光金属层上形成感光器件；

S503、在感光器件上形成感光存储电容；感光存储电容包括依次叠层设置的第一电极、绝缘介质层、第二电极；

S504、在感光存储电容上形成绝缘缓冲层；

S505、在绝缘缓冲层上同时形成光学补偿控制晶体管的有源层和第三电极；第二电极、绝缘缓冲层和第三电极构成像素存储电容；

S506、依次形成光学补偿控制晶体管的栅极和源漏极。

本发明实施例提供的上述阵列基板的制备方法，本发明通过将感光器件、感光存储电容和像素存储电容沿背离衬底基板的方向上依次叠层设置，即感光器件、感光存储电容和像素存储电容三者在衬底基板上的正投影具有重叠区域，减小了子像素区域像素存储电容的占用面积，相应地可以增加发光区的面积，从而提高子像素区域的开口率；并在制备光学补偿控制晶体管之前制备感光器件和感光存储电容，并在感光存储电容上形成绝缘缓冲层，在后续制备光学补偿控制晶体管过程中的刻蚀工艺不会对感光器件的侧壁造成损伤，且由于绝缘缓冲层将感光器件和光学补偿控制晶体管隔离开，在制备光学补偿控制晶体管时，可以避免在制备感光器件过程中引入的氢对光学补偿控制晶体管造成影响，从而可以提高阵列基板的信赖性。

下面通过具体的实例对本发明实施例提供的图1所示的阵列基板的制备方法进行详细说明，如图6A至6F所示，该制备方法具体包括以下步骤：

(1)在衬底基板1上形成遮光金属层3，如图6A所示；

(2)在遮光金属层3上形成感光器件21，遮光金属层3在衬底基板1上的正投影覆盖感光器件21在衬底基板1上的正投影，如图6B所示；

(3)在感光器件21上形成感光存储电容22；感光存储电容22包括依次叠层设置的第一电极01、绝缘介质层02、第二电极03，如图6C所示；

(4)在感光存储电容22上形成绝缘缓冲层04，如图6D所示；

(5)在绝缘缓冲层04上同时形成光学补偿控制晶体管23的有源层08和第三电极05；第二电极03、绝缘缓冲层04和第三电极05构成像素存储电容20，如图6E所示；

(6)依次形成光学补偿控制晶体管23的栅极09、源极06、漏极07、贯穿绝缘缓冲层04和层间介质层4的过孔内的第一连接部12、贯穿层间介质层4的过孔内的第二连接部13和信号线11，漏极07与遮光金属层3、第一连接部12电连接，第二连接部13和驱动晶体管的栅极电连接，信号线11通过贯穿层间介质层4和绝缘缓冲层04的过孔与第一电极01电连接，如图6F所示；

(7)依次形成钝化层5、平坦化层6、阳极层7和像素界定层8，如图1所示。

通过上述步骤(1)-(7)即可以得到本发明实施例图1所示的阵列基板。

需要说明的是，上述步骤(1)-(7)中各膜层的材料参见本发明实施例提供的阵列基板中提供的各膜层的材料，在上述制备方法中不一一举例。

在具体实施时，在步骤(7)之后还包括制备驱动电路，滤色层、有机发光层和阴极，阳极层与驱动电路连接，驱动电路驱动有机发光层向衬底基板所在侧发光。这些膜层的结构及功能均与现有技术中相同的膜层结构及功能相同，在此不做详述。

需要说明的是，在本发明实施例提供的上述制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。

基于同一发明构思，本发明实施例还提供了一种底发射型OLED显示面板，包括本发明实施例提供的上述阵列基，该阵列基板为底发射型OLED显示面板的背板，还包括与背板对应设置的盖板，该盖板可以为玻璃盖板。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述实施例中的底发射型OLED显示面板。由于该显示装置解决问题的原理与前述一种阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处不再赘述。

在具体实施时，本发明实施例提供的上述显示装置可以为全面屏显示装置，或者也可以为柔性显示装置等，在此不作限定。

在具体实施时，本发明实施例提供的上述显示装置可以为如图7所示的全面屏的手机。当然，本发明实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的阵列基板、其制备方法及相关装置，该阵列基板包括多个子像素区域，各子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，像素驱动电路包括与驱动晶体管连接的像素存储电容，光学补偿电路包括与感光器件连接的感光存储电容；像素存储电容和感光存储电容叠层设置，且像素存储电容和感光存储电容共用同一电极板。本发明通过将感光器件、感光存储电容和像素存储电容沿背离衬底基板的方向上依次叠层设置，即感光器件、感光存储电容和像素存储电容三者在衬底基板上的正投影具有重叠区域，减小了子像素区域像素存储电容的占用面积，相应地可以增加发光区的面积，从而提高子像素区域的开口率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括多个子像素区域，各所述子像素区域包括位于衬底基板上的像素驱动电路和光学补偿电路，所述像素驱动电路包括与驱动晶体管连接的像素存储电容，所述光学补偿电路包括与感光器件连接的感光存储电容；所述像素存储电容和所述感光存储电容叠层设置，且所述像素存储电容和所述感光存储电容共用同一电极板。

2.如权利要求1所述的阵列基板，其特征在于，所述光学补偿电路中的感光器件位于所述感光存储电容与所述衬底基板之间；所述像素存储电容位于所述感光存储电容背离所述衬底基板的一侧；

在所述感光器件与所述衬底基板之间具有遮光金属层，所述遮光金属层在所述衬底基板上的正投影覆盖所述感光器件在所述衬底基板上的正投影。

3.如权利要求2所述的阵列基板，其特征在于，所述感光存储电容包括位于所述感光器件之上依次叠层设置的第一电极、绝缘介质层、第二电极；所述像素存储电容包括依次叠层设置的所述第二电极、绝缘缓冲层和第三电极。

4.如权利要求3所述的阵列基板，其特征在于，所述光学补偿电路还包括位于所述绝缘缓冲层上的光学补偿控制晶体管；所述光学补偿控制晶体管的源极或漏极与所述遮光金属层电连接、且与所述第二电极电连接。

5.如权利要求4所述的阵列基板，其特征在于，所述光学补偿控制晶体管为顶栅型晶体管；所述遮光金属层在所述衬底基板上的正投影覆盖所述光学补偿控制晶体管的有源层在所述衬底基板上的正投影。

6.如权利要求5所述的阵列基板，其特征在于，所述第三电极与所述光学补偿控制晶体管的有源层同层设置。

7.如权利要求3所述的阵列基板，其特征在于，所述像素驱动电路还包括驱动薄膜晶体管，所述驱动薄膜晶体管的栅极与所述第三电极电连接。

8.一种底发射型OLED显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。

9.一种显示装置，其特征在于，包括如权利要求8所述的底发射型OLED显示面板。

10.一种如权利要求1-7任一项所述的阵列基板的制备方法，其特征在于，包括：

在衬底基板上形成遮光金属层；

在所述遮光金属层上形成感光器件；

在所述感光器件上形成感光存储电容；所述感光存储电容包括依次叠层设置的第一电极、绝缘介质层、第二电极；

在所述感光存储电容上形成绝缘缓冲层；

在所述绝缘缓冲层上同时形成光学补偿控制晶体管的有源层和第三电极；所述第二电极、所述绝缘缓冲层和所述第三电极构成像素存储电容；

依次形成所述光学补偿控制晶体管的栅极和源漏极。