[go: up one dir, main page]

CN103018990B - 一种阵列基板和其制备方法、及液晶显示装置 - Google Patents

一种阵列基板和其制备方法、及液晶显示装置 Download PDF

Info

Publication number
CN103018990B
CN103018990B CN201210544983.6A CN201210544983A CN103018990B CN 103018990 B CN103018990 B CN 103018990B CN 201210544983 A CN201210544983 A CN 201210544983A CN 103018990 B CN103018990 B CN 103018990B
Authority
CN
China
Prior art keywords
via hole
layer pattern
source electrode
layer
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210544983.6A
Other languages
English (en)
Other versions
CN103018990A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210544983.6A priority Critical patent/CN103018990B/zh
Publication of CN103018990A publication Critical patent/CN103018990A/zh
Priority to EP13196720.0A priority patent/EP2743984B1/en
Priority to US14/105,600 priority patent/US9632382B2/en
Application granted granted Critical
Publication of CN103018990B publication Critical patent/CN103018990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种阵列基板和其制备方法、及液晶显示装置，阵列基板包括：栅绝缘层；金属氧化物半导体形成的阻挡层图案和有源半导体层图案位于栅绝缘层之上；半导体保护层覆盖所述阻挡层图案、有源半导体层图案和栅绝缘层，且在阻挡层图案和有源半导体层图案上的相应位置处形成有过孔；在各个过孔处设置有金属Cu制作而成的数据线、源电极和漏电极。采用金属Cu制作数据线、源电极和漏电极，采用金属氧化物半导体作为金属Cu的阻挡层，在形成薄膜晶体管的过程中防止了金属Cu向栅绝缘层等层中进行扩散。

Description

一种阵列基板和其制备方法、及液晶显示装置
技术领域
本发明涉及液晶显示技术，特别是指一种阵列基板和其制备方法、及液晶显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD，ThinFilmTransistorLiquidCrystalDisplay)具有体积小、功耗低、无辐射等特点。随着TFT-LCD尺寸的不断增大、分辨率的不断提高，采用了更高频率的驱动电路以提高显示质量，导致大尺寸、高分辨率TFT-LCD的图像信号的延迟更为严重。TFT-LCD信号的延迟主要由T=RC决定，R为信号电阻，C为相关电容。现在一般采用化学性质稳定、电阻率较高的Ta、Cr、Mo等金属或是其合金作为金属电极的材料制作TFT-LCD的栅极、栅极扫描线和数据线。随着TFT-LCD尺寸和分辨率地提高，栅极扫描线长度也随着增大，信号延迟时间也随之增大，信号延迟增加到一定的程度，一些像素得不到充分的充电，造成亮度不均匀，使TFT-LCD的对比度下降，严重地影响了图像的显示质量。
随着液晶显示器尺寸地增大，需要不断提高驱动电路的频率。非晶硅薄膜晶体管的迁移率在0.5左右，但液晶显示器超过80英寸，驱动频率为120Hz时需要1cm2/V.S以上的迁移率。
金属氧化物TFT(非晶IGZO)迁移率高、均一性好、透明且制作工艺简单，能够满足大尺寸液晶显示器和有源有机电致发光的需求，以及满足大尺寸，高刷新频率LCD及OLED高迁移率的需求。若采用金属Cu制作薄膜晶体管的漏源电极，金属Cu扩散到半导体层、栅绝缘层和钝化层中会严重影响TFT的性能，因此在沉积金属Cu薄膜之前需要先沉积阻挡层。
现有技术存在如下问题：采用非晶IGZO制作TFT时，一般在非晶IGZO(半导体层)上面设置阻挡层，避免在形成金属Cu的源漏电极时破坏非晶IGZO，但这会增加一次构图工艺，并且在湿法刻蚀金属Cu时，由于金属Cu的刻蚀速率与阻挡层的刻蚀速率相差很大，刻蚀后阻挡层会残留一部分，在其上再沉积其他的薄膜会出现覆盖性差。
发明内容
本发明要解决的技术问题是提供一种阵列基板和其制备方法，以及液晶显示装置，解决现有技术中，采用金属Cu制作薄膜晶体管的漏源电极，金属Cu会扩散到半导体层、栅绝缘层和钝化层中影响TFT的性能的缺陷。
为解决上述技术问题，本发明的实施例提供一种阵列基板，包括：栅绝缘层；金属氧化物半导体形成的阻挡层图案和有源半导体层图案位于栅绝缘层之上；半导体保护层覆盖所述阻挡层图案、有源半导体层图案和栅绝缘层，且在阻挡层图案和有源半导体层图案上的相应位置处形成有过孔；在各个过孔处设置有金属Cu制作而成的数据线、源电极和漏电极。
所述的阵列基板中，所述半导体保护层覆盖所述阻挡层图案、有源半导体层图案和栅绝缘层包括：半导体保护层在非过孔位置处则形成于栅绝缘层上。
所述的阵列基板中，所述栅绝缘层包括两层：第一层为氮化硅，第二层为氧化硅，第二层直接与有源半导体层图案或者半导体保护层接触。
所述的阵列基板中，所述半导体保护层覆盖阻挡层图案、有源半导体层图案和栅绝缘层，且在阻挡层图案和有源半导体层图案上的相应位置处形成有过孔包括：第一过孔是数据线与源电极连接过孔；第二过孔是源电极过孔；第三过孔是漏电极过孔。
所述的阵列基板中，采用透明导电材料形成数据线与源电极连接线，所述数据线与源电极连接线在第一过孔处连接了数据线和源电极。
所述的阵列基板中，采用透明导电材料在第二过孔处形成薄膜，覆盖第二过孔处的源电极。
所述的阵列基板中，采用透明导电材料在第三过孔处形成薄膜，覆盖第三过孔处的漏电极。
所述的阵列基板中，所述半导体保护层包括两层：第一层为氮化硅，第二层为氧化物；所述氧化物是金属氧化物，或者硅的氧化物；第一层直接与有源半导体层图案接触。
一种阵列基板的制备方法，包括：通过一次构图工艺形成栅极和栅极扫描线；通过一次构图工艺形成金属氧化物半导体的阻挡层图案和有源半导体层图案；通过一次构图工艺形成半导体保护层的过孔；通过一次构图工艺形成金属Cu的数据线、源电极和漏电极的图案；通过一次构图工艺形成数据线与源电极连接线，以及透明像素电极。
所述的阵列基板的制备方法中，通过一次构图工艺形成半导体保护层的过孔，包括：所述过孔形成在阻挡层图案层和有源半导体层图案上的相应位置处。
所述的阵列基板的制备方法中，所述过孔包括：第一过孔是数据线与源电极连接过孔；第二过孔是源电极过孔；第三过孔是漏电极过孔。
所述的阵列基板的制备方法中，通过一次构图工艺形成数据线与源电极连接线，以及透明像素电极包括：采用透明导电材料形成数据线与源电极连接线，所述数据线与源电极连接线在第一过孔处连接了数据线和源电极。
一种液晶显示装置，包括上述的阵列基板。
本发明的上述技术方案的有益效果如下：采用金属Cu制作数据线、源电极和漏电极，采用金属氧化物半导体作为金属Cu的阻挡层，在形成薄膜晶体管的过程中防止了金属Cu向栅绝缘层等层中进行扩散。
附图说明
图1表示一种TFT结构的结构示意图；
图2表示通过一次构图工艺形成栅极和栅极扫描线的截面图；
图3表示通过一次构图工艺形成栅极和栅极扫描线的平面图；
图4表示通过一次构图工艺形成有源半导体层图案的截面图；
图5表示通过一次构图工艺形成有源半导体层图案的平面图；
图6表示通过一次构图工艺形成半导体保护层的截面图；
图7表示通过一次构图工艺形成半导体保护层的平面图；
图8表示通过一次构图工艺形成数据线、源电极和漏电极的截面图；
图9表示通过一次构图工艺形成数据线、源电极和漏电极的平面图；
图10表示通过一次构图工艺形成透明像素电极，数据线与源电极连接线的截面图；
图11表示通过一次构图工艺形成透明像素电极，数据线与源电极连接线的平面图；
图12表示数据线与源电极连接线部分覆盖数据线的示意图；
1玻璃基板
2栅极
3栅绝缘层
4有源半导体层图案
5半导体保护层
6源电极
7漏电极
8透明像素电极
9数据线与源电极连接线
10数据线与源电极连接过孔
11阻挡层图案
12数据线
13栅极扫描线。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明采用了低电阻的金属Cu制作源电极6和漏电极7、栅极扫描线13和数据线12，以改善阵列基板中的金属Cu布线的情形。
本发明实施例提供一种阵列基板，如图1和图10所示，包括：
栅绝缘层3；
金属氧化物半导体制备的Cu的阻挡层图案11和有源半导体层图案4位于栅绝缘层3之上；
半导体保护层5覆盖Cu的阻挡层图案11和有源半导体层图案4层和栅绝缘层3，且在阻挡层图案层11和有源半导体层图案层4上的相应位置处形成有过孔；
在各个过孔处设置有金属Cu制作而成的数据线12、源电极6和漏电极7。
应用所提供的技术，采用金属Cu制作数据线12、源电极6和漏电极7，采用金属氧化物半导体作为金属Cu的阻挡层，在形成薄膜晶体管的过程中防止了金属Cu向栅绝缘层3等层中进行扩散。
在一个优选实施例中，半导体保护层5覆盖阻挡层图案11、有源半导体层图案4和栅绝缘层3包括：所述半导体保护层5在非过孔位置处则形成于栅绝缘层上3。
在一个优选实施例中，栅绝缘层3包括两层：第一层为氮化硅(SiNx)，第二层为氧化硅(SiOx)，第二层直接与有源半导体层图案4或者半导体保护层5接触。
在一个优选实施例中，半导体保护层5覆盖阻挡层图案11、有源半导体层图案4和栅绝缘层3，且在阻挡层图案11和有源半导体层图案4上的相应位置处形成有过孔包括：
第一过孔是数据线与源电极连接过孔10；
第二过孔是源电极过孔；
第三过孔是漏电极过孔。
每一个过孔位置处均作为了金属Cu与金属氧化物半导体的接触区域。
在一个优选实施例中，采用透明导电材料形成数据线与源电极连接线9，所述数据线与源电极连接线9在第一过孔处连接了数据线12和源电极6。
如图11所示，透明导电材料覆盖全部的数据线12，或者，如图12所示，部分覆盖数据线12。透明导电材料具体是氧化铟锡(ITO)或者铟锌氧化物(IZO)。
在一个优选实施例中，采用透明导电材料在第二过孔处形成薄膜，覆盖第二过孔处的源电极6。透明导电材料具体是ITO或者IZO。
在一个优选实施例中，采用透明导电材料在第三过孔处形成薄膜，覆盖第三过孔处的漏电极7。透明导电材料具体是ITO或者IZO。
在一个优选实施例中，半导体保护层5包括两层：
第一层为氮化硅，第二层为氧化物；氧化物是金属氧化物，或者硅的氧化物；第一层直接与有源半导体层图案4接触。
半导体保护层5包括两层，第一层为氮化硅，第二层为氧化物，氧化物可以使金属氧化物的绝缘体如Al2O3，也可以是硅的氧化物，如氧化硅或者氮氧化硅，半导体保护层5的作用在于刻蚀源电极6和漏电极7的过程中，防止有源半导体层图案4被刻蚀掉。
应用实施例提供的技术，在制作阵列基板的场景中，采用金属氧化物半导体制作金属Cu的阻挡层图案11和有源半导体层图案4，以及采用金属Cu制作数据线12、栅极扫描线13、源电极6和漏电极7，具体包括如下步骤：
步骤1，在玻璃基板1或者石英基板上，采用溅射或热蒸发方式沉积厚度的栅金属膜，栅金属膜选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，或者选用由多层金属组成的复合栅金属。
第一次构图工艺形成：栅极2和栅极扫描线13，图2、图3所示分别是这一次构图工艺后的阵列基板的截面图和平面图。
步骤2，采用PECVD方法连续沉积厚度的栅绝缘层3，栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以是SiH4，NH3，N2，或者是SiH2Cl2，NH3，N2。
为提高TFT的性能，栅绝缘层3包括两层：第一层为SiNx，第二层为SiOx，第二层直接与有源半导体图案层4和半导体保护层5接触。
步骤3，在栅绝缘层3之上通过溅射方法连续沉积厚度为的半导体层4，具体采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或者其他金属氧化物；
第二次构图工艺形成：阻挡层图案11和有源半导体层图案4，如图4、图5所示分别是这一次构图工艺后的阵列基板的截面图和平面图。
阻挡层图案11，起到了阻挡层的功能，增加了相关电极的金属Cu薄膜的附着力，并且又能够阻止金属Cu离子扩散到栅绝缘层3等相关层中。
步骤4，在阵列基板上以PECVD方法沉积厚度的半导体保护层5，半导体保护层5可以使用Al2O3或者双层的阻挡结构，双层的阻挡结构中，第一层为氮化硅，第二层为氧化物，氧化物可以是金属氧化物的绝缘体如Al2O3，也可以是硅的氧化物，如氧化硅或者氮氧化硅。
半导体保护层5选用氧化物、氮化物或者氧氮化合物；硅的氧化物对应的反应气体可以为SiH4，N2O，氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
第三次构图工艺形成：第一过孔、第二过孔和第三过孔。
第一过孔是数据线与源电极连接过孔10；
第二过孔是源电极过孔；
第三过孔是漏电极过孔。
截面图和平面图分别如图6、图7所示，每一个过孔处，均是金属Cu与金属氧化物半导体的接触区域。
步骤5，在阵列基板上通过溅射或热蒸发的方法沉积上厚度 源漏金属层，具体采用了金属Cu。
第四次构图工艺形成：数据线12、源电极6和漏电极7的图案，其截面图和平面图分别如图8、图9所示。
步骤6，在阵列基板上通过溅射或热蒸发的方法沉积上厚度约 的透明导电层，透明导电层的材料可以采用ITO、IZO，或者其他透明的金属氧化物；
第五次构图工艺形成：透明像素电极8，数据线与源电极连接线9，其截面图如图10所示，透明像素电极8采用的ITO或者IZO可以覆盖整个漏电极7，以减少漏电极7与透明像素电极8之间的接触不良，保证了漏电极7和透明像素电极8充分接触，还可以保护形成漏电极7的金属Cu薄膜；透明像素电极8采用的ITO或者IZO也可以部分覆盖整个漏电极7。
如图11所示，数据线与源电极连接线9采用透明导电材料(具体是ITO或者IZO)形成，并且覆盖全部的数据线12，或者如图12所示，数据线与源电极连接线9也可以部分覆盖数据线12。
本发明实施例提供一种制作阵列基板的方法，使用金属Cu制作数据线12、源电极6和漏电极7，采用金属氧化物半导体制备Cu的阻挡层图案11，方法包括：
通过一次构图工艺形成栅极6和栅极扫描线13；
通过一次构图工艺形成金属氧化物半导体的阻挡层图案11和有源半导体层图案4；
通过一次构图工艺形成半导体保护层5的过孔；
通过一次构图工艺形成金属Cu的数据线12、源电极6和漏电极7的图案；
通过一次构图工艺形成数据线与源电极连接线9，以及透明像素电极8。
应用实施例提供的技术，在制作阵列基板的场景中，方法的步骤包括：
在第一次构图工艺中形成栅电极6和栅极扫描线13；
在第二次构图工艺中形成Cu的阻挡层图案11和有源半导体层图案4；
在第三次构图工艺中形成半导体保护层5的过孔，且过孔形成在阻挡层图案11和有源半导体层图案4上的相应位置处；在半导体保护层5中形成Cu与阻挡层图案11和有源半导体层图案4的金属氧化物半导体的接触区域，包括第一过孔-数据线的接触区、第二过孔-源电极接触区和第三过孔-漏电极接触区，半导体保护层5此时成为了有源半导体层图案4的保护层，提高金属氧化物TFT的稳定性；
在第四次构图工艺中，形成金属Cu的数据线12、源电极6和漏电极7的图案；
在第五次构图工艺中，形成数据线与源电极连接线9和透明像素电极8。采用透明导电材料形成数据线与源电极连接线9，数据线与源电极连接线9在第一过孔处连接了数据线12和源电极6。透明导电材料(具体是ITO或者IZO)可以全部覆盖金属Cu薄膜，这样保证了漏电极7和透明像素电极8充分接触，还可以保护金属Cu薄膜；透明导电材料也可以全部覆盖金属Cu薄膜，例如数据线与源电极连接线9也可以部分覆盖金属Cu薄膜。
构图工艺包括涂覆光刻胶、曝光、显影、刻蚀、剥离等工艺流程，构图工艺最终在薄膜上形成图形。
在构图工艺过程中，由于采用了金属氧化物半导体制作的阻挡层图案11作为金属Cu的阻挡层，在形成薄膜晶体管的过程中防止了金属Cu向栅绝缘层3等层中进行扩散，并且，采用了半导体保护层5保护有源半导体层图案4，半导体保护层5的作用在于刻蚀源电极6和漏电极7的过程中，防止有源半导体层图案4被刻蚀掉。
本发明实施例提供一种液晶显示装置，包括阵列基板，阵列基板包括：
栅绝缘层3；
金属氧化物半导体制备的Cu的阻挡层图案11和有源半导体层图案4位于栅绝缘层3之上；
半导体保护层5覆盖Cu的阻挡层图案11和有源半导体层图案4层和栅绝缘层3，且在阻挡层图案层11和有源半导体层图案层4上的相应位置处形成有过孔；
在各个过孔处设置有金属Cu制作而成的数据线12、源电极6和漏电极7。
采用本方案之后的优势是：采用金属Cu制作数据线12、源电极6和漏电极7，采用金属氧化物半导体作为金属Cu的阻挡层图案11，在形成薄膜晶体管的过程中防止了金属Cu向栅绝缘层3、有源半导体层图案4等层中进行扩散；由于金属氧化物TFT(非晶IGZO)迁移率高、均一性好、透明且制作工艺简单，能够满足大尺寸液晶显示器和有源有机电致发光的需求，以及满足大尺寸高刷新频率LCD及OLED对高迁移率的需求。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种阵列基板，其特征在于，包括：
栅绝缘层；
金属氧化物半导体形成的阻挡层图案和有源半导体层图案位于栅绝缘层之上，所述阻挡层图案用于增加金属Cu薄膜的附着力并阻止金属Cu离子扩散到栅绝缘层中；
半导体保护层覆盖所述阻挡层图案、有源半导体层图案和栅绝缘层，且在阻挡层图案和有源半导体层图案上的相应位置处形成有过孔；
在各个过孔处设置有金属Cu制作而成的数据线、源电极和漏电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述半导体保护层覆盖所述阻挡层图案、有源半导体层图案和栅绝缘层包括：
所述半导体保护层在非过孔位置处则形成于栅绝缘层上。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅绝缘层包括两层：第一层为氮化硅，第二层为氧化硅，第二层直接与有源半导体层图案或者半导体保护层接触。
4.根据权利要求1所述的阵列基板，其特征在于，所述半导体保护层覆盖阻挡层图案、有源半导体层图案和栅绝缘层，且在阻挡层图案和有源半导体层图案上的相应位置处形成有过孔包括：
第一过孔是数据线与源电极连接过孔；
第二过孔是源电极过孔；
第三过孔是漏电极过孔。
5.根据权利要求4所述的阵列基板，其特征在于，采用透明导电材料形成数据线与源电极连接线，所述数据线与源电极连接线在第一过孔处连接了数据线和源电极。
6.根据权利要求1所述的阵列基板，其特征在于，
采用透明导电材料在第二过孔处形成薄膜，覆盖第二过孔处的源电极。
7.根据权利要求1所述的阵列基板，其特征在于，
采用透明导电材料在第三过孔处形成薄膜，覆盖第三过孔处的漏电极。
8.根据权利要求1所述的阵列基板，其特征在于，
所述半导体保护层包括两层：
第一层为氮化硅，第二层为氧化物；所述氧化物是金属氧化物，或者硅的氧化物；
第一层直接与有源半导体层图案接触。
9.一种阵列基板的制备方法，其特征在于，
通过一次构图工艺形成栅极和栅极扫描线；
通过一次构图工艺形成金属氧化物半导体的阻挡层图案和有源半导体层图案，所述阻挡层图案用于增加金属Cu薄膜的附着力并阻止金属Cu离子扩散到栅绝缘层中；
通过一次构图工艺形成半导体保护层的过孔；
通过一次构图工艺形成金属Cu的数据线、源电极和漏电极的图案；
通过一次构图工艺形成数据线与源电极连接线，以及透明像素电极。
10.如权利要求9所述的阵列基板的制备方法，其特征在于，通过一次构图工艺形成半导体保护层的过孔，包括：
所述过孔形成在阻挡层图案层和有源半导体层图案上的相应位置处。
11.如权利要求10所述的阵列基板的制备方法，其特征在于，所述过孔包括：
第一过孔是数据线与源电极连接过孔；
第二过孔是源电极过孔；
第三过孔是漏电极过孔。
12.如权利要求9所述的阵列基板的制备方法，其特征在于，通过一次构图工艺形成数据线与源电极连接线，以及透明像素电极包括：
采用透明导电材料形成数据线与源电极连接线，所述数据线与源电极连接线在第一过孔处连接了数据线和源电极。
13.一种液晶显示装置，其特征在于，包括权利要求1～8所述的阵列基板。
CN201210544983.6A 2012-12-14 2012-12-14 一种阵列基板和其制备方法、及液晶显示装置 Active CN103018990B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210544983.6A CN103018990B (zh) 2012-12-14 2012-12-14 一种阵列基板和其制备方法、及液晶显示装置
EP13196720.0A EP2743984B1 (en) 2012-12-14 2013-12-11 Array substrate and the method for manufacturing the same, and liquid crystal display device
US14/105,600 US9632382B2 (en) 2012-12-14 2013-12-13 Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210544983.6A CN103018990B (zh) 2012-12-14 2012-12-14 一种阵列基板和其制备方法、及液晶显示装置

Publications (2)

Publication Number Publication Date
CN103018990A CN103018990A (zh) 2013-04-03
CN103018990B true CN103018990B (zh) 2015-12-02

Family

ID=47967762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210544983.6A Active CN103018990B (zh) 2012-12-14 2012-12-14 一种阵列基板和其制备方法、及液晶显示装置

Country Status (3)

Country Link
US (1) US9632382B2 (zh)
EP (1) EP2743984B1 (zh)
CN (1) CN103018990B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124277B (zh) 2013-04-24 2018-02-09 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法和阵列基板
CN103594498B (zh) * 2013-12-03 2016-06-15 北京理工大学 一种透明导电薄膜
CN104617038A (zh) * 2015-01-13 2015-05-13 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
US9627549B1 (en) * 2015-10-05 2017-04-18 United Microelectronics Corp. Semiconductor transistor device and method for fabricating the same
KR102477984B1 (ko) * 2015-12-11 2022-12-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105932024B (zh) * 2016-05-05 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105931985A (zh) * 2016-05-13 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102706723B1 (ko) 2018-03-07 2024-09-20 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN109411547B (zh) * 2018-10-31 2022-10-11 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
CN110707104B (zh) * 2019-10-23 2021-07-09 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
JP7356899B2 (ja) * 2019-12-26 2023-10-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶光偏向素子及び液晶光偏向素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN102629628A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
CN102629611A (zh) * 2012-03-29 2012-08-08 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100075026A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5662689B2 (ja) * 2010-02-17 2015-02-04 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101909704B1 (ko) * 2011-02-17 2018-10-19 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102629628A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN102629611A (zh) * 2012-03-29 2012-08-08 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Also Published As

Publication number Publication date
CN103018990A (zh) 2013-04-03
EP2743984A2 (en) 2014-06-18
US20140168556A1 (en) 2014-06-19
EP2743984A3 (en) 2017-09-13
US9632382B2 (en) 2017-04-25
EP2743984B1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102709239B (zh) 显示装置、阵列基板及其制造方法
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
CN103765597B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
US9337346B2 (en) Array substrate and method of fabricating the same
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
CN107331669A (zh) Tft驱动背板的制作方法
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
US20120161131A1 (en) Thin-film transistor substrate and method of manufacturing the same
CN106449667A (zh) 阵列基板及其制作方法、显示装置
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN104916649A (zh) 阵列基板及其制造方法
US20180219105A1 (en) Thin film transistor, manufacturing method thereof, and display device
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709328B (zh) 一种阵列基板、其制造方法、显示面板及显示装置
KR20160044168A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant