[go: up one dir, main page]

CN109727999B - 阵列基板的制备方法、阵列基板及显示装置 - Google Patents

阵列基板的制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN109727999B
CN109727999B CN201910001869.0A CN201910001869A CN109727999B CN 109727999 B CN109727999 B CN 109727999B CN 201910001869 A CN201910001869 A CN 201910001869A CN 109727999 B CN109727999 B CN 109727999B
Authority
CN
China
Prior art keywords
transistor
antistatic
drain
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910001869.0A
Other languages
English (en)
Other versions
CN109727999A (zh
Inventor
吴忠厚
戴珂
江鹏
张春旭
张云天
邓亚飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910001869.0A priority Critical patent/CN109727999B/zh
Publication of CN109727999A publication Critical patent/CN109727999A/zh
Priority to US16/632,161 priority patent/US20210223639A1/en
Priority to PCT/CN2019/089020 priority patent/WO2020140375A1/en
Application granted granted Critical
Publication of CN109727999B publication Critical patent/CN109727999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板的制备方法、阵列基板及显示装置，属于显示技术领域。本发明的阵列基板的制备方法，所述阵列基板包括：形成抗静电单元和像素单元的步骤；形成所述抗静电单元的步骤包括：形成抗静电晶体管；形成所述像素单元的步骤包括：形成充电晶体管；其中，所述抗静电晶体管的有源层、源极和漏极，与所述充电晶体管的有源层、源极和漏极采用一次构图工艺形成；在形成所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极的同时，还包括：在所述抗静电晶体管的源极和漏极之间形成辅助电极块的图形。

Description

阵列基板的制备方法、阵列基板及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板的制备方法、阵列基板及显示装置。
背景技术
液晶面板在工作过程中随时可能因外界的各种原因而引入静电，一旦静电在面板内积累无法释放，则会对面板造成损伤，以至于显示性能降低甚至损坏。因此，在显示面板中设置抗静电单元极其重要。
为了解决大尺寸产品负载大，充电困难的问题，在设计上采用了窄沟道半透掩模板，将显示区充电三极管的尺寸尽可能的做小(沟道长度接近曝光精度)。而抗静电单元因为其功能需要，沟道长度仍旧是常规的设计(曝光精度的2～10倍左右)。在光学上，当曝光狭缝的大小接近曝光精度时，会造成曝光量的损失。因此显示区的曝光量小于抗静电单元区的曝光量，在曝光、显影、剥离之后，显示区的充电三极管沟道和抗静电单元区的抗静电三极管沟道处留下的光刻胶厚度存在差异。这样一来，在一次刻蚀过程中将会造成抗静电区中的抗静电晶体管的沟道被刻穿，导致抗静电晶体管失效。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种抗静电晶体管失效的阵列基板的制备方法、阵列基板及显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括形成抗静电单元和像素单元的步骤；形成所述抗静电单元的步骤包括：形成抗静电晶体管；形成所述像素单元的步骤包括：形成充电晶体管；其中，所述抗静电晶体管的有源层、源极和漏极，与所述充电晶体管的有源层、源极和漏极采用一次构图工艺形成；在形成所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极的同时，还包括：在所述抗静电晶体管的源极和漏极之间形成辅助电极块的图形。
优选的是，所述充电晶体管的有源层的沟道区包括U型沟道区；
在所述抗静电晶体管源极和漏极之间形成有一个辅助电极块，并限定出所述抗静电晶体管的有源层的沟道区的第一部分和第二部分；其中，
所述U型沟道区的宽度、所述抗静电晶体管的有源层的沟道区的第一部分和第二部分的宽度相同。
优选的是，所述阵列基板的制备方法还包括：
采用一次构图工艺形成包括抗静电晶体管的栅极和充电晶体管的栅极的图形。
优选的是，所述抗静电单元包括四个串接抗静电晶体管；所述四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；形成所述抗静电单元的步骤包括：
在基底上，通过构图工艺形成包括所述第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的栅极的图形；其中，所述第二抗静电晶体管、所述第三抗静电晶体管共栅极；
形成栅极绝缘层；
通过一次构图工艺形成包括第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的有源层、源极、漏极，以及位于各抗静电晶体管的源极和漏极之间的所述辅助电极块的图形；其中，所述第一抗静电晶体管的源极和所述第二抗静电晶体管的源极为一体结构；所述第一抗静电晶体管的漏极和所述第二抗静电晶体管的漏极为一体结构；所述第三抗静电晶体管的源极和所述第四抗静电晶体管的源极为一体结构；所述第三抗静电晶体管的漏极和所述第四抗静电晶体管的漏极为一体结构；
形成层间绝缘层，并在与所述第一抗静电晶体管的源极对应的位置，形成贯穿所述层间绝缘层的第一过孔；在与所述第一抗静电晶体管的栅极对应的位置，形成贯穿所述层间绝缘层和所述栅极绝缘层的第二过孔；在与所述第二抗静电晶体管的漏极对应的位置形成贯穿所述层间绝缘层的第三过孔；在与所述第二抗静电晶体管、所述第三抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第四过孔；在与所述第三抗静电晶体管的源极对应的位置形成贯穿所述层间绝缘层的第五过孔；在与所述第四抗静电晶体管的源极对应的位置，形成贯穿所述层间绝缘层的第六过孔；在与所述第四抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第七过孔；
通过构图工艺形成包括与所述第一过孔和第二过孔位置对应的第一连接部，与所述第三过孔、所述第四过孔、所述第五过孔位置对应的第二连接部，与所述第六过孔、所述第七过孔位置对应的第三连接部的图形。
优选的是，所述抗静电晶体管和所述充电晶体管的有源层的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括：抗静电单元和像素单元；所述抗静电单元包括：抗静电晶体管；所述像素单元包括：充电晶体管；其中，所述抗静电晶体管的有源层，与所述充电晶体管的有源层同层设置且材料相同；所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极同层设置且材料相同；
在所述抗静电晶体管的源极和漏极之间还设置有与之同层设置且材料相同的辅助电极块。
优选的是，所述充电晶体管的源极和漏极限定出所述有源层的U型沟道区；
在所述抗静电晶体管源极和漏极之间形成有一个辅助电极块，并限定出所述抗静电晶体管的有源层的沟道区的第一部分和第二部分；其中，
所述U型沟道区的宽度、所述抗静电晶体管的有源层的沟道区的第一部分和第二部分的宽度相同。
优选的是，所述抗静电单元包括四个串接抗静电晶体管；所述四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；其中，
所述第一抗静电晶体管的源极与其栅极连接；所述第一抗静电晶体管的漏极连接所述第二抗静电晶体管的栅极；所述第一抗静电晶体管的栅极连接所述第二抗静电晶体管的源极；
所述第二抗静电晶体管的漏极与其栅极连接，以及连接所述第三抗静电晶体管的源极；所述第二抗静电晶体管的栅极连接所述第三抗静电晶体管的栅极；
所述第三抗静电晶体管的源极与其栅极连接；所述第三抗静电晶体管的漏极连接所述第四抗静电晶体管的栅极；所述第三抗静电晶体管的栅极连接所述第四抗静电晶体管的源极；
所述第四抗静电晶体管的漏极连接其栅极。
优选的是，所述抗静电晶体管和所述充电晶体管的有源层的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
附图说明
图1为本发明的实施例1-2的阵列基板的制备方法所形成的充电晶体管的俯视图；
图2为图1的A-A'的剖面图；
图3为本发明的实施例1-2的阵列基板的制备方法所形成的抗静电晶体管的俯视图；
图4为图3的B-B'的剖面图；
图5为本发明的实施例1的阵列基板的制备方法中形成抗静电晶体管和充电晶体管的有源层和源、漏极的流程图；
图6为本发明的实施例2的阵列基板的制备方法所形成的抗静电单元的电路图；
图7为本发明的实施例2的阵列基板的制备方法所形成的抗静电单元的俯视图。
其中附图标记为：10、基底；20、栅极绝缘层；30、层间绝缘层；1、栅极；2、有源层；3、源极；31、第一源漏金属图案；4、漏极；5、辅助电极块；61、第一过孔；62、第二过孔；63、第三过孔；64、第四过孔；65、第五过孔；66、第六过孔；67、第七过孔；71、第一连接部；72、第二连接部；73、第三连接部；200、半导体材料层；300、源漏金属薄膜；80、光刻胶；81、第一光刻胶图案；82、第二光刻胶图案；Q1、完全曝光区；Q2、半曝光区；Q3、非曝光区；K1、显示区；K2、周边区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
结合图1、3、5所示，本实施例提供一种阵列基板的制备方法，该阵列基板的包括显示区K1、环绕显示区K1的周边区，以及位于周边区内的抗静电区K2；该制备方法包括：在抗静电区形成抗静电单元；在显示区形成像素单元；其中，形成抗静电单元的步骤包括：形成抗静电晶体管；形成像素单元的步骤包括：形成充电晶体管。特别的是，抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4采用一次构图工艺形成，与此同时，在还在抗静电晶体管的源极3和漏极4之间形成有辅助电极块5。
对形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4，以及辅助电极块5的步骤具体说明。
如图5所示，首先，在基底10上依次沉积半导体材料层200和源漏金属薄膜300，并在源漏金属薄膜300上涂覆光刻胶80；接下来，采用半色调掩膜版或者灰阶掩膜版对进行曝光，以使光刻胶层80对应待形成的充电晶体管的源极3和漏极4，抗静电晶体管的源极3、漏极4，以及辅助电极的位置未被曝光(也即掩膜版的非曝光区Q3)，光刻胶层对应抗静电晶体管的源极3与辅助电极之间的位置、对应抗静电晶体管的漏极4与辅助电极之间的位置，以及充电晶体管的沟道区的位置被半曝光(也即掩膜版的半曝光区Q2)，其余位置的光刻胶被完全曝光(也即掩膜版的完全曝光区Q1)；之后，去除对应曝光区的光刻胶材料，以及对应半曝光区的第一厚度(小于光刻胶层的总厚度)的光刻胶材料，得到第一光刻胶图案81，以及第一源漏金属图案31；并采用刻蚀工艺去除对应完全曝光区Q1的源漏金属材料和半导体材料；再接下来，去除第一厚度的光刻胶层，得到第二光刻胶图案82，去除对应半曝光区的源漏金属材料，至此完成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4，以及辅助电极块5的制备。由于在本实施例的阵列基板的制备方法中，采用一次构图工艺制备抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4的同时，还在每个抗静电晶体管的源极3和漏极4之间形成有辅助电极块5，此时，位于抗静电晶体管的源极3和辅助电极块5之间的宽度，以及抗静电晶体管的漏极4和辅助电极块5之间的宽度，与充电晶体管的有源层2的沟道区的宽度大致相同，因此，在对采用采用半色调掩膜版或者灰阶掩膜版对进行曝光，对位于源漏金属薄膜上的光刻胶层曝光后、显影、剥离后，剩余在抗静电晶体管的源极3和辅助电极块5之间，以及抗静电晶体管的漏极4和辅助电极块5之间，与充电晶体管的有源层2的沟道区上的光刻胶厚度大致相同，从而有效的避免在刻蚀形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4时，将抗静电晶体管的沟道区刻穿，造成抗静电晶体管失效的问题。
其中，充电晶体管的源极3和漏极4限定出所述有源层2的U型沟道区；在所述抗静电晶体管源极3和漏极4之间形成有一个辅助电极块5，并限定出所述抗静电晶体管的有源层2的沟道区的第一部分和第二部分；第一部分和第二部分分别为图3中示意出的两个宽度b的位置；其中，所述U型沟道区的宽度、所述抗静电晶体管的有源层2的沟道区的第一部分和第二部分的宽度相同，也即如图1和3所示的宽度a和宽度b大致相同。这样一来，使得在形成抗静电晶体管的沟道区和充电晶体管的沟道区时的曝光量相同，最大程度的避免了在刻蚀形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4时，将抗静电晶体管的沟道区刻穿，造成抗静电晶体管失效的问题。
在此需要说明的是，图5中仅给出了阵列基板中的显示区K1和抗静电区K2中的部分示意图，且图中仅给出了制备抗静电晶体管的有源层2、源极3、漏极4、辅助电极块5和充电晶体管的有源层2、源极3、漏极4的具体工艺流程图，实际上如图2和4所示，以抗静电晶体管和充电晶体管均为底栅型薄膜晶体管为例，在形成抗静电晶体管和充电晶体管的有源层之前还包括：在基底10上，通过一次构图工艺形成包括抗静电晶体管的栅极1和充电晶体管的栅极1的图形；之后，形成栅极绝缘层20的步骤。在此还需要说明的是，抗静电晶体管的源极3是与其栅极1连接的，因此，如图1和2所示，在形成抗静电晶体管的源极3和漏极4之后还包括形成层间绝缘层30，以及在间绝缘层30与抗静电晶体管的源极3对应的位置，以及在栅极绝缘层20和间绝缘层30与抗静电晶体管的栅极1刻蚀过孔的步骤；之后，通过构图工艺形成包括连接部7的图形，且连接部7覆盖过孔，以使抗静电晶体管的源极3与栅极1连接在一起。
实施例2：
结合图1-7所示，本实施例提供一种阵列基板的制备方法，该阵列基板包括：抗静电区和显示区；其中，在抗静电区中形成抗静电单元，在显示区中设置有像素单元；在本实施例中以抗静电单元包括串接的四个抗静电晶体管，像素单元中包括充电晶体管为例进行说明。当然，抗静电单元也不局限于这种采用四个抗静电晶体管串接的结构，像素单元中也仅包括充电晶体管。本实施例中的阵列基板的制备方法，具体包括如下步骤：
步骤一、在基底10上，通过构图工艺形成包括位于抗静电区的、每个抗静电单元中的第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管的栅极1的图形，以及位于显示区的像素单元中的充电晶体管的栅极1的图形；其中，第二抗静电晶体管、第三抗静电晶体管共栅极1。
在该步骤中，基底10采用玻璃等透明材料制成、且经过预先清洗。具体的，在基底10上采用等离子体增强化学气相沉积(Plasma Enhanced：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式沉积栅金属薄膜，并在栅金属薄膜上形成光刻胶，之后通过掩膜版进行曝光、显影、刻蚀形成包括各个晶体管的栅极1的图形。
其中，栅金属薄膜的材料采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成上述步骤的基底10上，形成栅极绝缘层20。
在该步骤中，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在完成上述步骤的基底10上，形成栅绝缘层。
其中，栅极绝缘层20的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤三、在完成上述步骤的基底10上，通过一次构图工艺形成包括第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管的有源层2、源极3、漏极4，以及位于各抗静电晶体管的源极3和漏极4之间的辅助电极块5的图形；其中，第一抗静电晶体管的源极3和第二抗静电晶体管的源极3为一体结构；第一抗静电晶体管的漏极4和第二抗静电晶体管的漏极4为一体结构；第三抗静电晶体管的源极3和第四抗静电晶体管的源极3为一体结构；第三抗静电晶体管的漏极4和第四抗静电晶体管的漏极4为一体结构。
在该步骤中，首先采用等离子体增强化学气相沉积方式或者低压化学气相沉积方式形成半导体材料，之后采用离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式源漏金属薄膜，接下来在源漏金属薄膜上形成光刻胶层，最后，采用半色调掩膜版或者灰阶掩膜版对以使光刻胶层对应待形成的充电晶体管的源极3和漏极4，抗静电晶体管的源极3、漏极4，以及辅助电极的位置未被曝光(也即掩膜版的非曝光区)，光刻胶层对应抗静电晶体管的源极3与辅助电极之间的位置、对应抗静电晶体管的漏极4与辅助电极之间的位置，以及充电晶体管的沟道区的位置被半曝光(也即掩膜版的半曝光区)，其余位置的光刻胶被完全曝光(也即掩膜版的完全曝光区)；之后，去除对应曝光区的光刻胶材料，以及对应半曝光区的第一厚度(小于光刻胶层的总厚度)的光刻胶材料；并采用刻蚀工艺去除对应曝光区的源漏金属材料和半导体材料；再接下来，去除第一厚度的光刻胶层，去除对应半曝光区的源漏金属材料，至此完成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4，以及辅助电极块5的制备。其中，第一抗静电晶体管的源极3和第二抗静电晶体管的源极3为一体结构；第一抗静电晶体管的漏极4和第二抗静电晶体管的漏极4为一体结构；第三抗静电晶体管的源极3和第四抗静电晶体管的源极3为一体结构；第三抗静电晶体管的漏极4和第四抗静电晶体管的漏极4为一体结构。
其中，半导体材料采用非晶硅、多晶硅、氢化非晶硅中的任意一种。
其中，源漏金属薄膜的材料采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤四、在完成上述步骤的基底10上形成层间绝缘层30，并在与所述第一抗静电晶体管的源极3对应的位置，形成贯穿所述层间绝缘层30的第一过孔61；在与所述第一抗静电晶体管的栅极1对应的位置，形成贯穿所述层间绝缘层30和所述栅极绝缘层20的第二过孔62；在与所述第二抗静电晶体管的漏极4对应的位置形成贯穿所述层间绝缘层30的第三过孔63；在与所述第二抗静电晶体管、所述第三抗静电晶体管对应的位置形成贯穿所述层间绝缘层30和所述栅极绝缘层20的第四过孔64；在与所述第三抗静电晶体管的漏极4源极3对应的位置形成贯穿所述层间绝缘层30的第五过孔65；在与所述第四抗静电晶体管的源极3对应的位置，形成贯穿所述层间绝缘层30的第六过孔66在与所述第四抗静电晶体管对应的位置形成贯穿所述层间绝缘层30和所述栅极绝缘层20的第七过孔67；源极3层间绝缘层30第七过孔67。
其中，层间绝缘层30的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤五、在完成上述步骤的基底10上，通过构图工艺形成包括通过构图工艺形成包括与所述第一过孔61和第二过孔62位置对应的第一连接部71，与所述第三过孔63、所述第四过孔64、所述第五过孔65位置对应的第二连接部72，与所述第六过孔66、所述第七过孔67位置对应的第三连接部73的图形；其中，第一连接部71将第一抗静电晶体管的源极3和栅极1，以及第二抗静电晶体管的源极3连接；第二连接部72将第二抗静电晶体管的漏极4和栅极1，以及第三抗静电晶体管的源极3和栅极1连接；第三连接部73将第三抗静电晶体管的漏极4，以及第四抗静电晶体管的源极3和栅极1连接。
其中，第一连接部71、第二连接部72、第三连接部73的材料可以采用氧化铟锡(ITO)等透明导电材料。
至此完成本实施例中阵列基板的制备。
由于在本实施例的阵列基板的制备方法中，采用一次构图工艺制备各个抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4的同时，还在每个抗静电晶体管的源极3和漏极4之间形成有辅助电极块5，此时，位于抗静电晶体管的源极3和辅助电极块5之间的宽度，以及抗静电晶体管的漏极4和辅助电极块5之间的宽度，与充电晶体管的有源层2的沟道区的宽度大致相同，因此，在对采用采用半色调掩膜版或者灰阶掩膜版对进行曝光，对位于源漏金属薄膜上的光刻胶层曝光后、显影、剥离后，剩余在抗静电晶体管的源极3和辅助电极块5之间，以及抗静电晶体管的漏极4和辅助电极块5之间，与充电晶体管的有源层2的沟道区上的光刻胶厚度大致相同，从而有效的避免在刻蚀形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4时，将各个抗静电晶体管的沟道区刻穿，造成各个抗静电晶体管失效的问题。
在此需要说明的是，在上述的制备方法中只是以制备底栅型的抗静电晶体管和充电晶体管为例进行说明的，实际上抗静电晶体管和充电晶体管也可以是在顶栅型的薄膜晶体管，在制备方法上只是将有源层2的形成步骤先于栅极1而已，故在此不在重复描述。
实施例3：
本实施例中提供了一种阵列基板，该阵列基板可以采用实施例1或2中的制备方进行制备。该阵列基板具体包括：抗静电区和显示区；在抗静电区中设置有抗静电单元；在显示区中设置有像素单元；抗静电单元包括：抗静电晶体管；像素单元包括：充电晶体管的步骤；其中，抗静电晶体管的有源层2，与充电晶体管的有源层2同层设置且材料相同；抗静电晶体管的源极3和漏极4，与充电晶体管的源极3和漏极4同层设置且材料相同；特别的是，在抗静电晶体管的源极3和漏极4之间还设置有与之同层设置且材料相同的辅助电极块5。
由于在本实施例中抗静电晶体管的有源层2，与充电晶体管的有源层2同层设置且材料相同；抗静电晶体管的源极3和漏极4，与充电晶体管的源极3和漏极4同层设置且材料相同，而且在抗静电晶体管的源极3和漏极4之间还设置有与之同层设置且材料相同的辅助电极块5，因此，可以采用一次构图工艺制备抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4的同时，还在每个抗静电晶体管的源极3和漏极4之间形成有辅助电极块5，此时，位于抗静电晶体管的源极3和辅助电极块5之间的宽度，以及抗静电晶体管的漏极4和辅助电极块5之间的宽度，与充电晶体管的有源层2的沟道区的宽度大致相同，因此，在对采用采用半色调掩膜版或者灰阶掩膜版对进行曝光，对位于源漏金属薄膜上的光刻胶层曝光后、显影、剥离后，剩余在抗静电晶体管的源极3和辅助电极块5之间，以及抗静电晶体管的漏极4和辅助电极块5之间，与充电晶体管的有源层2的沟道区上的光刻胶厚度大致相同，从而有效的避免在刻蚀形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4时，将抗静电晶体管的沟道区刻穿，造成抗静电晶体管失效的问题。
其中，充电晶体管的源极3和漏极4限定出所述有源层2的U型沟道区；在所述抗静电晶体管源极3和漏极4之间形成有一个辅助电极块5，并限定出所述抗静电晶体管的有源层2的沟道区的第一部分和第二部分；其中，所述U型沟道区的宽度、所述抗静电晶体管的有源层2的沟道区的第一部分和第二部分的宽度相同，也即如图1和3所示的宽度a和宽度b大致相同。这样一来，使得在形成抗静电晶体管的沟道区和充电晶体管的沟道区时的曝光量相同，最大程度的避免了在刻蚀形成抗静电晶体管的有源层2、源极3和漏极4，与所述充电晶体管的有源层2、源极3和漏极4时，将抗静电晶体管的沟道区刻穿，造成抗静电晶体管失效的问题。
其中，在本实施例中提供了一种抗静电单元的具体结构，其包括四个串接抗静电晶体管；四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；其中，第一抗静电晶体管的源极3与其栅极1连接；第一抗静电晶体管的漏极4连接第二抗静电晶体管的栅极1；第一抗静电晶体管的栅极1连接第二抗静电晶体管的源极3；第二抗静电晶体管的漏极4与其栅极1连接，以及连接第三抗静电晶体管的源极3；第二抗静电晶体管的栅极1连接第三抗静电晶体管的栅极1；第三抗静电晶体管的源极3与其栅极1连接；第三抗静电晶体管的漏极4连接第四抗静电晶体管的栅极1；第三抗静电晶体管的栅极1连接第四抗静电晶体管的源极3；第四抗静电晶体管的漏极4连接其栅极1。当然，抗静电晶体管也不局限于这一种结构，也可以是其它的已知结构。
其中，本实施例中的抗静电晶体管和充电晶体管的有源层2的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。当然，有源层2的材料也不局限于这几种材料。
实施例4：
本实施例提供了一种显示装置，其包括实施例3中的阵列基板。由于本实施例中的显示装置包括实施例3中阵列基板，故其性能更好。
其中，显示装置可以为者液晶显示装置，例如液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制备方法，包括：形成抗静电单元和形成像素单元的步骤；形成所述抗静电单元的步骤包括：形成抗静电晶体管；形成所述像素单元的步骤包括：形成充电晶体管；其中，所述抗静电晶体管的有源层、源极和漏极，与所述充电晶体管的有源层、源极和漏极采用一次构图工艺形成；其特征在于，
在形成所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极的同时，还包括：在所述抗静电晶体管的源极和漏极之间形成辅助电极块。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述充电晶体管的有源层的沟道区包括U型沟道区；
在所述抗静电晶体管源极和漏极之间形成有一个辅助电极块，并限定出所述抗静电晶体管的有源层的沟道区的第一部分和第二部分；其中，
所述U型沟道区的宽度、所述抗静电晶体管的有源层的沟道区的第一部分和第二部分的宽度相同。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
采用一次构图工艺形成包括抗静电晶体管的栅极和充电晶体管的栅极的图形。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述抗静电单元包括四个串接抗静电晶体管；所述四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；形成所述抗静电单元的步骤包括：
在基底上，通过构图工艺形成包括所述第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的栅极的图形；其中，所述第二抗静电晶体管、所述第三抗静电晶体管共栅极；
形成栅极绝缘层；
通过一次构图工艺形成包括第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的有源层、源极、漏极，以及位于各抗静电晶体管的源极和漏极之间的所述辅助电极块的图形；其中，所述第一抗静电晶体管的源极和所述第二抗静电晶体管的源极为一体结构；所述第一抗静电晶体管的漏极和所述第二抗静电晶体管的漏极为一体结构；所述第三抗静电晶体管的源极和所述第四抗静电晶体管的源极为一体结构；所述第三抗静电晶体管的漏极和所述第四抗静电晶体管的漏极为一体结构；
形成层间绝缘层，并在与所述第一抗静电晶体管的源极对应的位置，形成贯穿所述层间绝缘层的第一过孔；在与所述第一抗静电晶体管的栅极对应的位置，形成贯穿所述层间绝缘层和所述栅极绝缘层的第二过孔；在与所述第二抗静电晶体管的漏极对应的位置形成贯穿所述层间绝缘层的第三过孔；在与所述第二抗静电晶体管、所述第三抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第四过孔；在与所述第三抗静电晶体管的源极对应的位置形成贯穿所述层间绝缘层的第五过孔；在与所述第四抗静电晶体管的漏极对应的位置形成贯穿所述层间绝缘层的第六过孔在与所述第四抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第七过孔；
通过构图工艺形成包括与所述第一过孔和第二过孔位置对应的第一连接部，与所述第三过孔、所述第四过孔、所述第五过孔位置对应的第二连接部，与所述第六过孔、所述第七过孔位置对应的第三连接部的图形。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述抗静电晶体管和所述充电晶体管的有源层的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。
6.一种阵列基板，包括：抗静电单元和像素单元；所述抗静电单元包括：抗静电晶体管；所述像素单元包括：充电晶体管；其中，所述抗静电晶体管的有源层，与所述充电晶体管的有源层同层设置且材料相同；所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极同层设置且材料相同；其特征在于，
在所述抗静电晶体管的源极和漏极之间还设置有与之同层设置且材料相同的辅助电极块。
7.根据权利要求6所述的阵列基板，其特征在于，所述充电晶体管的源极和漏极限定出所述有源层的U型沟道区；
在所述抗静电晶体管源极和漏极之间形成有一个辅助电极块，并限定出所述抗静电晶体管的有源层的沟道区的第一部分和第二部分；其中，
所述U型沟道区的宽度、所述抗静电晶体管的有源层的沟道区的第一部分和第二部分的宽度相同。
8.根据权利要求6所述的阵列基板，其特征在于，所述抗静电单元包括四个串接抗静电晶体管；所述四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；其中，
所述第一抗静电晶体管的源极与其栅极连接；所述第一抗静电晶体管的漏极连接所述第二抗静电晶体管的栅极；所述第一抗静电晶体管的栅极连接所述第二抗静电晶体管的源极；
所述第二抗静电晶体管的漏极与其栅极连接，以及连接所述第三抗静电晶体管的源极；所述第二抗静电晶体管的栅极连接所述第三抗静电晶体管的栅极；
所述第三抗静电晶体管的源极与其栅极连接；所述第三抗静电晶体管的漏极连接所述第四抗静电晶体管的栅极；所述第三抗静电晶体管的栅极连接所述第四抗静电晶体管的源极；
所述第四抗静电晶体管的漏极连接其栅极。
9.根据权利要求6所述的阵列基板，其特征在于，所述抗静电晶体管和所述充电晶体管的有源层的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。
10.一种显示装置，其特征在于，包括权利要求6-9中任一项所述的阵列基板。
CN201910001869.0A 2019-01-02 2019-01-02 阵列基板的制备方法、阵列基板及显示装置 Expired - Fee Related CN109727999B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910001869.0A CN109727999B (zh) 2019-01-02 2019-01-02 阵列基板的制备方法、阵列基板及显示装置
US16/632,161 US20210223639A1 (en) 2019-01-02 2019-05-29 Array substrate, display device, and fabricating method thereof
PCT/CN2019/089020 WO2020140375A1 (en) 2019-01-02 2019-05-29 Array substrate, display device, and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910001869.0A CN109727999B (zh) 2019-01-02 2019-01-02 阵列基板的制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN109727999A CN109727999A (zh) 2019-05-07
CN109727999B true CN109727999B (zh) 2020-07-03

Family

ID=66299575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910001869.0A Expired - Fee Related CN109727999B (zh) 2019-01-02 2019-01-02 阵列基板的制备方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US20210223639A1 (zh)
CN (1) CN109727999B (zh)
WO (1) WO2020140375A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727999B (zh) * 2019-01-02 2020-07-03 合肥京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN111106063A (zh) * 2020-01-08 2020-05-05 Tcl华星光电技术有限公司 阵列基板及其制作方法
TWI808759B (zh) * 2022-05-13 2023-07-11 天光材料科技股份有限公司 電極連接結構及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327443B1 (en) * 1994-11-08 2001-12-04 Citizen Watch Co., Ltd. Liquid crystal display device
CN101078823A (zh) * 2006-05-25 2007-11-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US8610124B2 (en) * 2010-04-05 2013-12-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN104681631A (zh) * 2015-03-24 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106935657A (zh) * 2017-05-04 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板
CN108490709B (zh) * 2018-03-29 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109727999B (zh) * 2019-01-02 2020-07-03 合肥京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327443B1 (en) * 1994-11-08 2001-12-04 Citizen Watch Co., Ltd. Liquid crystal display device
CN101078823A (zh) * 2006-05-25 2007-11-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US8610124B2 (en) * 2010-04-05 2013-12-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN104681631A (zh) * 2015-03-24 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105914237A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106935657A (zh) * 2017-05-04 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置

Also Published As

Publication number Publication date
WO2020140375A1 (en) 2020-07-09
US20210223639A1 (en) 2021-07-22
CN109727999A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN103489826B (zh) 阵列基板、制备方法以及显示装置
CN104681567B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US11087985B2 (en) Manufacturing method of TFT array substrate
US20090026464A1 (en) Semiconductor device and manufacturing method thereof
US10504943B2 (en) Method for manufacturing an array substrate motherboard
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US20190051679A1 (en) Array Substrate and Display Device
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR20140037782A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN102543863A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
CN109727999B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN100483233C (zh) 平面显示器的像素结构及其制造方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
US7491593B2 (en) TFT array substrate and photo-masking method for fabricating same
US9268182B2 (en) Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel
CN104882450A (zh) 一种阵列基板及其制作方法、显示装置
CN107507850B (zh) 一种阵列基板及其制作方法、显示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200703

Termination date: 20220102