[go: up one dir, main page]

CN109656071A - 一种具有高开口率的液晶面板 - Google Patents

一种具有高开口率的液晶面板 Download PDF

Info

Publication number
CN109656071A
CN109656071A CN201811633652.3A CN201811633652A CN109656071A CN 109656071 A CN109656071 A CN 109656071A CN 201811633652 A CN201811633652 A CN 201811633652A CN 109656071 A CN109656071 A CN 109656071A
Authority
CN
China
Prior art keywords
connecting line
respectively connected
pixel electrodes
line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811633652.3A
Other languages
English (en)
Other versions
CN109656071B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201811633652.3A priority Critical patent/CN109656071B/zh
Publication of CN109656071A publication Critical patent/CN109656071A/zh
Application granted granted Critical
Publication of CN109656071B publication Critical patent/CN109656071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供的一种具有高开口率的液晶面板,包括设置在液晶面板上的像素电极和与像素电极连接的MOS管,还包括连接线、设置源极驱动线的第一金属层以及设置公共电极的第二金属层;第一金属层和第二金属层之间具有平坦层,所述平坦层与MOS管对应的位置处设有连通第一金属层和第二金属层的第一通孔,所述平坦层与每一条源极驱动线的对应位置处分别设有多个第二通孔;所述连接线设置在第二金属层上,其一端通过第一通孔与像素电极对应的MOS管连接,其另一端通过第二通孔与源极驱动线连接。本发明通过上述结构,能够减少第一金属层中SD走线的布线空间,能够增大像素的面积,从而增大开口率,提升液晶面板的显示效果。

Description

一种具有高开口率的液晶面板
技术领域
本发明涉及液晶面板技术领域,尤其涉及一种具有高开口率的液晶面板。
背景技术
采用HSD(Half Source Driver,半源驱动方式)技术实现dot显示时,虽然可以使source驱动IC的尺寸变得更小,即data走线(数据传输金属走线)变成了一般驱动IC的一半,但是因为其gate数目是一般显示屏面板的两倍,且TFT的SD(source极和drain极)走线也占用显示平面的面积,因此显示屏的开口率会有所降低。如图1所示它是其中一种HSD显示面板Layout的俯视图:其source走线和TFT的SD走线都在Metal 2中,gate走线在Metal1。两条gate走线之间的距离d较大(此部分不显示画面)。这样的Layout方式会减小像素的面积大小,从而使开口率变低。
发明内容
本发明所要解决的技术问题是:本发明提供了一种具有高开口率的液晶面板。
为了解决上述技术问题,本发明提供了一种具有高开口率的液晶面板,包括设置在液晶面板上的像素电极,还包括连接线、设置源极驱动线的第一金属层以及设置公共电极的第二金属层;
第一金属层和第二金属层之间具有平坦层,所述平坦层与MOS管对应的位置处设有连通第一金属层和第二金属层的第一通孔,所述平坦层与每一条源极驱动线的对应位置处分别设有多个第二通孔;所述连接线设置在第二金属层上,其一端通过第一通孔与像素电极对应的MOS管连接,其另一端通过第二通孔与源极驱动线连接。
本发明的有益效果为:
本发明提供的一种具有高开口率的液晶面板,第一金属层和第二金属层之间具有平坦层,平坦层与MOS管以及源极驱动线对应的位置处分别设有第一通孔和第二通孔;连接线设置在第二金属层上,其一端通过第一通孔与MOS管连接,其另一端通过第二通孔与源极驱动线连接。本发明在HSD Layout技术的基础上,将连接线,即SD走线,其设置在第二金属层上,SD走线一端通过第一金属层和第二金属层之间的通孔与像素电极对应的MOS管连接,SD走线另一端通过第二通孔与源极驱动线连接,通过上述结构,能够减少第一金属层中SD走线的布线空间,能够增大像素的面积,从而增大开口率,提升液晶面板的显示效果。
附图说明
图1为根据本发明背景技术中的HSD面板中部分的俯视图;
图2为根据本发明实施例的一种具有高开口率的液晶面板的结构示意图;
图3为根据本发明实施例的一种具有高开口率的液晶面板的像素排列示意图;
图4为根据本发明实施例三中的一种具有高开口率的液晶面板的像素排列示意图;
图5为根据本发明实施例三中的一种具有高开口率的液晶面板的结构示意图;
图6为根据本发明实施例三中的三层金属层之间的结构示意图;
图7为根据本发明实施例三中的改进后局部像素排列示意图;
标号说明:
1、栅极驱动线;2、源极驱动线;3、MOS管;4、a11;5、a12;6、a13;7、a14;8、a15;9、a16;10、a21;11、a22;12、a23;13、a24;14、a25;15、a26;16、第一金属层、17、第二金属层;18、第三金属层;19、平坦层;20、连接线。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图详予说明。
本发明最关键的构思为:第一金属层和第二金属层之间具有平坦层,平坦层与MOS管以及源极驱动线对应的位置处分别设有第一通孔和第二通孔;连接线设置在第二金属层上,其一端通过第一通孔与MOS管连接,其另一端通过第二通孔与源极驱动线连接。
请参照图2至图3,本发明提供了一种具有高开口率的液晶面板,包括设置在液晶面板上的像素电极和与像素电极连接的MOS管,还包括连接线、设置源极驱动线的第一金属层以及设置公共电极的第二金属层;
第一金属层和第二金属层之间具有平坦层,所述平坦层与MOS管对应的位置处设有连通第一金属层和第二金属层的第一通孔,所述平坦层与每一条源极驱动线的对应位置处分别设有多个第二通孔;所述连接线设置在第二金属层上,其一端通过第一通孔与像素电极对应的MOS管连接,其另一端通过第二通孔与源极驱动线连接。
从上述描述可知,本发明提供的一种具有高开口率的液晶面板,第一金属层和第二金属层之间具有平坦层,平坦层与MOS管以及源极驱动线对应的位置处分别设有第一通孔和第二通孔;连接线设置在第二金属层上,其一端通过第一通孔与MOS管连接,其另一端通过第二通孔与源极驱动线连接。本发明在HSD Layout技术的基础上,将连接线,即SD走线,其设置在第二金属层上,SD走线一端通过第一金属层和第二金属层之间的通孔与像素电极对应的MOS管连接,SD走线另一端通过第二通孔与源极驱动线连接,通过上述结构,能够减少第一金属层中SD走线的布线空间,能够增大像素的面积,从而增大开口率,提升液晶面板的显示效果。
进一步的,位于所述第二金属层中的所述连接线与设置在第三金属层上的栅极驱动线相互平行。
从上述描述可知,通过上述结构,使栅极连接线与布置在第二金属层中的连接线(SD走线)相互平行,能够使液晶面板的布线更加紧凑。
进一步的,所述连接线嵌入设置在第二金属层中,且其在水平面的投影与栅极驱动线重合。
从上述描述可知,通过上述结构,使SD走线在水平面的投影与栅极驱动线重合,最大限度地利用液晶面板的使用空间。
进一步的,多个像素电极呈阵列分布的设置在所述第一金属层上,多条栅极驱动线呈行分布的设置在所述第三金属层上,多条源极驱动线呈列分布的设置在所述第一金属层。
从上述描述可知,通过上述结构设置方式,能够提高液晶面板的空间利用率。
进一步的,所述MOS管为N沟道MOS管,所述MOS管与像素电极的个数相等,多个MOS管与多个像素电极一一对应;
第一行栅极驱动线分别通过与像素电极对应的MOS管与a11、a13、a14和a16连接;第二行栅极驱动线分别通过与像素电极对应的MOS管与a12和a15连接;第三行栅极驱动线分别通过与像素电极对应的MOS管与a21、a22、a25和a26连接;第四行栅极驱动线分别通过与像素电极对应的MOS管与a23和a24连接;
第一列源极驱动线分别通过与像素电极对应的MOS管与a11和a22连接;第二列源极驱动线分别通过与像素电极对应的MOS管与a12、a14、a21和a23连接;第三列源极驱动线分别通过与像素电极对应的MOS管与a13、a15、a24和a26连接;第四列源极驱动线分别通过与像素电极对应的MOS管与a16和a25连接;相邻源极驱动线极性相反;
其中,aij表示第i行的第j列的像素电极,栅极驱动线与源极驱动线的条数相同,且均为4的正整数倍;所述i取值范围为:所述j取值范围为:其中,所述n为栅极驱动线的总数量。
从上述描述可知,由于相邻列的源极驱动线极性相反,通过上述像素电极的设置方式,使得每一行相邻两个像素电极在充电时其电压极性并不相同,同时每一列相邻像素电极在充电时其电压极性并不相同,即可实现每一行、每一列的相邻像素电极的极性相反,从而实现液晶面板的点反转液晶显示,通过上述行列的驱动线的布线方式,使得行、列的驱动线能够驱动更多的像素电极,最大限度地节省了液晶面板的布线空间,由于布线少,其损耗小,这样即降低液晶面板的功耗,又能够保证液晶面板的显示效果。
进一步的,所述第一列源极驱动线通过第二通孔与a22对应的连接线的另一端连接,该连接线的一端通过第一通孔与a22对应的MOS管的源极连接;所述第二列源极驱动线通过第二通孔与a14对应的连接线的另一端连接,该连接线的一端通过第一通孔与a14对应的MOS管的源极连接;所述第二列源极驱动线通过第二通孔与a21对应的连接线的另一端连接,该连接线的一端通过第一通孔与a21对应的MOS管的源极连接;所述第三列源极驱动线通过第二通孔与a13对应的连接线的另一端连接,该连接线的一端通过第一通孔与a13对应的MOS管的源极连接;所述第三列源极驱动线通过第二通孔与a26对应的连接线的另一端连接,该连接线的一端通过第一通孔与a26对应的MOS管的源极连接;所述第四列源极驱动线通过第二通孔与a25对应的连接线的另一端连接,该连接线的一端通过第一通孔与a25对应的MOS管的源极连接。
上述所有相邻的两个列的源极驱动线的距离均相等,而所有相邻两行的栅极驱动线的距离并不相等。
从上述描述可知,a13、a14、a21、a22、a25和a26分别对应的MOS管离对应连接的源极驱动线的距离较远,故将其对应的SD走线(连接线)设置在第二金属层上,其他SD走线布置在第一金属层上,在保证成本较低及整体布线相对较短的情况下,最大限度地减少第一金属层的SD走线的布线空间,从而提高液晶面板的开口率。
进一步的,第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac1、ac7、ac13、…、ac(1+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac3、ac9、ac15、…、ac(3+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac4、ac10、ac16、…、ac(4+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac6、ac12、ac18、…、ac(6+3(n-4)/2)连接;第4b+2行栅极驱动线分别通过与像素电极对应的MOS管与ac2、ac8、ac14、…、ac(2+3(n-4)/2)连接;第4b+2行栅极驱动线分别通过与像素电极对应的MOS管与ac5、ac11、ac17、…、ac(5+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad1、ad7、ad13、…、ad(1+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad2、ad8、ad14、…、ad(2+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad5、ad11、ad17、…、ad(5+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad6、ad12、ad18、…、ad(6+3(n-4)/2)连接;第4b+4行栅极驱动线分别通过与像素电极对应的MOS管与ad3、ad9、ad15、…、ad(3+3(n-4)/2)连接;第4b+4行栅极驱动线分别通过与像素电极对应的MOS管与ad4、ad10、ad16、…、ad(4+3(n-4)/2)连接;
其中,0≤b≤n4-1,c=2b+1,d=2b+2。
从上述描述可知,通过上述第N行的栅极驱动线上的像素显示和第N+4行的栅极驱动线上的相同,N=1,2…n-4,依此循环驱动像素显示,最后整个面板内的画素极性会变成dot驱动时的显示极性(相邻像素极性相反)。
进一步的,第4b+1列源极驱动线分别通过与像素电极对应的MOS管与a1e、a3e、a5e、…、a(1+(n-4)/2)e连接;第4b+1列源极驱动线分别通过与像素电极对应的MOS管与a2f、a4f、a6f、…、a(2+(n-4)/2)f连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a1f、a3f、a5f、…、a(1+(n-4)/2)f连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a1h、a3h、a5h、…、a(1+(n-4)/2)h连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a2e、a4e、a6e、…、a(2+(n-4)/2)e连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a2g、a4g、a6g、…、a(2+(n-4)/2)g连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a1g、a3g、a5g、…、a(1+(n-4)/2)g连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a1k、a3k、a5k、…、a(1+(n-4)/2)k连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a2h、a4h、a6h、…、a(2+(n-4)/2)h连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a2o、a4o、a6o、…、a(2+(n-4)/2)o连接;第4b+4列源极驱动线分别通过与像素电极对应的MOS管与a1o、a3o、a5o、…、a(1+(n-4)/2)o连接;第4b+4列源极驱动线分别通过与像素电极对应的MOS管与a2k、a4k、a6k、…、a(2+(n-4)/2)k连接;
其中,e=6b+1,f=6b+2,g=6b+3,h=6b+4,k=6b+5,o=6b+6。
从上述描述可知,通过上述第N列的源极驱动线上的像素显示和第N+4列的源极驱动线上的相同,N=1,2…n-4,依此循环驱动像素显示,最后整个面板内的画素极性会变成dot驱动时的显示极性(相邻像素极性相反)。
进一步的,所述第4b+1列源极驱动线通过第二通孔分别与a2f对应的连接线的另一端、a4f对应的连接线的另一端、a6f对应的连接线的另一端、…、a(2+(n-4)/2)f对应的连接线的另一端连接,a2f对应的连接线的一端、a4f对应的连接线的一端、a6f对应的连接线的一端、…、a(2+(n-4)/2)f对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+2列源极驱动线通过第二通孔分别与a1h对应的连接线的另一端、a3h对应的连接线的另一端、a5h对应的连接线的另一端、…、a(1+(n-4)/2)h对应的连接线的另一端连接,a1h对应的连接线的一端、a3h对应的连接线的一端、a5h对应的连接线的一端、…、a(1+(n-4)/2)h对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+2列源极驱动线通过第二通孔分别与a2e对应的连接线的另一端、a4e对应的连接线的另一端、a6e对应的连接线的另一端、…、a(2+(n-4)/2)e对应的连接线的另一端连接,aa2e对应的连接线的一端、a4e对应的连接线的一端、a6e对应的连接线的一端、…、a(2+(n-4)/2)e对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+3列源极驱动线通过第二通孔分别与a1g对应的连接线的另一端、a3g对应的连接线的另一端、a5g对应的连接线的另一端、…、a(1+(n-4)/2)g对应的连接线的另一端连接,a1g对应的连接线的一端、a3g对应的连接线的一端、a5g对应的连接线的一端、…、a(1+(n-4)/2)g对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+3列源极驱动线通过第二通孔分别与a2o对应的连接线的另一端、a4o对应的连接线的另一端、a6o对应的连接线的另一端、…、a(2+(n-4)/2)o对应的连接线的另一端连接,a2o对应的连接线的一端、a4o对应的连接线的一端、a6o对应的连接线的一端、…、a(2+(n-4)/2)o对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+4列源极驱动线通过第二通孔分别与a2k对应的连接线的另一端、a4k对应的连接线的另一端、a6k对应的连接线的另一端、…、a(2+(n-4)/2)k对应的连接线的另一端连接,a2k对应的连接线的一端、a4k对应的连接线的一端、a6k对应的连接线的一端、…、a(2+(n-4)/2)k对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接。
从上述描述可知,通过上述结构设置方式,将液晶面板上所有离源极驱动线距离较远的MOS管对应的连接线(SD走线)布置在第二金属层上,其他SD走线布置在第一金属层上,在保证成本较低及整体布线相对较短的情况下,最大限度地减少第一金属层的SD走线的布线空间,从而提高液晶面板的开口率。
进一步的,每一个MOS管均通过漏极与对应的像素电极连接,所述像素电极设置在第一金属层上。
从上述描述可知,通过上述结构,能够对像素电极进行有效充电。
进一步的,所有MOS管均通过栅极与栅极驱动线连接,所有MOS管均通过源极与源极驱动线连接。
进一步的,呈阵列分布的像素电极中每一行从左往右的排列均为红色像素电极、绿色像素电极、蓝色像素电极、红色像素电极、绿色像素电极、蓝色像素电极、……、红色像素电极、绿色像素电极、蓝色像素电极。
进一步的,还包括脉冲信号发生器和多个移位寄存器;
所述多个移位寄存器和多条行驱动线一一对应;每一条行驱动线和其对应的移位寄存器连接,且上一行的行驱动线对应的移位寄存器的输出端与其下一行的行驱动线对应的移位寄存器的输入端连接;所述脉冲信号发生器与第一行驱动线对应的移位寄存器的输入端连接。
从上述描述可知,通过移位寄存器输出信号,使得后一个移位寄存器的输出信号滞后于前一个移位寄存器的输出信号,通过该方式该信号传递给对应的行驱动线,使每一行逐步驱动,即像素点的循环显示;上述最后一行驱动线对应的移位寄存器的输出端可连接第一行驱动线对应的移位寄存器,从而又将信号传递至第一行驱动线对应的移位寄存器,无需要脉冲信号发生器再产生脉冲信号,即脉冲信号发生器只需要在使用时产生一次脉冲信号即可。
请参照图2至图3,本发明的实施例一为:
本发明提供了一种具有高开口率的液晶面板,包括设置在液晶面板上的像素电极和与像素电极连接的MOS管3,还包括连接线20、设置源极驱动线2的第一金属层16以及设置公共电极的第二金属层17;
第一金属层16和第二金属层17之间具有平坦层19,所述平坦层19与MOS管3对应的位置处设有连通第一金属层16和第二金属层17的第一通孔,所述平坦层19与每一条源极驱动线2的对应位置处分别设有多个第二通孔;所述连接线20设置在第二金属层17上,其一端通过第一通孔与像素电极对应的MOS管3连接,其另一端通过第二通孔与源极驱动线2连接;
位于所述第二金属层17中的所述连接线20与设置在第三金属层18上的栅极驱动线1相互平行;所述连接线20嵌入设置在第二金属层17中,且其在水平面的投影与栅极驱动线1重合;
多个像素电极呈阵列分布的设置在所述第一金属层16上,多条栅极驱动线1呈行分布的设置在所述第三金属层18上,多条源极驱动线2呈列分布的设置在所述第一金属层16;所述MOS管3为N沟道MOS管3,所述MOS管3与像素电极的个数相等,多个MOS管3与多个像素电极一一对应。
第一行栅极驱动线1分别通过与像素电极对应的MOS管3与a11 4、a13 6、a14 7和a16 9连接;第二行栅极驱动线1分别通过与像素电极对应的MOS管3与a12 5和a15 8连接;第三行栅极驱动线1分别通过与像素电极对应的MOS管3与a21 10、a22 11、a25 14和a26 15连接;第四行栅极驱动线1分别通过与像素电极对应的MOS管3与a23 12和a24 13连接;
第一列源极驱动线2分别通过与像素电极对应的MOS管3与a11 4和a22 11连接;第二列源极驱动线2分别通过与像素电极对应的MOS管3与a12 5、a147、a21 10和a23 12连接;第三列源极驱动线2分别通过与像素电极对应的MOS管3与a13 6、a15 8、a24 13和a26 15连接;第四列源极驱动线2分别通过与像素电极对应的MOS管3与a16 9和a25 14连接;相邻源极驱动线2极性相反;
其中,aij表示第i行的第j列的像素电极,栅极驱动线1与源极驱动线2的条数相同,且均为4的正整数倍;所述i取值范围为:所述j取值范围为:其中,所述n为栅极驱动线1的总数量;
所述第一列源极驱动线2通过第二通孔与a22 11对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a22 11对应的MOS管3的源极连接;所述第二列源极驱动线2通过第二通孔与a14 7对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a14 7对应的MOS管3的源极连接;所述第二列源极驱动线2通过第二通孔与a21 10对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a21 10对应的MOS管3的源极连接;所述第三列源极驱动线2通过第二通孔与a13 6对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a13 6对应的MOS管3的源极连接;所述第三列源极驱动线2通过第二通孔与a26 15对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a2615对应的MOS管3的源极连接;所述第四列源极驱动线2通过第二通孔与a25 14对应的连接线20的另一端连接,该连接线20的一端通过第一通孔与a25 14对应的MOS管3的源极连接。
本发明的实施例二为:
本实施例二与实施例一的区别在于,第4b+1行栅极驱动线1分别通过与像素电极对应的MOS管3与ac1、ac7、ac13、…、ac(1+3(n-4)/2)连接;第4b+1行栅极驱动线1分别通过与像素电极对应的MOS管3与ac3、ac9、ac15、…、ac(3+3(n-4)/2)连接;第4b+1行栅极驱动线1分别通过与像素电极对应的MOS管3与ac4、ac10、ac16、…、ac(4+3(n-4)/2)连接;第4b+1行栅极驱动线1分别通过与像素电极对应的MOS管3与ac6、ac12、ac18、…、ac(6+3(n-4)/2)连接;第4b+2行栅极驱动线1分别通过与像素电极对应的MOS管3与ac2、ac8、ac14、…、ac(2+3(n-4)/2)连接;第4b+2行栅极驱动线1分别通过与像素电极对应的MOS管3与ac5、ac11、ac17、…、ac(5+3(n-4)/2)连接;第4b+3行栅极驱动线1分别通过与像素电极对应的MOS管3与ad1、ad7、ad13、…、ad(1+3(n-4)/2)连接;第4b+3行栅极驱动线1分别通过与像素电极对应的MOS管3与ad2、ad8、ad14、…、ad(2+3(n-4)/2)连接;第4b+3行栅极驱动线1分别通过与像素电极对应的MOS管3与ad5、ad11、ad17、…、ad(5+3(n-4)/2)连接;第4b+3行栅极驱动线1分别通过与像素电极对应的MOS管3与ad6、ad12、ad18、…、ad(6+3(n-4)/2)连接;第4b+4行栅极驱动线1分别通过与像素电极对应的MOS管3与ad3、ad9、ad15、…、ad(3+3(n-4)/2)连接;第4b+4行栅极驱动线1分别通过与像素电极对应的MOS管3与ad4、ad10、ad16、…、ad(4+3(n-4)/2)连接;
其中,c=2b+1,d=2b+2;
第4b+1列源极驱动线2分别通过与像素电极对应的MOS管3与a1e、a3e、a5e、…、a(1+(n-4)/2)e连接;第4b+1列源极驱动线2分别通过与像素电极对应的MOS管3与a2f、a4f、a6f、…、a(2+(n-4)/2)f连接;第4b+2列源极驱动线2分别通过与像素电极对应的MOS管3与a1f、a3f、a5f、…、a(1+(n-4)/2)f连接;第4b+2列源极驱动线2分别通过与像素电极对应的MOS管3与a1h、a3h、a5h、…、a(1+(n-4)/2)h连接;第4b+2列源极驱动线2分别通过与像素电极对应的MOS管3与a2e、a4e、a6e、…、a(2+(n-4)/2)e连接;第4b+2列源极驱动线2分别通过与像素电极对应的MOS管3与a2g、a4g、a6g、…、a(2+(n-4)/2)g连接;第4b+3列源极驱动线2分别通过与像素电极对应的MOS管3与a1g、a3g、a5g、…、a(1+(n-4)/2)g连接;第4b+3列源极驱动线2分别通过与像素电极对应的MOS管3与a1k、a3k、a5k、…、a(1+(n-4)/2)k连接;第4b+3列源极驱动线2分别通过与像素电极对应的MOS管3与a2h、a4h、a6h、…、a(2+(n-4)/2)h连接;第4b+3列源极驱动线2分别通过与像素电极对应的MOS管3与a2o、a4o、a6o、…、a(2+(n-4)/2)o连接;第4b+4列源极驱动线2分别通过与像素电极对应的MOS管3与a1o、a3o、a5o、…、a(1+(n-4)/2)o连接;第4b+4列源极驱动线2分别通过与像素电极对应的MOS管3与a2k、a4k、a6k、…、a(2+(n-4)/2)k连接;
其中,e=6b+1,f=6b+2,g=6b+3,h=6b+4,k=6b+5,o=6b+6;
所述第4b+1列源极驱动线2通过第二通孔分别与a2f对应的连接线20的另一端、a4f对应的连接线20的另一端、a6f对应的连接线20的另一端、…、a(2+(n-4)/2)f对应的连接线20的另一端连接,a2f对应的连接线20的一端、a4f对应的连接线20的一端、a6f对应的连接线20的一端、…、a(2+(n-4)/2)f对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
所述第4b+2列源极驱动线2通过第二通孔分别与a1h对应的连接线20的另一端、a3h对应的连接线20的另一端、a5h对应的连接线20的另一端、…、a(1+(n-4)/2)h对应的连接线20的另一端连接,a1h对应的连接线20的一端、a3h对应的连接线20的一端、a5h对应的连接线20的一端、…、a(1+(n-4)/2)h对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
所述第4b+2列源极驱动线2通过第二通孔分别与a2e对应的连接线20的另一端、a4e对应的连接线20的另一端、a6e对应的连接线20的另一端、…、a(2+(n-4)/2)e对应的连接线20的另一端连接,aa2e对应的连接线20的一端、a4e对应的连接线20的一端、a6e对应的连接线20的一端、…、a(2+(n-4)/2)e对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
所述第4b+3列源极驱动线2通过第二通孔分别与a1g对应的连接线20的另一端、a3g对应的连接线20的另一端、a5g对应的连接线20的另一端、…、a(1+(n-4)/2)g对应的连接线20的另一端连接,a1g对应的连接线20的一端、a3g对应的连接线20的一端、a5g对应的连接线20的一端、…、a(1+(n-4)/2)g对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
所述第4b+3列源极驱动线2通过第二通孔分别与a2o对应的连接线20的另一端、a4o对应的连接线20的另一端、a6o对应的连接线20的另一端、…、a(2+(n-4)/2)o对应的连接线20的另一端连接,a2o对应的连接线20的一端、a4o对应的连接线20的一端、a6o对应的连接线20的一端、…、a(2+(n-4)/2)o对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
所述第4b+4列源极驱动线2通过第二通孔分别与a2k对应的连接线20的另一端、a4k对应的连接线20的另一端、a6k对应的连接线20的另一端、…、a(2+(n-4)/2)k对应的连接线20的另一端连接,a2k对应的连接线20的一端、a4k对应的连接线20的一端、a6k对应的连接线20的一端、…、a(2+(n-4)/2)k对应的连接线20的一端分别通过对应的第一通孔与对应的MOS管3的源极连接;
每一个MOS管3均通过漏极与对应的像素电极连接,所述像素电极设置在第一金属层16上。
请参照图4至图7,本发明的实施例三为:
如图4所示为Column inversion实现dot inversion显示的像素排列示意图:在图4中以S2为例,将远离S2的S2上的TFT的一端SD走线(即虚线框里的走线,原本在Metal 2上),现将其通过图5所示的Metal 2和Metal 3之间的通孔穿到Metal 3,使其在Metal 3(第二金属层)上平行于Metal 1的gate走线(栅极驱动线),最后又通过与源极驱动线对应的通孔穿到Metal 2和source线(源极驱动线)连接。从图6以及图7所示,SD走线经过Metal 2和Metal 3之间的通孔(该通孔设置在平坦层上)穿到Metal 3后和Metal 1的gate走线是重合的(投影到同一水平面上)。OC为平坦层,由有机绝缘材料组成。CM走线的解释为:在显示面板中,触控为一层导电层,这层导电层被划分为很多小块,每一小块有一条金属走线连接,此金属走线最终会被拉到IC芯片内部,受IC控制,CM走线就是连接每一小块触控电极的金属走线,此处为习惯命名。
原始设计gate走线在Metal 1层中,source走线即TFT的SD走线在Metal 2层中,在Metal 2和Metal 3之间的平坦层设置通孔,让SD走线(Metal 2)通过此通孔穿到Metal 3后,再从Metal 2和Metal 3之间的通孔,然后再和旁边的source走线(位于Metal 2内)连接。
从本发明改进后局部像素排列示意图可以看到TFT的SD走线有一部分和Metal 1的gate走线重合,减小SD走线占用显示平面的面积,使两条gate走线之间距离更小(即减小了背景技术中的距离d),在平面上减少了SD走线的使用面积。
综上所述,本发明提供的一种具有高开口率的液晶面板,第一金属层和第二金属层之间具有平坦层,平坦层与MOS管以及源极驱动线对应的位置处分别设有第一通孔和第二通孔;连接线设置在第二金属层上,其一端通过第一通孔与MOS管连接,其另一端通过第二通孔与源极驱动线连接。本发明在HSDLayout技术的基础上,将连接线,即SD走线,其设置在第二金属层上,SD走线一端通过第一金属层和第二金属层之间的通孔与像素电极对应的MOS管连接,SD走线另一端通过第二通孔与源极驱动线连接,通过上述结构,能够减少第一金属层中SD走线的布线空间,能够增大像素的面积,从而增大开口率,提升液晶面板的显示效果;将液晶面板上所有离源极驱动线距离较远的MOS管对应的连接线(SD走线)布置在第二金属层上,其他SD走线布置在第一金属层上,在保证成本较低及整体布线相对较短的情况下,最大限度地减少第一金属层的SD走线的布线空间,从而提高液晶面板的开口率。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等同变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种具有高开口率的液晶面板,包括设置在液晶面板上的像素电极和与像素电极连接的MOS管,其特征在于,还包括连接线、设置源极驱动线的第一金属层以及设置公共电极的第二金属层;
第一金属层和第二金属层之间具有平坦层,所述平坦层与MOS管对应的位置处设有连通第一金属层和第二金属层的第一通孔,所述平坦层与每一条源极驱动线的对应位置处分别设有多个第二通孔;所述连接线设置在第二金属层上,其一端通过第一通孔与像素电极对应的MOS管连接,其另一端通过第二通孔与源极驱动线连接。
2.根据权利要求1所述的一种具有高开口率的液晶面板,其特征在于,位于所述第二金属层中的所述连接线与设置在第三金属层上的栅极驱动线相互平行。
3.根据权利要求1所述的一种具有高开口率的液晶面板,其特征在于,所述连接线嵌入设置在第二金属层中,且其在水平面的投影与栅极驱动线重合。
4.根据权利要求2所述的一种具有高开口率的液晶面板,其特征在于,多个像素电极呈阵列分布的设置在所述第一金属层上,多条栅极驱动线呈行分布的设置在所述第三金属层上,多条源极驱动线呈列分布的设置在所述第一金属层。
5.根据权利要求4所述的一种具有高开口率的液晶面板,其特征在于,所述MOS管为N沟道MOS管,所述MOS管与像素电极的个数相等,多个MOS管与多个像素电极一一对应;
第一行栅极驱动线分别通过与像素电极对应的MOS管与a11、a13、a14和a16连接;第二行栅极驱动线分别通过与像素电极对应的MOS管与a12和a15连接;第三行栅极驱动线分别通过与像素电极对应的MOS管与a21、a22、a25和a26连接;第四行栅极驱动线分别通过与像素电极对应的MOS管与a23和a24连接;
第一列源极驱动线分别通过与像素电极对应的MOS管与a11和a22连接;第二列源极驱动线分别通过与像素电极对应的MOS管与a12、a14、a21和a23连接;第三列源极驱动线分别通过与像素电极对应的MOS管与a13、a15、a24和a26连接;第四列源极驱动线分别通过与像素电极对应的MOS管与a16和a25连接;相邻源极驱动线极性相反;
其中,aij表示第i行的第j列的像素电极,栅极驱动线与源极驱动线的条数相同,且均为4的正整数倍;所述i取值范围为:所述j取值范围为:其中,所述n为栅极驱动线的总数量。
6.根据权利要求5所述的一种具有高开口率的液晶面板,其特征在于,所述第一列源极驱动线通过第二通孔与a22对应的连接线的另一端连接,该连接线的一端通过第一通孔与a22对应的MOS管的源极连接;所述第二列源极驱动线通过第二通孔与a14对应的连接线的另一端连接,该连接线的一端通过第一通孔与a14对应的MOS管的源极连接;所述第二列源极驱动线通过第二通孔与a21对应的连接线的另一端连接,该连接线的一端通过第一通孔与a21对应的MOS管的源极连接;所述第三列源极驱动线通过第二通孔与a13对应的连接线的另一端连接,该连接线的一端通过第一通孔与a13对应的MOS管的源极连接;所述第三列源极驱动线通过第二通孔与a26对应的连接线的另一端连接,该连接线的一端通过第一通孔与a26对应的MOS管的源极连接;所述第四列源极驱动线通过第二通孔与a25对应的连接线的另一端连接,该连接线的一端通过第一通孔与a25对应的MOS管的源极连接。
7.根据权利要求5所述的一种具有高开口率的液晶面板,其特征在于,第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac1、ac7、ac13、…、ac(1+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac3、ac9、ac15、…、ac(3+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac4、ac10、ac16、…、ac(4+3(n-4)/2)连接;第4b+1行栅极驱动线分别通过与像素电极对应的MOS管与ac6、ac12、ac18、…、ac(6+3(n-4)/2)连接;第4b+2行栅极驱动线分别通过与像素电极对应的MOS管与ac2、ac8、ac14、…、ac(2+3(n-4)/2)连接;第4b+2行栅极驱动线分别通过与像素电极对应的MOS管与ac5、ac11、ac17、…、ac(5+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad1、ad7、ad13、…、ad(1+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad2、ad8、ad14、…、ad(2+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad5、ad11、ad17、…、ad(5+3(n-4)/2)连接;第4b+3行栅极驱动线分别通过与像素电极对应的MOS管与ad6、ad12、ad18、…、ad(6+3(n-4)/2)连接;第4b+4行栅极驱动线分别通过与像素电极对应的MOS管与ad3、ad9、ad15、…、ad(3+3(n-4)/2)连接;第4b+4行栅极驱动线分别通过与像素电极对应的MOS管与ad4、ad10、ad16、…、ad(4+3(n-4)/2)连接;
其中,c=2b+1,d=2b+2。
8.根据权利要求6所述的一种具有高开口率的液晶面板,其特征在于,第4b+1列源极驱动线分别通过与像素电极对应的MOS管与a1e、a3e、a5e、…、a(1+(n-4)/2)e连接;第4b+1列源极驱动线分别通过与像素电极对应的MOS管与a2f、a4f、a6f、…、a(2+(n-4)/2)f连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a1f、a3f、a5f、…、a(1+(n-4)/2)f连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a1h、a3h、a5h、…、a(1+(n-4)/2)h连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a2e、a4e、a6e、…、a(2+(n-4)/2)e连接;第4b+2列源极驱动线分别通过与像素电极对应的MOS管与a2g、a4g、a6g、…、a(2+(n-4)/2)g连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a1g、a3g、a5g、…、a(1+(n-4)/2)g连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a1k、a3k、a5k、…、a(1+(n-4)/2)k连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a2h、a4h、a6h、…、a(2+(n-4)/2)h连接;第4b+3列源极驱动线分别通过与像素电极对应的MOS管与a2o、a4o、a6o、…、a(2+(n-4)/2)o连接;第4b+4列源极驱动线分别通过与像素电极对应的MOS管与a1o、a3o、a5o、…、a(1+(n-4)/2)o连接;第4b+4列源极驱动线分别通过与像素电极对应的MOS管与a2k、a4k、a6k、…、a(2+(n-4)/2)k连接;
其中,e=6b+1,f=6b+2,g=6b+3,h=6b+4,k=6b+5,o=6b+6。
9.根据权利要求8所述的一种具有高开口率的液晶面板,其特征在于,所述第4b+1列源极驱动线通过第二通孔分别与a2f对应的连接线的另一端、a4f对应的连接线的另一端、a6f对应的连接线的另一端、…、a(2+(n-4)/2)f对应的连接线的另一端连接,a2f对应的连接线的一端、a4f对应的连接线的一端、a6f对应的连接线的一端、…、a(2+(n-4)/2)f对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+2列源极驱动线通过第二通孔分别与a1h对应的连接线的另一端、a3h对应的连接线的另一端、a5h对应的连接线的另一端、…、a(1+(n-4)/2)h对应的连接线的另一端连接,a1h对应的连接线的一端、a3h对应的连接线的一端、a5h对应的连接线的一端、…、a(1+(n-4)/2)h对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+2列源极驱动线通过第二通孔分别与a2e对应的连接线的另一端、a4e对应的连接线的另一端、a6e对应的连接线的另一端、…、a(2+(n-4)/2)e对应的连接线的另一端连接,aa2e对应的连接线的一端、a4e对应的连接线的一端、a6e对应的连接线的一端、…、a(2+(n-4)/2)e对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+3列源极驱动线通过第二通孔分别与a1g对应的连接线的另一端、a3g对应的连接线的另一端、a5g对应的连接线的另一端、…、a(1+(n-4)/2)g对应的连接线的另一端连接,a1g对应的连接线的一端、a3g对应的连接线的一端、a5g对应的连接线的一端、…、a(1+(n-4)/2)g对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+3列源极驱动线通过第二通孔分别与a2o对应的连接线的另一端、a4o对应的连接线的另一端、a6o对应的连接线的另一端、…、a(2+(n-4)/2)o对应的连接线的另一端连接,a2o对应的连接线的一端、a4o对应的连接线的一端、a6o对应的连接线的一端、…、a(2+(n-4)/2)o对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接;
所述第4b+4列源极驱动线通过第二通孔分别与a2k对应的连接线的另一端、a4k对应的连接线的另一端、a6k对应的连接线的另一端、…、a(2+(n-4)/2)k对应的连接线的另一端连接,a2k对应的连接线的一端、a4k对应的连接线的一端、a6k对应的连接线的一端、…、a(2+(n-4)/2)k对应的连接线的一端分别通过对应的第一通孔与对应的MOS管的源极连接。
10.根据权利要求1所述的一种具有高开口率的液晶面板,其特征在于,每一个MOS管均通过漏极与对应的像素电极连接,所述像素电极设置在第一金属层上。
CN201811633652.3A 2018-12-29 2018-12-29 一种具有高开口率的液晶面板 Active CN109656071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811633652.3A CN109656071B (zh) 2018-12-29 2018-12-29 一种具有高开口率的液晶面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811633652.3A CN109656071B (zh) 2018-12-29 2018-12-29 一种具有高开口率的液晶面板

Publications (2)

Publication Number Publication Date
CN109656071A true CN109656071A (zh) 2019-04-19
CN109656071B CN109656071B (zh) 2024-01-30

Family

ID=66118269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811633652.3A Active CN109656071B (zh) 2018-12-29 2018-12-29 一种具有高开口率的液晶面板

Country Status (1)

Country Link
CN (1) CN109656071B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543947A (en) * 1991-05-21 1996-08-06 Semiconductor Energy Laboratory Co., Ltd. Method of driving an LCD employing an active matrix with short pulses for gray scale
US5619222A (en) * 1993-03-24 1997-04-08 Goldstar Co., Ltd. Liquid crystal display device having static electricity removing circuits
US6373544B1 (en) * 1997-06-17 2002-04-16 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, electronic device, and projection display device
CN101868756A (zh) * 2008-02-21 2010-10-20 夏普株式会社 有源矩阵基板和液晶显示装置
CN102314003A (zh) * 2010-06-29 2012-01-11 上海天马微电子有限公司 液晶显示面板及其液晶显示装置
CN209690677U (zh) * 2018-12-29 2019-11-26 福建华佳彩有限公司 一种具有高开口率的液晶面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543947A (en) * 1991-05-21 1996-08-06 Semiconductor Energy Laboratory Co., Ltd. Method of driving an LCD employing an active matrix with short pulses for gray scale
US5619222A (en) * 1993-03-24 1997-04-08 Goldstar Co., Ltd. Liquid crystal display device having static electricity removing circuits
US6373544B1 (en) * 1997-06-17 2002-04-16 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, electronic device, and projection display device
CN101868756A (zh) * 2008-02-21 2010-10-20 夏普株式会社 有源矩阵基板和液晶显示装置
CN102314003A (zh) * 2010-06-29 2012-01-11 上海天马微电子有限公司 液晶显示面板及其液晶显示装置
CN209690677U (zh) * 2018-12-29 2019-11-26 福建华佳彩有限公司 一种具有高开口率的液晶面板

Also Published As

Publication number Publication date
CN109656071B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
WO2021238464A1 (zh) 显示面板及其裂纹检测方法、显示装置
US9935131B2 (en) Display substrate and manufacturing method thereof, display device
US11604392B2 (en) Active matrix substrate and display panel
TW583435B (en) A liquid crystal display
US10983404B2 (en) Display device
WO2014013945A1 (ja) 表示装置
KR20100053949A (ko) 액정 표시 장치
CN114730797A (zh) 显示基板、显示面板及显示装置
CN108594552A (zh) 显示基板、显示面板、显示装置及其驱动方法
EP3905332A1 (en) Display device
JP6928016B2 (ja) 液晶表示装置及び液晶表示装置の製造方法
JP7358240B2 (ja) デマルチプレクサ、それを備えたアレイ基板、及び表示装置
CN110223991A (zh) 显示面板以及显示装置
US11217158B2 (en) Pixel structure and display panel
CN209690677U (zh) 一种具有高开口率的液晶面板
TWI695367B (zh) 畫素陣列基板
CN204536699U (zh) 一种阵列基板、显示面板和显示装置
CN109061972B (zh) 一种显示面板
KR20140143046A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
CN109683409B (zh) 一种液晶面板显示的驱动装置
CN109656071B (zh) 一种具有高开口率的液晶面板
CN109613769B (zh) 一种改善显示不良的液晶面板
CN209879208U (zh) 一种改善显示不良的液晶面板
CN209570782U (zh) 一种液晶面板显示的驱动装置
TW200912430A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant