[go: up one dir, main page]

CN109638067A - 薄膜晶体管的制作方法以及薄膜晶体管 - Google Patents

薄膜晶体管的制作方法以及薄膜晶体管 Download PDF

Info

Publication number
CN109638067A
CN109638067A CN201811552695.9A CN201811552695A CN109638067A CN 109638067 A CN109638067 A CN 109638067A CN 201811552695 A CN201811552695 A CN 201811552695A CN 109638067 A CN109638067 A CN 109638067A
Authority
CN
China
Prior art keywords
tft
active layer
film transistor
thin film
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811552695.9A
Other languages
English (en)
Inventor
黄田玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811552695.9A priority Critical patent/CN109638067A/zh
Priority to PCT/CN2019/080720 priority patent/WO2020124858A1/zh
Priority to US16/604,262 priority patent/US11309401B2/en
Publication of CN109638067A publication Critical patent/CN109638067A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)

Abstract

本申请提供一种薄膜晶体管的制作方法以及薄膜晶体管，其包括准备衬底；在衬底上形成有源层，并图案化有源层，有源层的材料为立方相氮化硼；以及依次在有源层上形成第一绝缘层、栅极金属层、第二绝缘层、源漏金属层和平坦层。本申请采用立方相氮化硼替代多晶硅作为有源层的材料，直接采用CVD工艺形成立方相氮化硼有源层，节省了现有的以多晶硅为有源层材料的薄膜晶体管的制程中，进行去氢、退火和氢化三道工序，简化了薄膜晶体管的制程。

Description

薄膜晶体管的制作方法以及薄膜晶体管
技术领域
本申请涉及一种薄膜晶体管技术，特别涉及一种薄膜晶体管的制作方法以及薄膜晶体管。
背景技术
在显示面板的薄膜晶体管的制程中，包括形成有源层。目前采用低温多晶硅(LowTemperature Poly-Silicon，LTPS)作为薄膜晶体管的沟道。在制程中，需要先以等离子体增强化学的气相沉积法沉积非晶硅，然后对非晶硅作去氢处理，接着进行激光退火处理以将非晶硅形成多晶硅，而后在进行离子植入和氢化处理。但是在形成有源层的制程中，工艺步骤相对复杂。
故，需要提供一种简化工艺步骤的薄膜晶体管及其制作方法，以解决上述技术问题。
发明内容
本申请实施例提供一种薄膜晶体管的制作方法以及薄膜晶体管，以解决现有的薄膜晶体管在制程上工艺步骤较为复杂的技术问题。
本申请实施例提供一种薄膜晶体管的制作方法，其包括：
准备衬底；
在所述衬底上形成有源层，并图案化所述有源层，所述有源层的材料为立方相氮化硼；
在所述衬底上形成第一绝缘层；
在所述衬底上形成栅极金属层；
在所述衬底上形成第二绝缘层；
在所述衬底上形成源漏金属层。
在本申请的薄膜晶体管的制作方法中，所述在所述衬底上形成有源层的步骤中，所述有源层通过化学气相沉积工艺形成，形成所述有源层的气体包括氯化硼(BCl3)、氢化硼(B2H4)和氨气(NH3)。
在本申请的薄膜晶体管的制作方法中，所述在所述衬底上形成有源层，并图案化所述有源层的步骤包括：
在所述有源层上涂覆光刻胶；
采用掩模工艺对所述光刻胶进行曝光和显影处理，以形成露出所述有源层的暴露区域；
对所述暴露区域的所述有源层进行刻蚀，形成图案化的有源层；
去除剩余的光刻胶。
在本申请的薄膜晶体管的制作方法中，图案化的所述有源层包括沟道区和位于所述沟道区两侧的掺杂区，所述薄膜晶体管的制作方法包括对所述有源层进行掺杂处理，所述对所述有源层进行掺杂处理的步骤包括：
对所述掺杂区进行第一次掺杂处理；
在图案化的所述有源层上形成第一绝缘层；
在所述第一绝缘层上对应于所述掺杂区的区域形成过孔，以暴露出至少部分所述掺杂区；
对所述过孔暴露出的所述掺杂区进行第二次掺杂处理，第二次掺杂工艺的元素掺杂量小于第一掺杂工艺的元素掺杂量的三分之一。
在本申请的薄膜晶体管的制作方法中，所述掺杂区为N型掺杂区，所述掺杂区的掺杂元素为磷、砷和锑中的一种或几种的混合。
在本申请的薄膜晶体管的制作方法中，所述掺杂区为P型掺杂区，所述掺杂区的掺杂元素为硼、铟中的一种或两种的混合。
在本申请的薄膜晶体管的制作方法中，所述掺杂工艺为离子注入工艺。
在本申请的薄膜晶体管的制作方法中，所述薄膜晶体管的制作方法包括：
在所述第一绝缘层上形成栅极金属层，并图案化所述栅极金属层；
在所述栅极金属层上依次形成第二绝缘层和源漏金属层，所述源漏金属层通过过孔电性连接于所述掺杂区。
本申请还涉及一种薄膜晶体管，其包括：
衬底；
有源层，设置在所述衬底上；
第一绝缘层，设置在所述有源层上；
栅极金属层，设置在所述第一绝缘层上；
第二绝缘层，设置在所述栅极金属层上；以及
源漏金属层，设置在所述第二绝缘层上；
其中，所述有源层由立方氮化硼制成。
在本申请的薄膜晶体管中，所述薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
相较于现有技术的薄膜晶体管及其制作方法，本申请的薄膜晶体管的制作方法以及薄膜晶体管采用立方相氮化硼替代多晶硅作为有源层的材料，直接采用CVD工艺形成立方相氮化硼有源层，节省了现有的以多晶硅为有源层材料的薄膜晶体管的制程中，进行去氢、退火和氢化三道工序，简化了薄膜晶体管的制程，提高了薄膜晶体管的制作效率；解决了现有的薄膜晶体管在制程上工艺步骤较为复杂的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为现有技术的薄膜晶体管的制作方法的流程图；
图2为本申请的薄膜晶体管的制作方法的流程图；
图3为本申请的薄膜晶体管的制作方法的步骤S2的流程图；
图4为本申请的薄膜晶体管的结构示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
本申请的薄膜晶体管的制作方法，其包括：
准备衬底；
在所述衬底上形成有源层，并图案化所述有源层，所述有源层的材料为立方相氮化硼；
在所述衬底上形成第一绝缘层；
在所述衬底上形成栅极金属层；
在所述衬底上形成第二绝缘层；
在所述衬底上形成源漏金属层。
具体的，本申请以顶栅结构的薄膜晶体管为例进行说明，但并不限于此。请参照图2，图2为本申请的薄膜晶体管的制作方法的流程图。本申请的薄膜晶体管的制作方法，其包括：
准备衬底；
在所述衬底上形成有源层，并图案化所述有源层，所述有源层的材料为立方相氮化硼；
在所述有源层上形成第一绝缘层；
在所述第一绝缘层上形成栅极金属层，并图案化所述栅极金属层；
在所述栅极金属层上形成第二绝缘层；
在所述第二绝缘层和第一绝缘层对应于所述有源层掺杂区的区域形成过孔；
在所述第二绝缘层形成有漏金属层，并图案化所述源漏金属层，所述源漏金属层通过过孔连接于所述有源层的掺杂区；
在所述源漏金属层上形成平坦层。
本申请相较于现有技术的以多晶硅作为有源层材料的薄膜晶体管的制程，请参照图1。本申请在形成薄膜晶体管的制程中，采用立方相氮化硼(C-boron nitride)有源层替代现有技术的多晶硅有源层，由于立方相氮化硼具有较高的迁移率(空穴500cm2V-1s-1)，多晶硅的迁移率为空穴480cm2V-1s-1；且立方相氮化硼具有可掺杂特性，可以通过离子注入调控载流子浓度，因此可以直接采用化学气相沉积工艺(CVD)直接形成立方相氮化硼有源层，节省了对非晶硅薄膜进行去氢处理的制程、对非晶硅薄膜进行激光退火形成多晶硅有源层的制程以及对整个薄膜晶体管进行氢化处理的制程。
另外，立方相氮化硼具有比多晶硅更宽的禁带宽度(6.4eV)，使得以立方相氮化硼为沟道时，薄膜晶体管具有更小的漏电流；且其具有可双掺杂特性，使得MOS管源、漏极和沟道之间可以通过P型或N型掺杂形成更宽的空间电荷区，进一步降低漏电流。
在本实施例的薄膜晶体管的制作方法中，以下对本薄膜晶体管的制作方法进行详细的阐述。
在本实施例的薄膜晶体管的制作方法中，步骤S1：准备衬底。衬底包括基底和依次设置在基底上的阻挡层和缓冲层。
在本实施例的薄膜晶体管的制作方法中，步骤S2：在衬底上形成有源层，并图案化有源层，有源层的材料为立方相氮化硼。其中，有源层通过化学气相沉积工艺(VCD)在衬底上直接形成。形成立方相氮化硼有源层的气体包括氯化硼(BCl3)、氢化硼(B2H4)和氨气(NH3)。
请参照图3，步骤S2包括：
步骤201：在有源层上涂覆光刻胶；
步骤202：采用掩模工艺对光刻胶进行曝光和显影处理，以形成露出有源层的暴露区域；
步骤203：对暴露区域的有源层进行刻蚀，形成图案化的有源层；
步骤204：去除剩余的光刻胶。
至此形成图案化的立方相氮化硼有源层。
另外，在本薄膜晶体管的制作方法中，图案化的有源层包括沟道区和位于沟道区两侧的掺杂区，薄膜晶体管的制作方法包括对有源层进行掺杂处理，步骤S3：对掺杂区进行第一次掺杂处理。
其中，当掺杂区为N型掺杂区，掺杂区的掺杂元素为磷、砷和锑中的一种或几种的混合。当掺杂区为P型掺杂区，掺杂区的掺杂元素为硼、铟中的一种或两种的混合。掺杂工艺为离子注入工艺。
在本薄膜晶体管的制作方法中，步骤S4：在有源层上形成所述第一绝缘层。其中第一绝缘层可以采用旋涂、化学气相沉积等方法制备。
在本薄膜晶体管的制作方法中，步骤S5：在第一绝缘层上形成栅极金属层，并图案化栅极金属层。采用化学气相沉积或溅射法在第一绝缘层上形成栅极金属层。
在本薄膜晶体管的制作方法中，步骤S6：在栅极金属层上形成第二绝缘层。
在本薄膜晶体管的制作方法中，步骤S7：在第二绝缘层和第一绝缘层对应于有源层掺杂区的区域形成过孔，以暴露出至少部分掺杂区。其中，该过孔贯穿第一绝缘层和第二绝缘层。
在本薄膜晶体管的制作方法中，步骤S8：对过孔暴露出的掺杂区进行第二次掺杂处理。第二次掺杂工艺的元素掺杂量小于第一掺杂工艺的元素掺杂量的三分之一。
本实施例的制作方法采用二次掺杂工艺的方式，第一次向掺杂区掺杂较大量的掺杂元素，第二次向掺杂区掺杂较销量的掺杂元素，便于精准的调控掺杂区掺杂元素的含量，从而调控载流子的浓度。另外，采用过孔的方式进行第二次掺杂，节省一道掩模工艺，提高了制程的效率。
在本薄膜晶体管的制作方法中，步骤S9：在第二绝缘层形成有漏金属层，并图案化源漏金属层，源漏金属层通过过孔电性连接于有源层的掺杂区。
在本薄膜晶体管的制作方法中，步骤S10：在源漏金属层上形成平坦层。
至此，完成了本申请的薄膜晶体管的制作方法的制程。
请参照图4，图4为本申请的薄膜晶体管的结构示意图。本申请实施例的薄膜晶体管100，其包括衬底11、有源层12、第一绝缘层13、栅极金属层14、第二绝缘层15、源漏金属层16和平坦层17。
其中，有源层12设置在衬底11上。第一绝缘层13设置在有源层12上。栅极金属层14设置在第一绝缘层13上。第二绝缘层15设置在栅极金属层14上。源漏金属层16设置在第二绝缘层15上。平坦层17设置在源漏金属层16上。其中，有源层12由立方氮化硼制成。
在本实施例的薄膜晶体管中，薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
相较于现有技术的薄膜晶体管及其制作方法，本申请的薄膜晶体管的制作方法以及薄膜晶体管采用立方相氮化硼替代多晶硅作为有源层的材料，直接采用CVD工艺形成立方相氮化硼有源层，节省了现有的以多晶硅为有源层材料的薄膜晶体管的制程中，进行去氢、退火和氢化三道工序，简化了薄膜晶体管的制程，提高了薄膜晶体管的制作效率；解决了现有的薄膜晶体管在制程上工艺步骤较为复杂的技术问题。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
准备衬底；
在所述衬底上形成有源层，并图案化所述有源层，所述有源层的材料为立方相氮化硼；
在所述衬底上形成第一绝缘层；
在所述衬底上形成栅极金属层；
在所述衬底上形成第二绝缘层；
在所述衬底上形成源漏金属层。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述衬底上形成有源层的步骤中，所述有源层通过化学气相沉积工艺形成，形成所述有源层的气体包括氯化硼、氢化硼和氨气。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述衬底上形成有源层，并图案化所述有源层的步骤包括：
在所述有源层上涂覆光刻胶；
采用掩模工艺对所述光刻胶进行曝光和显影处理，以形成露出所述有源层的暴露区域；
对所述暴露区域的所述有源层进行刻蚀，形成图案化的有源层；
去除剩余的光刻胶。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，图案化的所述有源层包括沟道区和位于所述沟道区两侧的掺杂区，所述薄膜晶体管的制作方法包括对所述有源层进行掺杂处理，所述对所述有源层进行掺杂处理的步骤包括：
对所述掺杂区进行第一次掺杂处理；
在图案化的所述有源层上形成所述第一绝缘层；
在所述第一绝缘层上对应于所述掺杂区的区域形成过孔，以暴露出至少部分所述掺杂区；
对所述过孔暴露出的所述掺杂区进行第二次掺杂处理，第二次掺杂工艺的元素掺杂量小于第一掺杂工艺的元素掺杂量的三分之一。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述掺杂区为N型掺杂区，所述掺杂区的掺杂元素为磷、砷和锑中的一种或几种的混合。
6.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述掺杂区为P型掺杂区，所述掺杂区的掺杂元素为硼、铟中的一种或两种的混合。
7.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述掺杂工艺为离子注入工艺。
8.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述源漏金属层通过过孔电性连接于所述掺杂区。
9.一种薄膜晶体管，其特征在于，包括：
衬底；
有源层，设置在所述衬底上；
第一绝缘层，设置在所述有源层上；
栅极金属层，设置在所述第一绝缘层上；
第二绝缘层，设置在所述栅极金属层上；以及
源漏金属层，设置在所述第二绝缘层上；
其中，所述有源层由立方氮化硼制成。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
CN201811552695.9A 2018-12-19 2018-12-19 薄膜晶体管的制作方法以及薄膜晶体管 Pending CN109638067A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811552695.9A CN109638067A (zh) 2018-12-19 2018-12-19 薄膜晶体管的制作方法以及薄膜晶体管
PCT/CN2019/080720 WO2020124858A1 (zh) 2018-12-19 2019-04-01 薄膜晶体管的制作方法以及薄膜晶体管
US16/604,262 US11309401B2 (en) 2018-12-19 2019-04-01 Method for manufacturing thin film transistor and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811552695.9A CN109638067A (zh) 2018-12-19 2018-12-19 薄膜晶体管的制作方法以及薄膜晶体管

Publications (1)

Publication Number Publication Date
CN109638067A true CN109638067A (zh) 2019-04-16

Family

ID=66075335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811552695.9A Pending CN109638067A (zh) 2018-12-19 2018-12-19 薄膜晶体管的制作方法以及薄膜晶体管

Country Status (3)

Country Link
US (1) US11309401B2 (zh)
CN (1) CN109638067A (zh)
WO (1) WO2020124858A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172329A (zh) * 2022-05-07 2022-10-11 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132749A (en) * 1990-03-07 1992-07-21 Sumitomo Electric Industries, Ltd. Semiconductor device
US20120133351A1 (en) * 2010-11-30 2012-05-31 Sumitomo Electric Industries, Ltd. Switching power source
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104538306A (zh) * 2014-12-12 2015-04-22 昆山国显光电有限公司 一种晶体管的制备工艺
CN107533981A (zh) * 2015-04-28 2018-01-02 夏普株式会社 半导体装置以及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104803362B (zh) * 2015-04-10 2017-11-10 复旦大学 六方氮化硼粉体及三维氮化硼的制备方法
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US10181521B2 (en) * 2017-02-21 2019-01-15 Texas Instruments Incorporated Graphene heterolayers for electronic applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132749A (en) * 1990-03-07 1992-07-21 Sumitomo Electric Industries, Ltd. Semiconductor device
US20120133351A1 (en) * 2010-11-30 2012-05-31 Sumitomo Electric Industries, Ltd. Switching power source
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104538306A (zh) * 2014-12-12 2015-04-22 昆山国显光电有限公司 一种晶体管的制备工艺
CN107533981A (zh) * 2015-04-28 2018-01-02 夏普株式会社 半导体装置以及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邱东江，郝天亮，石成儒: "《几种低压气相沉积技术制备立方氮化硼膜的新进展》", 《表面技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172329A (zh) * 2022-05-07 2022-10-11 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、显示面板

Also Published As

Publication number Publication date
US11309401B2 (en) 2022-04-19
WO2020124858A1 (zh) 2020-06-25
US20210328040A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
WO2016145967A9 (zh) 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN109786440A (zh) 阵列基板的制造方法、装置及阵列基板
CN107275191B (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
CN104979215B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2021203462A1 (zh) 显示面板、阵列基板及其制作方法
CN101644862A (zh) 显示装置及显示装置的制造方法
WO2020113613A1 (zh) 薄膜晶体管结构及其制作方法、显示装置
CN103985716A (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
CN109638067A (zh) 薄膜晶体管的制作方法以及薄膜晶体管
CN105914237A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109817575A (zh) 阵列基板的制备方法、装置及阵列基板
CN104465399A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US10205026B2 (en) Thin film transistor having a composite metal gate layer
CN107634011A (zh) 一种阵列基板及其制造方法
CN107039284A (zh) 一种制作低温多晶硅薄膜晶体管的方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN109637932A (zh) 薄膜晶体管及其制备方法
CN109616417A (zh) 主动开关及其制作方法、显示装置
CN104617151A (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN109103105A (zh) 薄膜晶体管及其制备方法、显示装置
US10825930B2 (en) Thin film transistor and manufacture method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416