[go: up one dir, main page]

CN109616409B - 一种多晶硅沉积方法、闪存及其制作方法 - Google Patents

一种多晶硅沉积方法、闪存及其制作方法 Download PDF

Info

Publication number
CN109616409B
CN109616409B CN201811474501.8A CN201811474501A CN109616409B CN 109616409 B CN109616409 B CN 109616409B CN 201811474501 A CN201811474501 A CN 201811474501A CN 109616409 B CN109616409 B CN 109616409B
Authority
CN
China
Prior art keywords
groove
polysilicon
deposition
polycrystalline silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474501.8A
Other languages
English (en)
Other versions
CN109616409A (zh
Inventor
雷奇奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811474501.8A priority Critical patent/CN109616409B/zh
Publication of CN109616409A publication Critical patent/CN109616409A/zh
Application granted granted Critical
Publication of CN109616409B publication Critical patent/CN109616409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供一种多晶硅沉积方法、闪存及其制作方法，其中多晶硅沉积方法包括：在具有底部尺寸相对于开口尺寸较大的第一凹槽的衬底上进行多晶硅一次沉积，一次沉积后产生空隙，再进行刻蚀，将空隙位置刻蚀形成开口相对于底部较大的第二凹槽，再次进行沉积，从而填充空隙。本发明实施例中还可以进行多次多晶硅沉积，直到第一凹槽中不存在空隙，也即空隙全部被多晶硅填充，从而提高闪存的电性能和良率。

Description

一种多晶硅沉积方法、闪存及其制作方法
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种多晶硅沉积方法、闪存及其制作方法。
背景技术
在闪存制作工艺中，栅极的选择有一种主流是浮栅；浮栅通常选用非掺杂多晶硅，经过炉管沉积、离子注入、退火和CMP(Chemical Mechanical Polish，化学机械研磨)等一系列工艺，得到达到要求的浮栅结构和性能。
但是多晶硅在经过沉积、离子注入、退火和CMP等一系列工艺过程后，会产生空隙，多晶硅中有空隙会影响电性和降低良率。
发明内容
有鉴于此，本发明提供一种多晶硅沉积方法、闪存及其制作方法，以解决现有技术中多晶硅中产生空隙，造成闪存电性变化和良率较低的问题。
为实现上述目的，本发明提供如下技术方案：
一种多晶硅沉积方法，包括：
提供衬底，所述衬底包括第一表面，所述第一表面形成有第一凹槽，在沿平行于所述第一表面的截面中，存在至少一个所述第一凹槽的截面面积大于所述第一凹槽的开口在所述第一表面上的面积；
在所述衬底的第一表面上进行多晶硅一次沉积，形成待刻蚀多晶硅层；
刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽，在沿平行于所述第一表面的截面中，沿背离所述衬底的方向，所述第二凹槽的截面面积逐渐增大或所述第二凹槽的侧壁垂直于所述第一表面；
在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积；
判断所述第一凹槽内是否存在空隙，若是，则将所述多晶硅二次沉积形成的多晶硅层作为待刻蚀多晶硅层，返回所述刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽的步骤，直到所述第一凹槽完全被填充。
优选地，所述在所述衬底的第一表面上进行多晶硅一次沉积和在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积采用的工艺相同。
优选地，所述在所述衬底的第一表面上进行多晶硅一次沉积采用的具体工艺为低压化学气相沉积。
优选地，刻蚀所述第一凹槽内的待刻蚀多晶硅层，形成第二凹槽，具体包括：
通入刻蚀气体，所述刻蚀气体为氯气，刻蚀温度为200℃-400℃，压力为0-2Torr气体流量为1slm-10slm，包括端点值，对所述第一凹槽内的待刻蚀多晶硅层进行刻蚀，形成第二凹槽。
优选地，所述第二凹槽为V型凹槽。
优选地，所述第二凹槽为矩形凹槽。
本发明还提供一种闪存制作方法，包括：
提供半导体衬底，所述半导体衬底包括沟道区、位于所述半导体衬底表面的第一掺杂区和第二掺杂区；
在所述沟道区表面依次形成隧穿氧化层；
在所述隧穿氧化层上沉积形成多晶硅浮栅；
在所述多晶硅浮栅背离所述半导体衬底的表面依次形成多晶间介质层和控制栅；
其中，所述沉积形成多晶硅浮栅采用上面任意一项所述的多晶硅沉积方法形成。
优选地，在沉积形成多晶硅浮栅后，还包括：
对所述多晶硅浮栅进行退火和平坦化。
优选地，所述退火采用快速热退火工艺，所述平坦化采用化学机械研磨工艺。
本发明还对应提供一种闪存，采用上面任意一项所述的闪存制作方法制作形成；所述闪存包括：
半导体衬底，所述半导体衬底包括沟道区、位于所述半导体衬底表面的第一掺杂区和第二掺杂区；
依次层叠在所述沟道区上的隧穿氧化层、多晶硅浮栅层、多晶间介质层和控制栅。
优选地，所述半导体衬底为P型衬底。
经由上述的技术方案可知，本发明提供的多晶硅沉积方法，包括在开口相对于内部较小的第一凹槽的衬底上进行多晶硅一次沉积，一次沉积后产生空隙，再进行刻蚀，将空隙位置刻蚀形成开口与底部相同或开口相对于底部较大的第二凹槽，再次进行多晶硅沉积，从而填充空隙。本发明实施例中还可以进行多次多晶硅沉积，直到第一凹槽中不存在空隙，也即空隙全部被多晶硅填充，从而提升闪存的电性能和提高闪存的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中提供的衬底结构示意图；
图2为现有技术中多晶硅沉积完成后的闪存半成品结构示意图；
图3为现有技术中退火后的闪存半成品结构示意图；
图4为现有技术中平坦化后的闪存半成品结构示意图；
图5为本发明实施例提供的一种多晶硅沉积方法流程示意图；
图6-图12为本发明实施例提供的多晶硅沉积方法工艺步骤图；
图13为本发明实施例中提供的闪存制作方法流程图；
图14为本发明实施例提供的一种闪存结构示意图。
具体实施方式
正如背景技术部分所述，现有技术中多晶硅在制作过程中，容易出现空隙，从而影响闪存的电性和良率。
发明人发现，出现上述现象的原因是，在形成闪存的浮栅时，衬底上的凹槽为开口较小，而底部较大的凹槽，如图1所示，图1为一种衬底结构示意图，由于衬底01上的凹槽011形状限定，导致在凹槽011中进行多晶硅沉积时，会造成凹槽内部还没有填充完毕多晶硅02，凹槽上部分的多晶硅已经封口，从而在凹槽011内形成空隙012，请参见图2，图2为多晶硅沉积完成后的闪存半成品结构示意图；虽然后续经过退火，空隙012会被修复一部分，空隙012大小缩小，请参见图3，图3为退火后的闪存半成品结构示意图；但是后续经过平坦化工艺时，通常采用CMP进行平坦化，研磨液在腐蚀多晶层的过程中，也会对空隙进行腐蚀，导致空隙012变大，请参见图4，图4为平坦化后的闪存半成品结构示意图。在后续形成闪存后，空隙的存在影响闪存的电性，降低闪存的良率。
本发明提供一种多晶硅沉积方法，包括：
提供衬底，所述衬底包括第一表面，所述第一表面形成有第一凹槽，在沿平行于所述第一表面的截面中，存在至少一个所述第一凹槽的截面面积大于所述第一凹槽的开口在所述第一表面上的面积；
在所述衬底的第一表面上进行多晶硅一次沉积，形成待刻蚀多晶硅层；
刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽，在沿平行于所述第一表面的截面中，沿背离所述衬底的方向，所述第二凹槽的截面面积逐渐增大或所述第二凹槽的侧壁垂直于所述第一表面；
在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积；
判断所述第一凹槽内是否存在空隙，若是，则将所述多晶硅二次沉积形成的多晶硅层作为待刻蚀多晶硅层，返回所述刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽的步骤，直到所述第一凹槽完全被填充。
本发明提供的多晶硅沉积方法，包括在具有底部尺寸相对于开口尺寸较大的第一凹槽的衬底上进行多晶硅一次沉积，一次沉积后产生空隙，再进行刻蚀，将空隙位置刻蚀形成开口相对于底部较大的第二凹槽，再次进行沉积，从而填充空隙。本发明实施例中还可以进行多次多晶硅沉积，直到第一凹槽中不存在空隙，也即空隙全部被多晶硅填充，从而提升闪存的电性能和提高闪存的良率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种多晶硅沉积方法，请参见图5，图5为本发明实施例提供的一种多晶硅沉积方法流程示意图；下面结合图6-图12所示的多晶硅沉积方法工艺步骤图对本实施例中提供的多晶硅沉积方法进行详细说明。
本发明实施例中提供的所述多晶硅沉积方法包括：
S101：提供衬底，所述衬底包括第一表面，所述第一表面形成有第一凹槽，在沿平行于所述第一表面的截面中，存在至少一个所述第一凹槽的截面面积大于所述第一凹槽的开口在所述第一表面上的面积；
请参见图6，衬底1包括第一表面，也即图6中的上表面，第一表面形成有第一凹槽11，需要说明的是，本实施例中提供的多晶硅沉积方法空隙产生的主要原因是由于第一凹槽的形状引起的。具体的，第一凹槽11的形状为底部尺寸较大，而位于第一表面上的开口尺寸较小的结构，如图6中所示，也即背离衬底的方向Y，在沿平行于第一表面的截面中，存在至少一个第一凹槽的截面面积大于开口面积的情况，也就形成了开口相对于内部较小的第一凹槽11，即图6中所示，开口面积S2小于底部面积S1。
需要说明的是，本实施例中不限定第一凹槽的具体形状，可以是规则的形状，也可以是不规则的形状，本实施例中对此不做限定，其中，规则的形状可以是沿垂直于第一表面的剖面中为梯形，也即图6中所示的结构，或者第一凹槽为圆台形状。为方便说明，本实施例中以沿背离衬底方向上，第一凹槽在平行于第一表面的截面面积逐渐减小，也即第一凹槽垂直于第一表面的剖面为梯形为例进行说明，其他形状的第一凹槽也适用于本发明实施例提供的多晶硅沉积方法。不规则形状的凹槽，还可以是侧壁凹凸不平的凹槽，本实施例中对此不作限定。只要第一凹槽11的开口相对于第一凹槽11内部空间较小，均会存在沉积多晶硅过程中出现空隙的风险。
在其他实施例中，凹槽形状不是沿背离衬底方向上，截面面积逐渐减小的半导体器件制作过程中，若有需要，也可以采用本发明提供的多晶硅沉积方法，本实施例中不作特殊限定。
S102：在所述衬底的第一表面上进行多晶硅一次沉积，形成待刻蚀多晶硅层；
本发明实施例中不限定多晶硅一次沉积的具体工艺方法，在本发明的一个实施例中，可以采用低压化学气相沉积(LP_CVD)。
请参见图7，在衬底的第一表面整个上方形成待刻蚀多晶硅层21，此时，由于第一凹槽的轮廓限定，在第一凹槽内会形成空隙121。本发明实施例中不限定形成待刻蚀多晶硅层的厚度，第一凹槽侧壁相对于第一表面的倾斜角度不同，形成空隙的情况不同，如，第一凹槽侧壁与第一凹槽底面之间的夹角较小，则第一凹槽侧壁的倾斜度较大，则多晶硅沉积填充底面后，相对更容易形成空隙，而当第一凹槽侧壁与第一凹槽底面之间的夹角较大，则侧壁的倾斜度较小，底面多晶硅较容易沉积填充，形成的空隙较小，且比较靠第一凹槽的上部。
因此，针对第一凹槽的形状不同，本实施例中待刻蚀多晶硅层的厚度可以不同，待刻蚀多晶硅层的厚度可选为空隙开口刚好封口时的厚度，或者小于空隙开口刚好封口时的厚度均可。也可以稍微大于空隙开口刚好封口时的厚度，本实施例中对此不做限定。
当待刻蚀多晶硅层厚度较厚时，如图7中所示，空隙开口封口；如图8所示，当待刻蚀多晶硅层21厚度较薄时，空隙开口没有封口，形成的是敞口结构121’。无论哪种结构，本实施例中经过后续步骤，均可以对空隙进行完全填充。
S103：刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽，在沿平行于所述第一表面的截面中，沿背离所述衬底的方向，所述第二凹槽的截面面积逐渐增大或所述第二凹槽的侧壁垂直于所述第一表面；
刻蚀所述第一凹槽内的待刻蚀多晶硅层，形成第二凹槽，具体包括：
通入刻蚀气体，所述刻蚀气体为氯气，刻蚀温度为200℃-400℃，压力为0-2Torr气体流量为1slm-10slm，包括端点值，对所述第一凹槽内的待刻蚀多晶硅层进行刻蚀，形成第二凹槽。其中，slm为气体流量单位：标准升/分钟。
其中，刻蚀所述第一凹槽内的待刻蚀多晶硅层，所刻蚀的位置为进行多晶硅一次沉积后形成有封口或敞口的空隙的位置，而且，刻蚀形成的第二凹槽包括所述空隙，也即，通过形成第二凹槽，将空隙位置扩展为第二凹槽，再对第二凹槽进行填充，从而将空隙去除。
需要说明的是，本实施例中不限定第二凹槽的具体形状，只要满足在沿平行于所述第一表面的截面中，沿背离所述衬底的方向，所述第二凹槽的截面面积逐渐增大的条件即可，也即本发明中，刻蚀出开口相对于底面较大的第二凹槽，然后再进行多晶硅沉积，从而渐渐将第一凹槽充分填充满多晶硅，避免产生空隙。
另外，在本发明的其他实施例中，第二凹槽的开口与内部空间形状和面积相同，即第二凹槽的侧壁垂直于第一表面，也能够有效改善多晶硅的沉积，减小空隙形成。
本实施例中不限定第二凹槽的形状，可以如图9中所示，第二凹槽122的截面为V型，也即第二凹槽为V型凹槽。开口面积S3大于位于开口下方的各个截面的面积，V型第二凹槽的底面面积为0。图9所示的第二凹槽122可以适用于图7所示的空隙。
第二凹槽还可以如图10所示，第二凹槽122’具有面积为S5的开口，以及面积为S4的底面。其中，S4小于S5。另外，第二凹槽还可以是矩形槽，即S4等于S5，只要能够使得开口大于或等于底面的第二凹槽均可，这样使得多晶硅再次沉积时，能够充分填充第二凹槽内部，而不形成空隙。
S104：在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积；
同样的，本实施例中不限定多晶硅二次沉积的具体工艺，可以采用与多晶硅依次沉积相同的工艺，也可以采用不同的沉积工艺。可选的，本实施例中，所述多晶硅一次沉积和所述多晶硅二次沉积采用的工艺相同。
需要说明的是，多晶硅的多次沉积优选地在相同工艺中进行沉积，因此，可以采用In-situ DEP(in situation Deposition，在原位沉积或在现场沉积)工艺形成，在半导体里面In-situ DEP的意思是，在单个机台或腔体里面一气呵成地直接完成，而不是分多个步骤在多个不同的机台完成。
本实施例中同样不限定多晶硅二次沉积时的厚度，可以完全填充第二凹槽，如图11所示，形成较厚的多晶硅二次沉积层，使得第二凹槽内部完全被填充。还可以形成较薄的多晶硅沉积层，再进行后续工艺。
本实施例中所述第二凹槽内部完全被填充的意思是指，第二凹槽的内部完全填充多晶硅，且没有空隙产生。需要说明的是，在实际生产过程中，由于制作工艺限制，第二凹槽内部的多晶硅做不到理论上的完全没有空隙，但如果空隙的尺寸较小，对器件的性能不产生影响，满足器件的性能要求，则也落入本申请中所述的第二凹槽内部完全被填充的保护范围内。
S105：判断所述第一凹槽内是否存在空隙，若是，则将所述多晶硅二次沉积形成的多晶硅层作为待刻蚀多晶硅层，返回所述刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽的步骤，直到所述第一凹槽完全被填充。
需要说明的是，在上述步骤中，若一次沉积产生的待刻蚀多晶硅层厚度与二次沉积的多晶硅厚度均较薄的情况下，有可能经过一次：多晶硅一次沉积——刻蚀形成第二凹槽——多晶硅二次沉积的工艺，无法完成第一凹槽的全部填充，还可能形成空隙，因此，本实施例中可以在进行一次上述步骤后，进行判断步骤，判断第一凹槽内是否完全被填充，若完全被填充，则不影响后续退火和平坦化工艺，以及形成的闪存的性能，因此，多晶硅沉积步骤可以结束。若第一凹槽中还是存在空隙，则再次重复一次或多次：刻蚀形成第二凹槽——多晶硅二次沉积的工艺，直到第一凹槽完全被多晶硅填充，保证形成的闪存的性能和良率。在本发明其他实施例中，若多晶硅二次沉积的厚度也较薄，还可以在再次刻蚀之前，再增加一次多晶硅沉积，本实施例中对此不作详细赘述，可以根据实际工艺参数进行调整。
同样的，本实施例中所述第一凹槽内部完全被多晶硅填充的意思是指，第一凹槽的内部没有空隙产生。需要说明的是，在实际生产过程中，由于制作工艺限制，第一凹槽内部的多晶硅做不到理论上的完全没有空隙，但如果空隙的尺寸较小，对器件的性能不产生影响，满足器件的性能要求，则也落入本申请中所述的第一凹槽内部完全被填充的保护范围内。
本发明实施例中不限定判断所述第一凹槽内是否存在空隙的具体工艺，可选的，包括：
在多晶硅CMP后，使用光学缺陷扫描机台扫描晶圆判断第一凹槽内是否存在空隙。
在多晶硅沉积之后，使用TEM(Transmission Electron Microscope透射电子显微镜)机台切片判断第一凹槽内是否存在空隙。
本发明提供的多晶硅沉积方法，包括在具有底部尺寸相对于开口尺寸较大的第一凹槽的衬底上进行多晶硅一次沉积，一次沉积后产生空隙，再进行刻蚀，将空隙位置刻蚀形成开口相对于底部较大的第二凹槽，再次进行沉积，从而填充空隙。本发明实施例中还可以进行多次多晶硅沉积，直到第一凹槽中不存在空隙，也即空隙全部被多晶硅填充，从而提升闪存的电性能和提高闪存的良率。
本发明实施例还提供一种闪存制作方法，请参见图13，图13为本发明实施例中提供的闪存制作方法流程图，所述闪存制作方法具体包括：
S201：提供半导体衬底，所述半导体衬底包括沟道区、位于所述半导体衬底表面的第一掺杂区和第二掺杂区；
需要说明的是，本实施例中不限定半导体衬底的具体材质，在本发明的一个实施例中，所述半导体衬底为硅衬底，且为掺杂了杂质的P型硅衬底。所述第一掺杂区和第二掺杂区均为掺杂浓度较大的n+区域，在后续形成源极区和漏极区。
S202：在所述沟道区表面依次形成隧穿氧化层；
S203：在所述隧穿氧化层上沉积形成多晶硅浮栅；
需要说明的是，本发明实施例中多晶硅浮栅采用上面实施例中所述的多晶硅沉积方法形成。从而避免浮栅结构中产生空隙，造成闪存电性变化和良率降低的问题。
S204：在所述多晶硅浮栅背离所述半导体衬底的表面依次形成多晶间介质层和控制栅；
本实施例中在沉积形成多晶硅浮栅后，还包括对所述多晶硅浮栅进行退火和平坦化工艺，本实施例中不限定采用退火和平坦化的具体工艺，可选的，所述退火采用RTA(Rapid Thermal Annealing，快速热退火)工艺。所述平坦化采用的CMP工艺。
本发明实施例中提供的闪存制作方法，在形成多晶硅浮栅过程中，采用本发明实施例中的多晶硅沉积方法形成，避免多晶硅浮栅中出现空隙，从而能够提升闪存的电性能以及提高闪存的良率。
本发明实施例还提供一种闪存，采用上面实施例中所述的闪存制作方法制作形成。请参见图14，图14为本发明实施例提供的一种闪存结构示意图；所述闪存包括：
半导体衬底140，所述半导体衬底包括沟道区141、位于所述半导体衬底140表面的第一掺杂区142和第二掺杂区143；
依次层叠在所述沟道区141上的隧穿氧化层15、多晶硅浮栅层16、多晶间介质层17和控制栅18。
本实施例中不限定半导体衬底的具体材质，在本发明的一个实施例中，所述半导体衬底为硅衬底，且为掺杂了杂质的P型硅衬底。所述第一掺杂区和第二掺杂区均为掺杂浓度较大的n+区域，在后续形成源极区和漏极区。
本实施例中提供的闪存结构在多晶硅浮栅制作过程中采用上面实施例中所述的多晶硅沉积方法形成，能够避免在形成多晶硅浮栅过程中出现空隙，影响闪存的电性能以及降低闪存的良率，从而本发明实施例中提供的闪存结构相对于现有技术中的闪存结构，多晶硅浮栅中不具有空隙，良率更高，电性能更好。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多晶硅沉积方法，其特征在于，采用原位沉积工艺多次沉积多晶硅，所述多晶硅沉积方法包括：
提供衬底，所述衬底包括第一表面，所述第一表面形成有第一凹槽，在沿平行于所述第一表面的截面中，存在至少一个所述第一凹槽的截面面积大于所述第一凹槽的开口在所述第一表面上的面积；
在所述衬底的第一表面上进行多晶硅一次沉积，形成待刻蚀多晶硅层；
刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽，在沿平行于所述第一表面的截面中，沿背离所述衬底的方向，所述第二凹槽的截面面积逐渐增大；
在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积；
判断所述第一凹槽内是否存在空隙，若是，则将所述多晶硅二次沉积形成的多晶硅层作为待刻蚀多晶硅层，返回所述刻蚀所述第一凹槽内的所述待刻蚀多晶硅层，形成第二凹槽的步骤，直到所述第一凹槽完全被填充。
2.根据权利要求1所述的多晶硅沉积方法，其特征在于，所述在所述衬底的第一表面上进行多晶硅一次沉积和所述在形成有所述第二凹槽的衬底表面进行多晶硅二次沉积采用的工艺相同。
3.根据权利要求2所述的多晶硅沉积方法，其特征在于，所述在所述衬底的第一表面上进行多晶硅一次沉积采用的具体工艺为低压化学气相沉积。
4.根据权利要求1所述的多晶硅沉积方法，其特征在于，刻蚀所述第一凹槽内的待刻蚀多晶硅层，形成第二凹槽，具体包括：
通入刻蚀气体，所述刻蚀气体为氯气，刻蚀温度为200℃-400℃，压力为0-2Torr， 气体流量为1slm-10slm，包括端点值，对所述第一凹槽内的待刻蚀多晶硅层进行刻蚀，形成第二凹槽。
5.根据权利要求1所述的多晶硅沉积方法，其特征在于，所述第二凹槽为V型凹槽。
6.根据权利要求1所述的多晶硅沉积方法，其特征在于，所述第二凹槽为矩形凹槽。
7.一种闪存制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括沟道区、位于所述半导体衬底表面的第一掺杂区和第二掺杂区；
在所述沟道区表面依次形成隧穿氧化层；
在所述隧穿氧化层上沉积形成多晶硅浮栅；
在所述多晶硅浮栅背离所述半导体衬底的表面依次形成多晶间介质层和控制栅；
其中，所述沉积形成多晶硅浮栅采用权利要求1-6任意一项所述的多晶硅沉积方法形成。
8.根据权利要求7所述的闪存制作方法，其特征在于，在沉积形成多晶硅浮栅后，还包括：
对所述多晶硅浮栅进行退火和平坦化。
9.根据权利要求8所述的闪存制作方法，其特征在于，所述退火采用快速热退火工艺，所述平坦化采用化学机械研磨工艺。
10.一种闪存，其特征在于，采用权利要求7-9任意一项所述的闪存制作方法制作形成；所述闪存包括：
半导体衬底，所述半导体衬底包括沟道区、位于所述半导体衬底表面的第一掺杂区和第二掺杂区；
依次层叠在所述沟道区上的隧穿氧化层、多晶硅浮栅层、多晶间介质层和控制栅。
CN201811474501.8A 2018-12-04 2018-12-04 一种多晶硅沉积方法、闪存及其制作方法 Active CN109616409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811474501.8A CN109616409B (zh) 2018-12-04 2018-12-04 一种多晶硅沉积方法、闪存及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811474501.8A CN109616409B (zh) 2018-12-04 2018-12-04 一种多晶硅沉积方法、闪存及其制作方法

Publications (2)

Publication Number Publication Date
CN109616409A CN109616409A (zh) 2019-04-12
CN109616409B true CN109616409B (zh) 2021-03-23

Family

ID=66006980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474501.8A Active CN109616409B (zh) 2018-12-04 2018-12-04 一种多晶硅沉积方法、闪存及其制作方法

Country Status (1)

Country Link
CN (1) CN109616409B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600371A (zh) * 2019-08-23 2019-12-20 中芯集成电路制造(绍兴)有限公司 多晶硅填充方法、半导体器件制作方法及半导体器件
CN118888435B (zh) * 2024-09-29 2025-02-07 杭州积海半导体有限公司 浮栅结构的制备方法、浮栅结构及闪存器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
JP2010103228A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
CN104112654A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种减少浮栅孔洞的工艺方法
CN104733395A (zh) * 2013-12-19 2015-06-24 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104752358A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法
CN105336590A (zh) * 2014-06-05 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106252286A (zh) * 2016-10-10 2016-12-21 上海华虹宏力半导体制造有限公司 嵌入式闪存的多晶硅干蚀刻工艺的选择方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085996A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
JP2010103228A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
CN104112654A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种减少浮栅孔洞的工艺方法
CN104733395A (zh) * 2013-12-19 2015-06-24 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104752358A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法
CN105336590A (zh) * 2014-06-05 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106252286A (zh) * 2016-10-10 2016-12-21 上海华虹宏力半导体制造有限公司 嵌入式闪存的多晶硅干蚀刻工艺的选择方法

Also Published As

Publication number Publication date
CN109616409A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
KR100426485B1 (ko) 플래쉬 메모리 셀의 제조 방법
US7696554B2 (en) Flash memory device
US6548374B2 (en) Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same
JP2000208609A (ja) 半導体素子のトレンチ素子分離方法及びこれを用いた半導体素子
US11251273B2 (en) Non-volatile memory device and method for manufacturing the same
CN109616409B (zh) 一种多晶硅沉积方法、闪存及其制作方法
CN107481927B (zh) 在三维存储器中形成栅结构的方法及三维存储器
KR100396473B1 (ko) 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법
US11848232B2 (en) Method for Si gap fill by PECVD
US20030068885A1 (en) Method of forming a contact plug for a semiconductor device
CN101599454B (zh) 半导体元件隔离结构及其形成方法
US20230320063A1 (en) Memory device, semiconductor structure and method for manufacturing semiconductor structure
US20100155819A1 (en) Method of fabricating semiconductor device and semiconductor device
CN112103296B (zh) 半导体结构的制造方法
CN110828465B (zh) 非易失性存储器装置及其制造方法
CN114388520A (zh) 半导体装置和制造该半导体装置的方法
JP2013105812A (ja) シリコン膜の形成方法及び半導体装置の製造方法
US20250081542A1 (en) Semiconductor structure and method for forming the same
TWI518802B (zh) 半導體元件的製造方法
KR20070000603A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
CN115020346A (zh) 半导体结构及其制备方法
KR20220134658A (ko) 반도체 구조 및 그 제조 방법
KR20070065482A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR20060125979A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR100762911B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China