[go: up one dir, main page]

CN109524313B - 半导体制造装置、半导体器件的制造方法及筒夹 - Google Patents

半导体制造装置、半导体器件的制造方法及筒夹 Download PDF

Info

Publication number
CN109524313B
CN109524313B CN201811085188.9A CN201811085188A CN109524313B CN 109524313 B CN109524313 B CN 109524313B CN 201811085188 A CN201811085188 A CN 201811085188A CN 109524313 B CN109524313 B CN 109524313B
Authority
CN
China
Prior art keywords
collet
block
bare chip
push
suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811085188.9A
Other languages
English (en)
Other versions
CN109524313A (zh
Inventor
齐藤明
冈本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN109524313A publication Critical patent/CN109524313A/zh
Application granted granted Critical
Publication of CN109524313B publication Critical patent/CN109524313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体制造装置、半导体器件的制造方法及筒夹，其技术问题在于，存在在利用上推单元上推裸芯片时裸芯片变形而挠曲的情况。半导体制造装置包括：裸芯片供给部，其具有晶片环保持器，该晶片环保持器保持粘贴有裸芯片的切割带；上推单元，其具有多个上推块；以及筒夹部，其从所述切割带吸附裸芯片。所述筒夹部包括筒夹和保持所述筒夹的筒夹支架。所述筒夹由弹性体形成，在与所述上推块的接触所述切割带的部位对应的位置具有吸引孔。

Description

半导体制造装置、半导体器件的制造方法及筒夹
技术领域
本发明涉及半导体制造装置，能够应用于例如具有筒夹的芯片贴装机。
背景技术
通常，在将被称为裸芯片的半导体芯片搭载于例如布线基板或引线框架等(以下统称为基板。)的表面的芯片贴装机中，通常重复进行下述动作(作业)：使用筒夹等吸附嘴将裸芯片搬运到基板上，施加按压力，并且通过加热接合材料来进行贴装。
在基于芯片贴装机等半导体制造装置进行的裸芯片贴装工序中，存在从半导体晶片(以下称为晶片。)将分割的裸芯片剥离的剥离工序。在剥离工序中，利用上推单元从切割带背面上推裸芯片，将裸芯片逐个从保持在裸芯片供给部上的切割带剥离，并使用筒夹等吸附嘴搬运到基板上。
现有技术文献
专利文献
专利文献1：日本特开2015-76410号公报
发明内容
存在在利用上推单元上推裸芯片时裸芯片变形而挠曲的情况。
本发明的技术问题在于，提供一种裸芯片挠曲小的半导体制造装置。
其他技术问题和新特征根据本说明书的记载及附图而变得明确。
简单说明本发明中代表性内容的概要如下。
即，半导体制造装置包括：裸芯片供给部，其具有晶片环保持器，该晶片环保持器保持粘贴有裸芯片的切割带；上推单元，其具有多个上推块；以及筒夹部，其从所述切割带吸附裸芯片。所述筒夹部包括筒夹和保持所述筒夹的筒夹支架。所述筒夹由弹性体形成，在与所述上推块的接触所述切割带的部位对应的位置具有吸引孔。
发明效果
根据上述半导体制造装置能够减小裸芯片的挠曲。
附图说明
图1是从上方观察实施例的芯片贴装机的概念图。
图2是说明图1中从箭头A方向观察时拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图的图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是说明图4的上推单元的图。
图6是对比例的筒夹部与上推单元的主要部分的剖视图。
图7是说明实施例的筒夹的图。
图8是实施例的筒夹部与上推单元的主要部分的剖视图。
图9是用于说明实施例的芯片贴装机的拾取动作的流程图。
图10是表示实施例的半导体器件的制造方法的流程图。
图11是说明变形例1的筒夹的图。
图12是说明变形例2的上推单元的图。
图13是说明变形例2的筒夹的图。
图14是说明变形例1-4的筒夹的图。
附图标记说明
1：裸芯片供给部
11：晶片
13：上推单元
16：切割带
2：拾取部
21：拾取头
22：筒夹部
25：筒夹
251：真空吸引孔
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
8：控制部
10：芯片贴装机
D：裸芯片
S：基板
具体实施方式
近年来，出于推进半导体器件的高密度安装的目的，正在发展封装的薄型化。例如，在布线基板上三维地安装多片裸芯片的堆叠封装已被实用化。在组装这种堆叠封装时，为了防止封装厚度增加，要求使裸芯片的厚度薄至20μm以下(例如10～15μm)，因此裸芯片的刚性减小、容易挠曲。
另外，在三维NAND型闪存(3D-NAND)中，虽然在硅基板上连续地堆叠形成有氧化硅膜/多晶硅膜的薄膜层，但若裸芯片挠曲则容易在内部元件上形成裂纹。
因此，在实施方式中，与上推单元的多个上推块的凸部(与裸芯片接触的位置)相应地，在由橡胶等弹性体构成的筒夹配置真空吸引孔(吸引孔)。多个上推块的间隔(密度)由裸芯片的厚度和切割带的吸附力决定。
上推块与裸芯片隔着切割带接触的部分因切割带的吸附力而在上推块下降时会拉拽裸芯片，使裸芯片变形。
(1)在保持裸芯片整体的筒夹的与上推块的凸部分抵接的部分配置真空吸引孔。由此，能够选择性地强力吸引，防止裸芯片变形(挠曲)。裸芯片变形基于裸芯片的厚度与上推块的凸部分的吸附力而产生，因此进行筒夹侧的吸附面积与上推块的面积的调整。或
(2)与上推单元的多个上推块的位置相应地，在筒夹配置真空吸引槽(吸引槽)。此外，具有吸引槽的筒夹与各上推块的凸部(与裸芯片接触的位置)相应地，还具有比槽宽度大的吸引孔。与各上推块的位置相应的吸引部位整体由槽构成，因此裸芯片的吸附面积增加，且各区域也连结，因此能够有效地吸附。
根据实施方式，能够减小裸芯片拾取、切割带剥离时的裸芯片变形(挠曲)，减少次品。裸芯片变形量与凸部不具有吸引孔的情况相比降低至1/5以下。能够使裸芯片拾取时的裸芯片变形减小、减少次品，并且能够拾取更薄的裸芯片。另外，能够防止3D-NAND元件内部的裂纹等。
以下使用附图对实施例及变形例进行说明。其中，在以下说明中，存在对同一构成要素标注同一附图标记并省略重复说明的情况。并且，为了使说明更加明确，存在与实际形态相比附图对于各部的宽度、厚度、形状等示意性示出的情况，但这只不过是一例，而并非对本发明的解释进行限定。
【实施例】
图1是表示实施例的芯片贴装机的概略的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大致包括：供给部1，其供给安装于基板S的裸芯片D，该基板S印刷有最终成为一个封装的一个或多个制品区域(以下记为封装区域P。)；拾取部2；中间载台部3；贴装部4；搬运部5；基板供给部6；基板搬出部7；以及控制部8，其对各部的动作进行监视、控制。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。
首先，裸芯片供给部1供给向基板S的封装区域P安装的裸芯片D。裸芯片供给部1包括保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的以虚线表示的上推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，使待拾取的裸芯片D移动至上推单元13的位置。
拾取部2包括：拾取裸芯片D的拾取头21；使拾取头21沿Y方向移动的拾取头的Y驱动部23；以及使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将被上推了的裸芯片D吸附保持于顶端的筒夹部22(同时参照图2)，从裸芯片供给部1拾取裸芯片D，并载置于中间载台31。拾取头21具有使筒夹部22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3包括：临时载置裸芯片D的中间载台31；以及用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D并将其贴装到搬运来的基板S的封装区域P上，或以堆叠到已贴装于基板S的封装区域P上的裸芯片上的方式进行贴装。贴装部4包括：贴装头41，其与拾取头21同样地具备将裸芯片D吸附保持在顶端的筒夹42(同时参照图2)；Y驱动部43，其使贴装头41沿Y方向移动；以及基板识别摄像头44，其对基板S的封装区域P的位置识别标记(未图示)进行摄像，并识别贴装位置。
根据上述构造，贴装头41基于载台识别摄像头32的摄像数据对拾取位置、姿态进行修正，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的摄像数据将裸芯片D贴装于基板。
搬运部5包括夹持搬运基板S的基板搬运爪51、和使基板S移动的搬运通道(1ane)52。基板S通过沿搬运通道52设置的未图示的滚珠丝杠驱动设置于搬运通道52的基板搬运爪51的未图示的螺母而移动。
根据上述构造，基板S从基板供给部6沿搬运通道52移动至贴装位置，在贴装后移动至基板搬出部7，将基板S转交付给基板搬出部7。
控制部8包括：存储器，其保存对芯片贴装机10的各部的动作进行监视并控制的程序(软件)；以及中央处理装置(CPU)，其执行保存在存储器中的程序。
接下来，使用图3及图4对裸芯片供给部1的构造进行说明。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1包括沿水平方向(XY方向)移动的晶片保持台12、和沿上下方向移动的上推单元13。晶片保持台12包括：扩展环15，其保持晶片环14；以及支承环17，其对保持于晶片环14且粘接有多个裸芯片D的切割带16进行水平定位。上推单元13配置在支承环17的内侧。
裸芯片供给部1在进行裸芯片D的上推时使保持着晶片环14的扩展环15下降。其结果，保持于晶片环14的切割带16被拉伸、裸芯片D的间隔扩大，利用上推单元13从裸芯片D下方上推裸芯片D，提高裸芯片D的拾取性。此外，随着薄型化，将裸芯片粘接于基板的粘接剂从液态变为膜状，在晶片11与切割带16之间粘贴有被称为粘片膜(DAF)18的膜状的粘接材料。在具有粘片膜18的晶片11中，切割针对晶片11和粘片膜18进行。因此，在剥离工序中，将晶片11和粘片膜18从切割带16剥离。此外，以下忽略粘片膜18的存在而对剥离工序进行说明。
接下来，使用图5说明上推单元。图5的(A)是图4的上推单元的俯视图。图5的(B)是图5的(A)的A1-A2处的主要部分的剖视图。
上推单元13大致包括上推块部131、包围上推块部131的周边部132和圆筒状的圆顶主体134。上推块部131包括俯视观察时为矩形状的第三块(中央块)131c、包围第三块131c外侧的第二块(中间块)131b、和包围在第二块131b外侧的第一块(最外周块)131a。上推块部131在俯视观察时为矩形状，与裸芯片D的俯视形状构成为相似的形状。第一块131a、第二块131b和第三块131c各自的上表面具有凹凸，在图5的(A)中用深色四边形表示的凸部(突起部)是间歇配置的间歇块。在第一块131a、第二块131b、第三块131c以及周边部132各自之间具备间隙。
在使上推单元13上升而使其上表面与切割带16的背面接触时，在上推单元13上表面的周边部132设置的多个吸引孔(未图示)各自的内部通过未图示的吸引机构而被减压。此时，切割带16的背面被向下方吸引，与上推单元13的上表面(周边部132的上表面及第一块131a、第二块131b和第三块131c的上表面的凸部)紧贴。周边部132紧贴拾取对象的裸芯片D外侧的切割带16。此外，在第一块131a、第二块131b、第三块131c和周边部132各自之间具有间隙(吸引孔)，该吸引孔的吸引机构与周边部132的多个吸引孔的吸引机构是共用的，同时进行吸附的开关。
接下来，使用图6说明本申请发明人研究过的技术(以下称为对比例。)。图6是表示对比例的筒夹部与上推单元的主要部分的纵剖视图，图6的(A)是表示筒夹部下降而与裸芯片D接触的状态的图，图6的(B)是表示上推单元上推块部的状态的图，图6的(C)是表示筒夹部上升后的状态的图。
如图6所示，筒夹部22R包括筒夹25R和保持筒夹25R的筒夹支架24。在筒夹25R等间隔地以矩阵状设置有多个真空吸引孔251R。在筒夹支架24的中央具有真空吸引孔26，在筒夹支架24的筒夹25R的上表面侧具有真空吸引槽27。真空吸引孔251R与真空吸引槽27连接。筒夹25R在俯视观察时为与裸芯片D相同的矩形状，具有与裸芯片D相同程度的大小。筒夹25R为弹性体，其厚度为5mm左右。此外，上推单元13与图5的实施例的上推单元13相同。
对比例的拾取动作从切割带16上的作为目标的裸芯片D(剥离对象裸芯片)被定位于上推单元13和筒夹部22R开始。在定位完成时，通过经由上推单元13的吸引孔进行抽真空而将切割带16吸附在上推单元13的上表面。如图6的(A)所示，在该状态下，筒夹部22R一边抽真空一边朝向裸芯片D的器件面下降并到达该面。
在这里，若作为上推单元13的主要部分的上推块部131(第一块131a、第二块131b、第三块131c)上升，则裸芯片D保持被筒夹部22R和上推块部131夹持的状态上升。此时，切割带16的周边部保持被周边部132真空吸附。由于要在裸芯片D周边进行切割带16的剥离，因此例如使第一块131a下降。在切割带16的粘着力(吸附力)的作用下，第一块131a与裸芯片D接触的部分在第一块131a下降时切割带16弯曲，从而在裸芯片D周边进行切割带16的剥离。
但是，若由于裸芯片D变薄等而刚性减小，则如图6的(B)的由虚线包围的部位所示，裸芯片D随着切割带16的弯曲而变形(裸芯片D拉拽变形)，裸芯片D发生挠曲。由此，在与筒夹下表面之间形成间隙，空气流入筒夹部22R的真空吸引系统(发生泄漏)。一旦泄漏且裸芯片D分离，则无法再次保持与吸附面相比挠曲到下方的裸芯片D，如图6的(C)所示，即使筒夹部22R上升，也无法拾取裸芯片D。
下面使用图7说明实施例的筒夹。图7是说明实施例的筒夹的图，图7的(A)是上推单元的俯视图，图7的(B)是筒夹的仰视图。
如上所述，在第一块(最外周块)131a、第二块(中间块)131b和第三块(中央块)131c的上表面分别具有凹凸，是凸部(突起部)间歇配置的间歇块。例如，第一块131a具有18个凸部，第二块131b具有12个凸部，第三块131c具有10个凸部。实施例的筒夹25的真空吸引孔251(参照图8)配置在与第一块131a、第二块131b和第三块131c的凸部对应的位置。例如，在与第一块131a的凸部P1a～P1r对应的位置，筒夹25具有作为真空吸引孔251的一部分的吸引孔H1a～H1r。筒夹25的各吸引孔的直径是例如相同的大小，且比第一块131a、第二块131b及第三块131c的各凸部的上表面小。
筒夹25由于在裸芯片D经由切割带16与第一块131a、第二块131b和第三块131c的各凸部接触的部分具有真空吸引孔251，并吸引裸芯片D，因此能够抑制裸芯片D的挠曲。并且，筒夹25在裸芯片D经由切割带16与第一块131a和第二块131b的各凸部接触的部分不必具有吸引孔，但优选在裸芯片D经由切割带16与第三块131c的各凸部接触的部分具有吸引孔。
下面使用图8、9对实施例的筒夹部的构成及拾取动作进行说明。图8是实施例的筒夹部与上推单元的主要部分的剖视图，图8的(A)是表示筒夹部下降而与裸芯片D接触的状态的图，图8的(B)是表示上推单元上推块部的状态的图，图8的(C)是表示筒夹部上升后的状态的图。图9是表示拾取动作的处理流程的流程图。
如图8所示，筒夹部22包括筒夹25和保持筒夹25的筒夹支架24。在筒夹25设置有真空吸引孔251。在筒夹支架24的中央具有真空吸引孔26，在筒夹支架24的筒夹25的上表面侧具有真空吸引槽27。真空吸引孔251与真空吸引槽27连接。如图7所示，筒夹25在俯视观察时是与裸芯片D相同的矩形状，具有与裸芯片D相同程度的大小。筒夹25由弹性体(例如硅橡胶)形成，其厚度为5mm左右。
步骤S1：控制部8以使待拾取的裸芯片D位于上推单元13正上方的方式使晶片保持台12移动，将剥离对象裸芯片定位于上推单元13和筒夹部22。
步骤S2：以使上推单元13的上表面与切割带16的背面接触的方式使上推单元13移动。此时，如图8的(A)所示，控制部8使上推块部131的第一块131a、第二块131b和第三块131c与周边部132的表面形成同一平面，并借助周边部132的吸引孔与块间的间隙进行抽真空，从而将切割带16吸附在上推单元13的上表面。
步骤S3：如图8的(A)所示，控制部8使筒夹部22一边抽真空一边下降，使其落到剥离对象的裸芯片D上，并向裸芯片D按压，利用具有真空吸引孔251的筒夹25吸附裸芯片D。
步骤S4：控制部8使作为上推单元13的主要部分的上推块部131的第一块131a、第二块131b及第三块131c上升。由此，裸芯片D保持被筒夹部22与上推块部131夹持的状态上升，但切割带16的周边部始终被上推块部131的周边部132真空吸附。
步骤S5：控制部8为了在裸芯片D周边进行切割带16的剥离而使第一块131a下降。在切割带16的粘着力(吸附力)的作用下，第一块131a的凸部与裸芯片D接触的部分在第一块131a下降时使切割带16弯曲。另一方面，利用在与第一块131a的凸部对应的部位具有吸引孔的筒夹25吸附裸芯片D的周边，能够减小裸芯片的挠曲发生，因此在裸芯片D周边进行切割带16的剥离。
步骤S6：控制部8使第二块131b下降。
步骤S7：控制部8使筒夹部22上升。由此，如图8的(C)所示，裸芯片D从切割带16剥离。不会如图6的对比例所示那样裸芯片D随着切割带16的弯曲而变形(裸芯片D拉拽变形)，因此能够减小裸芯片D发生挠曲。由此，能够抑制在与筒夹下表面之间产生间隙，抑制空气流入筒夹部22的真空吸引系统(发生泄漏)。
步骤S8：控制部8使上推块部131的第一块131a、第二块131b及第三块131c与周边部132的表面成为同一平面，停止由周边部132的吸引孔和块间的间隙进行的切割带16的吸附。控制部8以使上推块部131的上表面从切割带16的背面分离的方式使上推单元13移动。
步骤S9：控制部8判断从晶片11的拾取是否结束。在是的情况下结束，在否的情况下返回步骤S1。
控制部8重复步骤S1～S9而拾取晶片11的合格品的裸芯片。
此外，实施例的筒夹部安装于拾取头21，从裸芯片供给部1拾取裸芯片D并载置于中间载台31，但也能够作为对基板S等贴装的贴装头的筒夹使用。
接下来，使用图10对使用实施例的芯片贴装机的半导体器件的制造方法进行说明。图10是表示半导体器件的制造方法的流程图。
步骤S11：将保持着粘贴有从晶片11分割出的裸芯片D的切割带16的晶片环14保存在晶片盒(未图示)中，并将其搬入至芯片贴装机10。控制部8从填充有晶片环14的晶片盒向裸芯片供给部1供给晶片环14。另外，准备基板S，将其搬入至芯片贴装机10。控制部8利用基板供给部6将基板S载置于搬运通道52。
步骤S12：控制部8从保持于晶片环14的切割带16拾取裸芯片D。
步骤S13：控制部8将拾取的裸芯片D搭载到基板S的封装区域P上或堆叠到已贴装的裸芯片上。更具体来说，控制部8将从切割带16拾取的裸芯片D载置于中间载台31，并利用贴装头41再次从中间载台31拾取裸芯片D，将其贴装到搬运来的基板S的封装区域P。
步骤S14：控制部8利用基板搬运爪51使基板S移动至基板搬出部7，将基板S交付至基板搬出部7，并从芯片贴装机10搬出基板S。
＜变形例＞
以下例示了几个代表性变形例。在以下变形例的说明中，对与上述实施例中说明部分具有相同构造及功能的部分，能够使用与上述实施例相同的附图标记。并且，对于相关部分的说明，在技术上不矛盾的范围内，可以适当援用上述实施例的说明。另外，上述实施例的一部分及多个变形例的全部或一部分在技术上不矛盾的范围内能够适当地组合使用。
[变形例1]
变形例1是上推块部131的构造相同，而筒夹的吸引孔的位置等不同的例子。
图11是说明变形例1的筒夹的图，图11的(A)是变形例1-1的筒夹的仰视图，图11的(B)是变形例1-2的筒夹的仰视图，图11的(C)是变形例1-3的筒夹的仰视图，图11的(D)是实施例的筒夹的仰视图，图11的(E)是表示上推块部的俯视图。
(变形例1-1)
在实施例中，如图11的(D)所示，筒夹25在与第一块131a、第二块131b及第三块131c的全部凸部对应的位置具有吸引孔，但如图11的(A)所示，变形例1-1的筒夹25A在与第一块131a的全部凸部对应的位置具有吸引孔，而在与第二块131b的凸部对应的位置不具有吸引孔，在与第三块131c的部分凸部对应的位置具有吸引孔。在与第三块131c中央的两个部位的凸部对应的位置不具有吸引孔。筒夹25A的吸引孔的数量比实施例的筒夹25少，因此与实施例相比制作容易。筒夹25A由于在与第一块131a的全部凸部对应的位置具有吸引孔，因此具有与实施例相同的作用效果。
(变形例1-2)
如图11的(B)所示，变形例1-2的筒夹25B在与第一块131a的全部凸部对应的位置、在与第二块131b的全部凸部对应的位置及在与第三块131c的除了中央两个部位以外的全部凸部对应的位置具有吸引孔。另外，筒夹25B具有将与第一块131a对应的吸引孔H1a～H1r连接的吸引槽T1、将与第二块131b对应的吸引孔连接的吸引槽T2及将与第三块131c对应的吸引孔连接的吸引槽T3。筒夹25B的各吸引孔的直径比第一块131a、第二块131b及第三块131c的各凸部的上表面小且比吸引槽T1～T3的宽度大。筒夹25B的各吸引孔的直径例如为相同大小，吸引槽T1～T3各自的宽度为相同大小。
(变形例1-3)
如图11的(C)所示，变形例1-3的筒夹25C在与第一块131a四角的凸部P1a、P1f、P1j、P1o对应的位置具有吸引孔H1a、H1f、H1j、H1o，在与第二块131b的全部凸部对应的位置具有吸引孔H2a、H2b、H2c、H2d、H2e、H2f、H2g、H2h、H2i、H2j、H2k、H21，在与第三块131c的除了中央的两个部位以外的全部凸部对应的位置具有吸引孔。另外，筒夹25C具有将与第一块131a对应的吸引孔H1a、H1f、H1j、H1o连接的吸引槽T1。吸引孔H1a、H1f、H1j、H1o的直径比吸引槽T1的宽度大。筒夹25C的各吸引孔的直径例如为相同大小，且比第一块131a、第二块131b及第三块131c的各凸部的上表面小。
(变形例1-4)
图14是说明变形例1-4的筒夹的图，图14的(A)是变形例1-4的筒夹部和上推单元的主要部分的剖视图，图14的(B)是图14的(A)的要部的放大示意图。
在实施例及变形例1-1～1-3中，筒夹的各吸引孔的直径为相同大小，但在变形例1-4中如图14所示，使与第一块(最外周块)对应的位置的筒夹的吸引孔的直径比与其他块(第二块及第三块)对应的位置的吸引孔的直径大。由此，筒夹25G能够增大与裸芯片D的端部接近的部位的吸附力。
另外，如图14的(C)所示，上推块部131(第一块131a)的块尺寸构成为比裸芯片D的尺寸(裸芯片尺寸)小2×d1(例如0.5mm左右)，筒夹25G的尺寸构成为比裸芯片尺寸大2×d2(例如0.5mm左右)，使筒夹25G的吸引孔251G中的最外周的吸引孔(H1a～H1r)的一部分向第一块131a(上推块部131)的外侧偏移d3(例如0.25mm左右)而配置。
由此，筒夹25G能够使裸芯片D的更接近端部的部位的吸附力增大，因此能够进一步减小裸芯片D的变形。
在本变形例中，实施了使与最外周块对应位置的筒夹的吸引孔的直径比与其他块对应位置的吸引孔的直径大、和使筒夹最外周的吸引孔的一部分向上推块的外侧偏移双方，但也可以是其中某一方。
另外，也可以将与第二块131b及第三块131c对应位置的筒夹25G的吸引孔的一部分分别向第二块131b及第三块131c的外侧偏移配置。
对筒夹25G的吸引孔的配置与实施例的筒夹25的吸引孔的配置相同的例子进行了说明，但对于变形例1-1～1-3也适用。另外，也能够应用于后述的变形例2的筒夹及上推单元。
[变形例2]
在实施例的上推块部的上表面具有凹凸，是凸部间歇配置(具有多个凸部)的间歇块，但变形例2的上推块部的上表面是凸部连续配置(凸部是一个)的连续块。
图12是表示变形例2的上推单元的图，图12的(A)是上推单元的俯视图。图12的(B)是图12的(A)的A1-A2处的主要部分的剖视图。图13是说明变形例2的筒夹的图，图13的(A)是变形例2-1的筒夹的仰视图，图13的(B)是变形例2-2的筒夹的仰视图，图13的(C)是变形例2-3的筒夹的仰视图，图13的(D)是表示上推块部的俯视图。
变形例2的上推单元的构造及动作除了上推块部131D的上表面的形状以外其他与实施例相同。第一块131a、第二块131b和第三块131c各自的上表面不具有实施例的凹凸，而是凸部连续配置的连续块。
在利用上推单元13D向下方吸引切割带16的背面时，与第一块131Da、第二块131Db和第三块131Dc的上表面整体紧贴。
(变形例2-1)
如图13的(A)所示，变形例2-1的筒夹25D在与第一块131Da的四角对应的位置具有吸引孔H11～H14，在与第二块131Db的四角对应的位置具有吸引孔H21～H24，并且在与第三块131Dc的四角对应的位置具有吸引孔H31～H34。另外，筒夹25D具有将与第一块131Da对应的吸引孔H11～H14连接的吸引槽T1、将与第二块131Db对应的吸引孔H21～H24连接的吸引槽T2以及将与第三块131Dc对应的吸引孔H31～H34连接的吸引槽T3。筒夹25D的各吸引孔的直径比第一块131a、第二块131b及第三块131c的上表面的宽度小而比吸引槽T1～T3的宽度大。筒夹25D的各吸引孔的直径是例如相同大小，吸引槽T1～T3各自的宽度是相同大小。
(变形例2-2)
如图13的(B)所示，变形例2-2的筒夹25E相对于变形例2-1的筒夹25D还具有将吸引孔H11、H21、H31连接的吸引槽T4、将吸引孔H12、H22、H32连接的吸引槽T5、将吸引孔H13、H23、H33连接的吸引槽T6、和将吸引孔H14、H24、H34连接的吸引槽T7。吸引槽T4～T7的宽度与吸引槽T1～T3的宽度相同。
(变形例2-3)
如图13的(C)所示，变形例2-3的筒夹25F在与第一块131Da的四角对应的位置具有吸引孔H11～H14，在与第二块131Db的四角对应的位置具有吸引孔H21～H24，并且在与第三块131Dc的四角对应的位置具有吸引孔H31～H34。另外，筒夹25D具有将吸引孔H14、H11、H12、H13、H21、H22、H23、H34、H32、H33在俯视观察时以螺旋状连接的吸引槽T11。筒夹25D的各吸引孔的直径比第一块131Da、第二块131Db及第三块131Dc的上表面的宽度小而比吸引槽T11的宽度大。筒夹25D的各吸引孔的直径是例如相同大小。
以上基于实施例及变形例对本发明人完成的发明具体地进行了说明，但本发明当然不限定于上述实施例及变形例，能够进行多种变更。
例如，在实施例中，说明了上推块部由第一块至第三块这三个块构成的例子，但不限定于此，只要是多个块即可。
在实施例中，筒夹的各吸引孔与筒夹支架的真空吸引槽连接，但也可以将真空吸引槽分割开等，针对筒夹的每个吸引孔或吸引槽独立地进行真空吸引。
在实施例中，在第一块、第二块、第三块的间歇凸部(突起部)具有与圆顶主体连接的吸引孔，但也可以在第一块、第二块、第三块的间歇凸部(突起部)设置吸引孔进行吸引。
在变形例1-4中，使筒夹的与第一块(最外周块)对应位置的吸引孔的直径比与其他块(第二块及第三块)对应位置的吸引孔的直径大，但也可以进一步比第一块的块尺寸(块宽度)大。另外，在变形例中，筒夹的各吸引槽是相同宽度，但可以将吸引槽的宽度设为第一块的整个块尺寸，也可以进一步比块尺寸宽。
在实施例中对使用粘片膜的例子进行了说明，但也可以设置在基板涂布粘接剂的预成型部，而不使用粘片膜。
另外，在实施例中，对使用拾取头从裸芯片供给部拾取裸芯片并载置于中间载台，且利用贴装头将载置于中间载台的裸芯片贴装于基板的芯片贴装机进行了说明，但不限定于此，能够应用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如也能够应用于没有中间载台和拾取头而利用贴装头将裸芯片供给部的裸芯片贴装于基板的芯片贴装机。
另外，能够应用于没有中间载台和贴装头而利用拾取头从裸芯片供给部拾取的裸芯片载置于托盘等的裸芯片分选机。

Claims (19)

1.一种半导体制造装置，其特征在于，包括：
裸芯片供给部，其具有晶片环保持器，该晶片环保持器保持粘贴有裸芯片的切割带；
上推单元，其具有多个上推块；以及
筒夹部，其从所述切割带吸附裸芯片，
所述筒夹部包括：
筒夹；以及
保持所述筒夹的筒夹支架，
所述多个上推块包括：位于最外侧的外周块；位于中央的中央块；以及位于所述外周块与所述中央块之间的中间块，
所述外周块在上表面间歇地具有多个凸部，
所述筒夹由弹性体形成，在与所述上推块的接触所述切割带的部位对应的位置且与所述外周块对应的位置具有吸引孔，
所述吸引孔配置在与所述多个凸部的接触所述切割带的部位对应的各个位置。
2.根据权利要求1所述的半导体制造装置，其特征在于，
还在与所述中央块及所述中间块对应的位置具有所述吸引孔。
3.根据权利要求1所述的半导体制造装置，其特征在于，
还具有与所述吸引孔连接的吸引槽，
所述吸引孔配置在与所述外周块的四角的接触所述切割带的部位分别对应的位置。
4.根据权利要求3所述的半导体制造装置，其特征在于，
所述吸引孔的直径比所述吸引槽的宽度大。
5.根据权利要求3所述的半导体制造装置，其特征在于，
还在与所述中央块及所述中间块对应的位置具有所述吸引孔。
6.根据权利要求1所述的半导体制造装置，其特征在于，
还在与所述中央块及所述中间块对应的位置具有所述吸引孔。
7.根据权利要求1所述的半导体制造装置，其特征在于，
还具有与所述吸引孔连接的吸引槽。
8.根据权利要求7所述的半导体制造装置，其特征在于，
所述吸引孔的直径比所述吸引槽的宽度大。
9.根据权利要求7所述的半导体制造装置，其特征在于，
还在与所述中央块及所述中间块对应的位置具有所述吸引孔。
10.根据权利要求1至9中任一项所述的半导体制造装置，其特征在于，
还具有安装有所述筒夹的拾取头。
11.根据权利要求10所述的半导体制造装置，其特征在于，还包括：
中间载台，其载置供所述拾取头拾取的裸芯片；以及
贴装头，其将载置于所述中间载台的裸芯片贴装到基板或已贴装的裸芯片上。
12.根据权利要求1至9中任一项所述的半导体制造装置，其特征在于，
所述裸芯片还在所述裸芯片与所述切割带之间具备粘片膜。
13.一种半导体器件的制造方法，其特征在于，包括：
准备半导体制造装置的工序，该半导体制造装置包括：具有多个上推块的上推单元；以及从切割带吸附裸芯片的筒夹部，所述筒夹部包括筒夹和保持所述筒夹的筒夹支架，所述筒夹由弹性体形成，在与所述上推块的接触所述切割带的部位对应的位置具有吸引孔或与吸引孔连接的吸引槽；
准备保持具有裸芯片的切割带的晶片环的工序；以及
拾取工序，利用所述筒夹部拾取所述裸芯片，
所述多个上推块包括：位于最外侧的外周块；位于中央的中央块；以及位于所述外周块与所述中央块之间的中间块，
所述外周块在上表面间歇地具有多个凸部，
所述筒夹在与所述外周块对应的位置具有吸引孔，
所述吸引孔配置在与所述多个凸部的接触所述切割带的部位对应的各个位置。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，还包括：
准备基板的工序；以及
贴装工序，将所述裸芯片贴装到所述基板或已贴装的裸芯片上。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于，
所述拾取工序还包括将所述拾取的裸芯片载置到中间载台上的工序，
所述贴装工序还包括从所述中间载台拾取所述裸芯片的工序。
16.一种筒夹，其与具有多个上推块的上推单元协同动作，从粘贴有裸芯片的切割带吸附所述裸芯片，所述多个上推块由位于最外侧的外周块、位于中央的中央块、以及位于所述外周块与所述中央块之间的中间块构成，所述外周块在上表面间歇地具有多个凸部，
该筒夹的特征在于，
所述筒夹由弹性体形成，在与所述上推块的接触所述切割带的部位对应的位置且与所述多个上推块中的最外周块对应的位置具有吸引孔，
所述吸引孔配置在与所述多个凸部的接触所述切割带的部位对应的各个位置。
17.根据权利要求16所述的筒夹，其特征在于，
还具有与所述吸引孔连接的吸引槽，
所述吸引孔配置在与所述最外周块的四角的接触所述切割带的部位分别对应的位置。
18.根据权利要求17所述的筒夹，其特征在于，
所述吸引孔的直径比所述吸引槽的宽度大。
19.根据权利要求16所述的筒夹，其特征在于，
还在与所述多个上推块中的位于中央的中央块及位于所述最外周块和所述中央块之间的中间块对应的位置具有所述吸引孔。
CN201811085188.9A 2017-09-19 2018-09-17 半导体制造装置、半导体器件的制造方法及筒夹 Active CN109524313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017178987A JP6967411B2 (ja) 2017-09-19 2017-09-19 半導体製造装置、半導体装置の製造方法およびコレット
JP2017-178987 2017-09-19

Publications (2)

Publication Number Publication Date
CN109524313A CN109524313A (zh) 2019-03-26
CN109524313B true CN109524313B (zh) 2022-12-30

Family

ID=65771255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811085188.9A Active CN109524313B (zh) 2017-09-19 2018-09-17 半导体制造装置、半导体器件的制造方法及筒夹

Country Status (4)

Country Link
JP (1) JP6967411B2 (zh)
KR (1) KR102101760B1 (zh)
CN (1) CN109524313B (zh)
TW (1) TWI705524B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
JP7343402B2 (ja) * 2020-01-08 2023-09-12 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法およびエキスパンド装置
JP7412219B2 (ja) * 2020-02-25 2024-01-12 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および剥離装置
TWI810522B (zh) * 2020-03-23 2023-08-01 日商捷進科技有限公司 晶片接合裝置、剝離治具及半導體裝置的製造方法
KR102405424B1 (ko) * 2020-06-25 2022-06-07 한화정밀기계 주식회사 웨이퍼 스테이지 장치
KR20220011003A (ko) * 2020-07-20 2022-01-27 한화정밀기계 주식회사 다이 박리 장치 및 이를 이용한 다이 박리 방법
WO2022123645A1 (ja) * 2020-12-08 2022-06-16 株式会社新川 半導体ダイのピックアップ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274202A (ja) * 1998-03-24 1999-10-08 Fuji Xerox Co Ltd バンプ形成装置およびバンプ形成に使用されるチップトレイ
JP2010129588A (ja) * 2008-11-25 2010-06-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2012169399A (ja) * 2011-02-14 2012-09-06 Fuji Mach Mfg Co Ltd ダイピックアップ装置
JP2012248778A (ja) * 2011-05-31 2012-12-13 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
JP2013214683A (ja) * 2012-04-04 2013-10-17 Mitsubishi Electric Corp 半導体チップのピックアップ装置
JP2014179561A (ja) * 2013-03-15 2014-09-25 Hitachi High-Tech Instruments Co Ltd ボンディングヘッドとそれを備えたダイボンダ
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848606B2 (ja) * 2002-08-26 2006-11-22 日東電工株式会社 コレットおよびそれを用いてチップ部品をピックアップする方法
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2005029574A1 (ja) * 2003-09-18 2006-11-30 キヤノンマシナリー株式会社 コレット、ダイボンダおよびチップのピックアップ方法
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP4945339B2 (ja) * 2007-06-22 2012-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN102361016A (zh) * 2007-10-09 2012-02-22 日立化成工业株式会社 半导体用粘接膜、以及半导体芯片、半导体装置的制造方法
JP4397429B1 (ja) * 2009-03-05 2010-01-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2013065628A (ja) 2011-09-15 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP2013165230A (ja) * 2012-02-13 2013-08-22 Elpida Memory Inc 吸着コレット及び半導体装置の製造方法
JP5647308B2 (ja) 2013-08-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2015076410A (ja) 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ボンディング方法及びダイボンダ
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6573813B2 (ja) * 2015-09-30 2019-09-11 ファスフォードテクノロジ株式会社 ダイボンダおよび半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274202A (ja) * 1998-03-24 1999-10-08 Fuji Xerox Co Ltd バンプ形成装置およびバンプ形成に使用されるチップトレイ
JP2010129588A (ja) * 2008-11-25 2010-06-10 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2012169399A (ja) * 2011-02-14 2012-09-06 Fuji Mach Mfg Co Ltd ダイピックアップ装置
JP2012248778A (ja) * 2011-05-31 2012-12-13 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
JP2013214683A (ja) * 2012-04-04 2013-10-17 Mitsubishi Electric Corp 半導体チップのピックアップ装置
JP2014179561A (ja) * 2013-03-15 2014-09-25 Hitachi High-Tech Instruments Co Ltd ボンディングヘッドとそれを備えたダイボンダ
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法

Also Published As

Publication number Publication date
JP6967411B2 (ja) 2021-11-17
KR102101760B1 (ko) 2020-04-20
TW201923963A (zh) 2019-06-16
KR20190032180A (ko) 2019-03-27
CN109524313A (zh) 2019-03-26
TWI705524B (zh) 2020-09-21
JP2019054209A (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
US7223319B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US6709543B2 (en) Semiconductor chip pickup device and pickup method
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US6352073B1 (en) Semiconductor manufacturing equipment
KR101528852B1 (ko) 콜릿 클리닝 방법 및 그것을 사용한 다이 본더
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
CN107180772B (zh) 芯片贴装装置以及半导体器件的制造方法
TW200426954A (en) Manufacturing method of semiconductor device
CN101901742A (zh) 用于薄晶粒分离和拾取的设备
CN110943008B (zh) 半导体制造装置、顶推夹具及半导体器件的制造方法
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
EP1489655B1 (en) Pick and place assembly for transporting a film
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
KR102490394B1 (ko) 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN112530834B (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
US7498202B2 (en) Method for die attaching
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JP2008153487A (ja) 半導体装置の製造装置と製造方法
JP2001085451A (ja) 半導体装置の組立装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant