[go: up one dir, main page]

CN109509731A - 半导体的锡银接合结构及其制造方法 - Google Patents

半导体的锡银接合结构及其制造方法 Download PDF

Info

Publication number
CN109509731A
CN109509731A CN201710827840.9A CN201710827840A CN109509731A CN 109509731 A CN109509731 A CN 109509731A CN 201710827840 A CN201710827840 A CN 201710827840A CN 109509731 A CN109509731 A CN 109509731A
Authority
CN
China
Prior art keywords
tin
silver
semiconductor
plating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710827840.9A
Other languages
English (en)
Inventor
卢威华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Pingtung University of Science and Technology
Original Assignee
National Pingtung University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Pingtung University of Science and Technology filed Critical National Pingtung University of Science and Technology
Priority to CN201710827840.9A priority Critical patent/CN109509731A/zh
Publication of CN109509731A publication Critical patent/CN109509731A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27426—Chemical solution deposition [CSD], i.e. using a liquid precursor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29639—Silver [Ag] as principal constituent

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

本发明揭露一种半导体的锡银接合结构及其制造方法，该半导体的锡银接合结构具有导接铜层、锡镀层及银镀层，该导接铜层与含锡镀液接触以进行第一化学镀反应，使该锡镀层直接形成于该导接铜层表面，该锡镀层与含银镀液接触以进行第二化学镀反应，使该银镀层直接形成于该锡镀层表面，其中该银镀层用以抑制该锡镀层表面形成锡须。

Description

半导体的锡银接合结构及其制造方法
技术领域
本发明关于一种半导体的锡银接合结构及其制造方法，特别是一种可抑制锡须形成及简化制造过程的半导体的锡银接合结构及其制造方法。
背景技术
中国台湾发明专利I457463揭露一种金属导电粒子，其制造过程简述如下：首先提供多个铜粒子，将所述铜粒子与含银酸性溶液混合以进行银铜反应，使银包覆层形成于所述铜粒子表面，该银包覆层具有多个银岛，所述银岛之间具有显露该铜粒子表面的空间，最后将具有该银包覆层的所述铜粒子与含锡酸性溶液混合以进行锡铜置换反应，使锡包覆层形成于该银包覆层上，且填充于相邻银岛之间的空间。
为了进行锡铜置换反应以形成该锡包覆层，中国台湾发明专利I457463必须控制银铜反应，使该银包覆层形成所述银岛以显露所述铜粒子表面，然而银铜反应不易控制，当该银包覆层完全覆盖该铜粒子表面时，该含锡酸性溶液无法接触该铜粒子表面以进行锡铜置换反应，导致所述金属导电粒子的良率不佳。
发明内容
本发明的主要目的在于提供一种半导体的锡银接合结构及其制造方法，借由直接形成于锡镀层表面的银镀层抑制该锡镀层表面形成锡须，相比于中国台湾发明专利I457463，本发明简化制造过程即可形成用以抑制锡须的该银镀层。
本发明揭露一种半导体的锡银接合结构，其包含导接铜层、锡镀层及银镀层，该导接铜层具有第一显露面，该锡镀层直接形成于该导接铜层的该第一显露面，含锡镀液与该导接铜层进行第一化学镀反应以形成该锡镀层，该锡镀层具有第二显露面，该银镀层直接形成于该锡镀层的该第二显露面，含银镀液与该锡镀层进行第二化学镀反应以形成该银镀层，该银镀层用以抑制该锡镀层的该第二显露面形成锡须。
前述的半导体的锡银接合结构，其中该锡镀层的厚度介于0.1至10μm之间。
前述的半导体的锡银接合结构，其中该银镀层的厚度不大于2μm。
前述的半导体的锡银接合结构，其中该银镀层的厚度介于0.01至1μm之间。
此外，本发明揭露一种半导体的锡银接合结构的制造方法，其包含提供导接铜层，该导接铜层具有第一显露面；进行第一化学镀反应，该导接铜层的该第一显露面接触含锡镀液，该含锡镀液与该导接铜层进行该第一化学镀反应，以在该导接铜层的该第一显露面直接形成锡镀层，该锡镀层具有第二显露面；以及进行第二化学镀反应，该锡镀层的该第二显露面接触含银镀液，该含银镀液与该锡镀层进行该第二化学镀反应，以在该锡镀层的该第二显露面直接形成银镀层，该银镀层用以抑制该锡镀层的该第二显露面形成锡须。
前述的半导体的锡银接合结构的制造方法，其中该含银镀液中的银含量介于0.001至2wt％之间。
前述的半导体的锡银接合结构的制造方法，其中该锡镀层的厚度介于0.1至10μm之间。
前述的半导体的锡银接合结构的制造方法，其中该银镀层的厚度不大于2μm。
前述的半导体的锡银接合结构的制造方法，其中该银镀层的厚度介于0.01至1μm之间。
前述的半导体的锡银接合结构的制造方法，其中在该第一化学镀反应前另包含活化步骤，以移除该第一显露面的表面氧化物。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体的锡银接合结构及其制造方法可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
本发明的该银镀层是以该第二化学镀反应直接形成于该锡镀层的该第二显露面，因此可有效抑制该锡镀层的该第二显露面形成锡须，且相比于中国台湾发明专利I457463，本发明可简化制造过程参数的控制，因此具有简化制造过程的功效。
此外，当本发明的该半导体的锡银接合结构与另一半导体结构经由回焊彼此接合时，该银镀层中的银原子会扩散至该锡镀层及另一半导体的焊锡中，因此相比于中国台湾发明专利I457463的银岛，本发明的该银镀层具有同时抑制该锡镀层及另一半导体结构的焊锡形成锡须的功效。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1：依据本发明的一实施例，一种半导体的锡银接合结构的制造方法流程图。
图2a及图2b：依据本发明的一实施例，该半导体的锡银接合结构的制造方法示意图。
图3a及图3b：依据本发明的一实施例，该半导体的锡银接合结构的制造方法示意图。
图4a及图4b：依据本发明的一实施例，该半导体的锡银接合结构的制造方法示意图。
图5a至图5c：依据本发明的一实施例，该半导体的锡银接合结构的扫描式电子显微镜(SEM)影像、扫描式电子显微镜附加能量分散光谱仪(SEM/EDS)元素分析图谱及元素分析表。
图6a至图6c：依据本发明的一实施例，该半导体的锡银接合结构的扫描式电子显微镜(SEM)影像、扫描式电子显微镜附加能量分散光谱仪(SEM/EDS)元素分析图谱及元素分析表。
图7a至图7c：依据本发明的一实施例，该半导体的锡银接合结构的扫描式电子显微镜(SEM)影像、扫描式电子显微镜附加能量分散光谱仪(SEM/EDS)元素分析图谱及元素分析表。
【主要元件符号说明】
10：半导体的锡银接合结构的制造方法 11：提供导接铜层
12：进行活化步骤 13：进行第一化学镀反应
14：进行第二化学镀反应 100：半导体的锡银接合结构
110：导接铜层 111：第一显露面
120：锡镀层 121：第二显露面
130：银镀层 200：载板
具体实施方式
请参阅图1，其为本发明的一实施例，一种半导体的锡银接合结构的制造方法10包含「提供导接铜层」11、「进行活化步骤」12、「进行第一化学镀反应」13及「进行第二化学镀反应」14。
请参阅图1、图2a及图2b，首先提供导接铜层110，该导接铜层110具有第一显露面111，请参阅图2a，该导接铜层110形成于载板200，该导接铜层110可为铜线路或其他半导体导接元件(例如铜凸块或铜柱)，但本发明并不以此为限制，如图2b所示，该导接铜层110可为铜粒子。
请参阅图1，接着进行活化步骤，以该导接铜层110接触酸性溶液，该酸性溶液用以微蚀刻(酸洗)该导接铜层110的该第一显露面111，以移除该第一显露面111的表面氧化物，该活化步骤完成后移除该酸性溶液，并以去离子水清洗该导接铜层110，较佳地，该酸性溶液为硫酸铜(CuSO4)，该活化步骤在摄氏30至60度之间进行。
请参阅图1、图3a及图3b，在该活化步骤后进行第一化学镀反应，以该导接铜层110的该第一显露面111接触含锡镀液(图未绘出)，使该含锡镀液与该导接铜层110进行该第一化学镀反应(锡铜置换反应)，以在该导接铜层110的该第一显露面111直接形成锡镀层120，该锡镀层120具有第二显露面121，该第一化学镀反应完成后移除该含锡镀液，并以去离子水清洗该锡镀层120，较佳地，该含锡镀液为硫酸亚锡(SnSO4)，该第一化学镀反应在摄氏40至90度之间进行，所形成的该锡镀层120厚度介于0.1至10μm之间。
请参阅图1、图4a及图4b，在该第一化学镀反应后进行第二化学镀反应，以该锡镀层120的该第二显露面121接触含银镀液(图未绘出)，较佳地，该含银镀液中的银离子浓度介于0.001至2wt％之间，该含银镀液与该锡镀层120进行该第二化学镀反应，以在该锡镀层120的该第二显露面121直接形成银镀层130，其中该银镀层130中的部分银原子会扩散至该锡镀层120，因此该银镀层130可抑制该锡镀层120的该第二显露面121形成锡须，以避免发生线路短路，最后在该第二化学镀反应完成后移除该含银镀液，并使用去离子水清洗该银镀层130，以取得该半导体的锡银接合结构100，较佳地，该含银镀液为硝酸银(AgNO3)，该第二化学镀反应在摄氏40至80度之间进行，所形成的该银镀层130厚度不大于2μm，更佳地，该银镀层130的厚度介于0.01至1μm之间。
当该半导体的锡银接合结构100与另一半导体结构接合时，该银镀层130中的银原子在回焊过程中会扩散至该锡镀层120及另一半导体结构的焊锡内，因此该银镀层130可同时抑制该半导体的锡银接合结构100的该锡镀层120及另一半导体结构的焊锡生成锡须。
请参阅图5a至图7c，其为使用不同含银镀液(0.001wt％、0.1wt％及2wt％)的试验结果，图5a、图6a及图7a为该半导体的锡银接合结构100的扫描式电子显微镜(SEM)影像，图5b、图6b及图7b为该半导体的锡银接合结构100的扫描式电子显微镜附加能量分散光谱仪(SEM/EDS)元素分析图谱，cps/eV为每秒计数/电子伏特，KeV为千电子伏特，Cu为铜原子，Ag为银原子，Sn为锡原子，图5c、图6c及图7c为该半导体的锡银接合结构100的元素分析表，wt％为重量百分比，atomic％为原子百分比。
请参阅图5a至图5c，根据试验结果可知，使用0.001wt％银离子浓度的含银镀液进行该第二化学镀反应，确实可在该锡镀层120的该第二显露面121上形成该银镀层130，相同地，当分别使用0.1wt％及2wt％银离子浓度的含银镀液进行该第二化学镀反应后(图6a至图6c及图7a至图7c)，亦可在该锡镀层120上形成该银镀层130。
该第二化学镀反应的反应参数(该含银镀液浓度、反应时间或反应温度)会影响该银镀层130厚度，当该含银镀液浓度较低、反应时间较短或反应温度较低时，所形成的该银镀层130厚度较薄，然而该银镀层130厚度不会影响其抑制锡须发生的功效，不同厚度的该银镀层130皆具有抑制锡须的功效，因此本发明无须精准控制该第二化学镀反应的反应参数，即可形成该银镀层130用以抑制锡须，具有简化制造过程的功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种半导体的锡银接合结构，其特征在于其包含：
导接铜层，具有第一显露面；
锡镀层，直接形成于该导接铜层的该第一显露面，含锡镀液与该导接铜层进行第一化学镀反应以形成该锡镀层，该锡镀层具有第二显露面；以及
银镀层，直接形成于该锡镀层的该第二显露面，含银镀液与该锡镀层进行第二化学镀反应以形成该银镀层，该银镀层用以抑制该锡镀层的该第二显露面形成锡须。
2.根据权利要求1所述的半导体的锡银接合结构，其特征在于：其中该锡镀层的厚度介于0.1至10μm之间。
3.根据权利要求1所述的半导体的锡银接合结构，其特征在于：其中该银镀层的厚度不大于2μm。
4.根据权利要求1所述的半导体的锡银接合结构，其特征在于：其中该银镀层的厚度介于0.01至1μm之间。
5.一种半导体的锡银接合结构的制造方法，其特征在于其包含：
提供导接铜层，该导接铜层具有第一显露面；
进行第一化学镀反应，该导接铜层的该第一显露面接触含锡镀液，该含锡镀液与该导接铜层进行该第一化学镀反应，以在该导接铜层的该第一显露面直接形成锡镀层，该锡镀层具有第二显露面；以及
进行第二化学镀反应，该锡镀层的该第二显露面接触含银镀液，该含银镀液与该锡镀层进行该第二化学镀反应，以在该锡镀层的该第二显露面直接形成银镀层，该银镀层用以抑制该锡镀层的该第二显露面形成锡须。
6.根据权利要求5所述的半导体的锡银接合结构的制造方法，其特征在于：其中该含银镀液中的银含量介于0.001至2wt％之间。
7.根据权利要求5所述的半导体的锡银接合结构的制造方法，其特征在于：其中该锡镀层的厚度介于0.1至10μm之间。
8.根据权利要求5所述的半导体的锡银接合结构的制造方法，其特征在于：其中该银镀层的厚度不大于2μm。
9.根据权利要求5所述的半导体的锡银接合结构的制造方法，其特征在于：其中该银镀层的厚度介于0.01至1μm之间。
10.根据权利要求5所述的半导体的锡银接合结构的制造方法，其特征在于：其中在该第一化学镀反应前另包含活化步骤，以移除该第一显露面的表面氧化物。
CN201710827840.9A 2017-09-14 2017-09-14 半导体的锡银接合结构及其制造方法 Pending CN109509731A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710827840.9A CN109509731A (zh) 2017-09-14 2017-09-14 半导体的锡银接合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710827840.9A CN109509731A (zh) 2017-09-14 2017-09-14 半导体的锡银接合结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109509731A true CN109509731A (zh) 2019-03-22

Family

ID=65744464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710827840.9A Pending CN109509731A (zh) 2017-09-14 2017-09-14 半导体的锡银接合结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109509731A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002317295A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The リフロー処理Ｓｎ合金めっき材料、それを用いた嵌合型接続端子
US20020185716A1 (en) * 2001-05-11 2002-12-12 Abys Joseph Anthony Metal article coated with multilayer finish inhibiting whisker growth
CN1649038A (zh) * 2004-01-30 2005-08-03 日立电线株式会社 扁平电缆用导体及其制造方法以及扁平电缆
CN1848305A (zh) * 2005-04-06 2006-10-18 株式会社三铃 电子部件用导线以及由该导线构成的扁平电缆
CN101283119A (zh) * 2005-10-03 2008-10-08 上村工业株式会社 用于抑制晶须的表面处理方法
CN101534603A (zh) * 2008-03-13 2009-09-16 日立电线株式会社 挠性基板用导体及其制造方法以及挠性基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002317295A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The リフロー処理Ｓｎ合金めっき材料、それを用いた嵌合型接続端子
US20020185716A1 (en) * 2001-05-11 2002-12-12 Abys Joseph Anthony Metal article coated with multilayer finish inhibiting whisker growth
CN1649038A (zh) * 2004-01-30 2005-08-03 日立电线株式会社 扁平电缆用导体及其制造方法以及扁平电缆
CN1848305A (zh) * 2005-04-06 2006-10-18 株式会社三铃 电子部件用导线以及由该导线构成的扁平电缆
CN101283119A (zh) * 2005-10-03 2008-10-08 上村工业株式会社 用于抑制晶须的表面处理方法
CN101534603A (zh) * 2008-03-13 2009-09-16 日立电线株式会社 挠性基板用导体及其制造方法以及挠性基板

Similar Documents

Publication Publication Date Title
US5755859A (en) Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
JP5568811B2 (ja) 基板中間体、基板及び貫通ビア電極形成方法
US20020197404A1 (en) Method of activating non-conductive substrate for use in electroless deposition
DE112018000876T5 (de) Halbleiterelement und verfahren zur herstellung desselben
CN101203627B (zh) 形成有以锡作为主成分的被膜的构件、被膜形成方法以及锡焊处理方法
US2814589A (en) Method of plating silicon
CN113020587A (zh) 银包铜粉的制备方法
KR20160132775A (ko) 도금 처리 방법 및 기억 매체
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
US20140076618A1 (en) Method of forming gold thin film and printed circuit board
CN113005437B (zh) 一种用于印制线路板的化学沉金液
TWI582870B (zh) 製造經塗佈的銅柱
KR102116055B1 (ko) 무전해 니켈 스트라이크 도금액
CN109563624A (zh) 无电解镀钯金工艺
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
CN109509731A (zh) 半导体的锡银接合结构及其制造方法
EP3334853A1 (en) Electroless silver plating bath and method of using the same
CN108866548A (zh) 一种金属镀层及其制备方法和应用
JP2007184115A (ja) 導電性微粒子の製造方法
CN108754466B (zh) 一种铜基表面的防鼠咬沉锡液、其化学沉锡方法及其防鼠咬铜基板
CN114807918A (zh) 金属置换处理液、铝或铝合金的表面处理方法
JP2006291323A (ja) Ｓｎ−Ａｇ−Ｃｕ三元合金薄膜を形成する方法
TWI544109B (zh) 利用浸鍍的金剛石附著方法及利用於此的金剛石附著裝置
TWI648151B (zh) 半導體之錫銀接合結構及其製造方法
JPS6277481A (ja) スズホイスカ−の成長防止方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190322

WD01 Invention patent application deemed withdrawn after publication