[go: up one dir, main page]

CN1093715C - Tv同屏幕图形的多层子画面图形显示装置 - Google Patents

Tv同屏幕图形的多层子画面图形显示装置 Download PDF

Info

Publication number
CN1093715C
CN1093715C CN97101294A CN97101294A CN1093715C CN 1093715 C CN1093715 C CN 1093715C CN 97101294 A CN97101294 A CN 97101294A CN 97101294 A CN97101294 A CN 97101294A CN 1093715 C CN1093715 C CN 1093715C
Authority
CN
China
Prior art keywords
data
memory
sub
picture
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97101294A
Other languages
English (en)
Other versions
CN1167402A (zh
Inventor
柳京杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1167402A publication Critical patent/CN1167402A/zh
Application granted granted Critical
Publication of CN1093715C publication Critical patent/CN1093715C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本发明提供一种能显示多层子画面图形的TV同屏幕图形装置，可在同屏幕显示图形的图像设备中显示子画面图形，包括：产生扫描地址数据的控制器；输出所存储的扫描地址数据并产生表示扫描地址数据的窗口脉冲的窗口脉冲发生器；产生读出地址数据的地址发生器；存储子画面图形数据并输出所存储的数据的子画面存储器；选择输出所述帧存储器和子画面存储器输出的数据之一的数据选择输出器。

Description

TV同屏幕图形的多层子 画面图形显示装置
本发明涉及TV同屏幕图形的多层子画面图形显示装置，具体讲是涉及一种能以多层的方式显示子画面图形的装置。
迄今为止，一般家庭普及的电视机充分地提供了消费者所要求的基本功能，预计今后在TV制造商之间会出现支持用户接口的激烈竞争的局面。至今，TV中出现同屏幕显示以来仍处于停滞不前的现状。但是，最近受计算机图形处理的影响，力图在TV画面上实现使用图形运用自如的同屏幕图形显示。
在用TV同屏幕图形来自由地使用动画制作技术中，子画面分别存储物体和背景场面，当把图像显示在监视器上时，被物体遮盖的背景部分不显示在画面上。
原来，用高速CPU以软件形式分配子画面缓冲寄存器，通过把它与对应存储在帧缓冲寄存器内的背景画面的数据进行比较，来显示子画面图形。
但是，即使使用高速CPU，因为用软件方式来分配缓冲寄存器，所以若速度较慢，顺利地显示子画面时，就会有一定限制。而且，由于原来只分配一个子画面缓冲寄存器，所以只能单一层次显示子画面图形。因此，在想要显示多个子画面图形的情况下，在子画面图形的重叠部分就必须使用数据块复制等的其它方法，所以十分麻烦。
本发明的目的是为解决上述的问题而提供一种用硬件来显示子画面图形从而能快速显示物体动作的装置。
本发明的其它目的是提供一种能多层显示子画面图形的装置。
为实现上述的目的，在用于显示可用屏幕图形显示的图像设备中的子画面图形的装置中，包括：产生扫描地址数据的存储器控制器；根据所述存储器控制器产生的扫描地址数据输出所存储的图像数据的帧存储器；接收所述存储器控制器产生的扫描地址数据并产生表示输入到收到的扫描地址中的由来自外部的数据决定的窗口区域扫描地址数据的窗口脉冲的窗口脉冲发生器；根据来自所述窗口脉冲发生器的窗口脉冲产生读出地址数据的地址发生器；存储子画面图形数据并根据来自所述地址发生器的读出地址数据输出所存储的数据的子画面存储器；当所述子画面存储器存储多个子画面图形的数据时，产生对应于所述地址发生器输出的多个读出地址数据的已设定的优先顺序信息的优先顺序编码器；根据所述优先顺序编码器的优先顺序信息，把所述地址发生器输出的读出地址数据之中的一个提供给所述子画面存储器的第1多路转换器；把微处理器供给的写入地址送至子画面存储器的第2多路转换器；以及根据是否存在所述子画面存储器的输出数据来选择输出由所述帧存储器和子画面存储器输出的数据中的一个的数据选择输出器。
附图简要说明
图1是按照本发明的优选实施例的子画面图形显示装置的构成图。
图2是表示在画面上显示几个子画面窗口的示例图。
图3是表示对图2的画面的子画面存储器的存储数据和地址的图。
图4A～4E是对图2画面的图1各部分的动作时序图。
以下根据附图详细说明本发明的优选实施例。
图1表示显示多层子画面图形的按照本发明的子画面图形显示装置。
图1中，存储器控制器10输入来自CRT控制器(未示出)和MPU的信号，存储器控制器10用所输入的信号产生用来把数据写入帧存储器12并从其中读出的控制信号ctrl以及扫描地址Scan addr，并供给帧存储器12。帧存储器12根据存储器控制器10供给的控制信号和地址，通过第1缓冲寄存器14存储所输入的数据，同时把所存储的数据输出到第1缓冲寄存器14。另一方面，还把存储器控制器10产生的扫描地址供给窗口脉冲发生器16。
窗口脉冲发生器16比较输入的扫描地址和外部供给的窗口区域的地址(window range)并产生窗口脉冲，然后把窗口脉冲输出到地址发生器18和优先顺序编码器20。地址发生器18产生对应于输入的窗口脉冲的子画面存储器26的地址并输入到第1多路转换器22的信号输入端。在有多个输入窗口脉冲的情况下优先顺序编码器20就根据已设定的优先顺序信息产生其二者之间的优先顺序值，并送到第1多路转换器22的选择端Se1。第1多路转换器22根据输入到选择端Se1的值选择所输入的地址中的一个，并输出到第2多路转换器24。第2多路转换器24把由MPU(未示出)供给的写入地址MPU addr送到子画面存储器26，而把地址发生器18产生的地址供给子画面存储器26的读出地址。
由帧存储器12和子画面存储器26输出的数据分别经过第1和第2缓冲寄存器14、28被分别输出到数据选择输出器30的多路转换器MUX34的信号输入端1和0。经第2缓冲寄存器28构成输出数据的2进制值被输入到数据选择输出器30的“或非”门NOR32，“或非”门32对输入值进行负逻辑和运算，并把运算结果送到多路转换器34的选择端Se1。多路转换器34根据输入到选择端Se1的值选择输出输入数据中的一个。
图2表示把几个子画面窗口显示在画面上的示例。通过该显示图2画面的例子来详述图1的动作。
在图1中，第1缓冲寄存器14输入经数据总线传输的以帧为单位的一般图形数据，第2缓冲寄存器28输入子画面图形数据。当存储器控制器10从MPU(未图示)输入要求变更帧数据的信号时，产生使帧存储器12处于能写入状态的控制信号Ctrl和扫描地址，并供给帧存储器12。帧存储器12根据由存储器控制器10供给的控制信号和扫描地址写入经第1缓冲寄存器14输入的数据。当由MPU输入写入地址MPU addr时，第2多路转换器24就把输入的MPU地址供给子画面存储器26。这时，子画面存储器26写入对应于由第2缓冲存器28输出的1帧的子画面图形数据。图3表示了为图2的画面而存储在子画面存储器26中的子画面图形数据。
另一方面，如果由CRT控制器(未图示)输入画面恢复信号，存储器控制器10就产生用来扫描存储于帧存储器12内的数据的控制信号和扫描地址。帧存储器12把由存储器控制器10供给的扫描地址指定的数据输出到第1缓冲寄存器14，经第1缓冲寄存器14输出一般图形数据被输入到为数据选择输出器30的多路转换器34的输入端1。
另一方面，为了读出帧存储器12内存储的数据，还把由存储器控制器10产生的扫描地址输入到窗口脉冲发生器16。窗口脉冲发生器16比较输入的扫描地址和由外部供给的窗口区域地址(Window range)，当对应于输入扫描地址的图像的像素属于子画面窗口区域时，产生窗口脉冲。图4B至图4D分别表示了对应于图2的第1，第2和第n子画面窗口的窗口脉冲。
窗口脉冲被输入到地址发生器18和优先顺序编码器20，地址发生器18产生约为输入窗口脉冲个数的对应于各窗口脉冲的子画面存储器26的读出地址。当输入第1窗口脉冲时，如图3所示，地址发生器18产生第1子画面窗口的开始地址“0”，地址发生器18把窗口脉冲与高电平之间的像素时钟(Pixel clock)合起来增加地址。由地址发生器18产生的地址经第1和第2多路转换器22，24被送到子画面存储器26，子画面存储器26读出输入的地址指定的数据“X”，并把读出的数据输出到第2缓冲寄存器28。
窗口脉冲发生器16在相当于第2窗口区域的位置上产生图4C所示的窗口脉冲，当产生了第2窗口脉冲时，第1窗口脉冲也处于高电平状态。这表示相应的像素同时属于第1子画面窗口和第2子画面窗口。在这里，如果对应地址发生器18产生的各窗口的地址指定存储在子画面存储器26中的不同子画面图形数据的话，输出指定数据时有可能发生相互冲突。为了防止这种数据冲突，把对应于由地址发生器18产生的第1和第2子画面窗口的地址全都输入到优先顺序编码器20中。在此，优先顺序编码器20根据已设定的优先顺序信息产生表示优先顺序处于第2子画面窗口的优先顺序值，并把该值送到第1多路转换器22的选择端Sel。第1多路转换器22选择输出所输入的地址中的第2子画面窗口的开始地址“4”。这时，子画面存储器26根据输入的地址输出数据“0”。
数据选择输出器30的“或非”门32对经第2缓冲寄存器28输入的子画面存储器26的输出数据的2进制值进行负逻辑和运算。当输入值之中至少一个为“1”时，即存在子画面图形数据时，“或非”门32输出二进制值“0”。在“或非”门32的输出值为“0”的情况下，表示该像素处于显示子画面图形数据的位置。因此，当二进值“0”被输入到选择端Se1时，多路转换器34选择输入到输入端0的子画面图形数据，并输出为该像素数据(Pixel data)。另一方面，当图像的任意像素不属于窗口区域的情况下，由于不存在子画面图形数据，所以这时“或非”门32产生二进制值“1”。当把“或非”门32的输出值“1”供给选择端Se1时，多路转换器34选择输出输入到输入端1的一般图形数据。
通常，子画面窗口内有不存在子画面图形数据的部分，在虽然是处于窗口区域的像素但又不存在子画面图形数据的情况下，数据选择输出器30的多路转换器34选择输出输入到输入端1的一般图形数据。这样，数据选择输出器30对窗口内不存在子画面图形数据的部分进行透明处理。
在第n子画面窗口的情况下，因为不与其它窗口重叠，不管优先顺序如何，在产生窗口脉冲期间都输出存储在子画面存储器26内的数据“△”。
如上所述，本发明提供了能显示多层子画面图形的装置，使用该装置能够使动画制作运用自如。

Claims (3)

1、一种可实现在图像设备的屏幕上显示多层子画面图形的装置，其特征在于包括：
产生扫描地址数据的存储器控制器；
根据所述存储器控制器产生的扫描地址数据输出所存储的图像数据的帧存储器；
接收所述存储器控制器产生的扫描地址数据并产生表示输入到收到的扫描地址中的由来自外部的数据决定的窗口区域扫描地址数据的窗口脉冲的窗口脉冲发生器；
根据来自所述窗口脉冲发生器的窗口脉冲产生读出地址数据的地址发生器；
存储子画面图形数据并根据来自所述地址发生器的读出地址数据输出所存储的数据的子画面存储器；
当所述子画面存储器存储多个子画面图形的数据时，产生对应于所述地址发生器输出的多个读出地址数据的已设定的优先顺序信息的优先顺序编码器；
根据所述优先顺序编码器的优先顺序信息，把所述地址发生器输出的读出地址数据之中的一个提供给所述子画面存储器的第1多路转换器；
把微处理器供给的写入地址送至子画面存储器的第2多路转换器；以及
根据是否存在所述子画面存储器的输出数据来选择输出由所述帧存储器和子画面存储器输出的数据中的一个的数据选择输出器。
2、根据权利要求1的装置，其特征在于所述数据选择输出器在所述子画面存储器输出数据期间从子画面存储器中选择数据，在所述子画面的存储器不输出数据期间选择由所述帧存储器输出的图像数据。
3、根据权利要求2的装置，其特征在于所述数据选择输出器包含：对构成前述子画面存储器输出的数据的二进制值进行负逻辑和运算并输出其结果的“或非”门，以及根据来自所述“或非”门的运算结果选择输出所述子画面存储器的输出数据和所述帧存储器的输出数据中之一的多路转换器。
CN97101294A 1996-02-28 1997-02-28 Tv同屏幕图形的多层子画面图形显示装置 Expired - Fee Related CN1093715C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR4984/96 1996-02-28
KR1019960004984A KR100215441B1 (ko) 1996-02-28 1996-02-28 텔레비전의 온스크린그래픽(On Screen Graphic)기능을 위한 스프라이트(Sprite) 그래픽 구현장치

Publications (2)

Publication Number Publication Date
CN1167402A CN1167402A (zh) 1997-12-10
CN1093715C true CN1093715C (zh) 2002-10-30

Family

ID=19451998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97101294A Expired - Fee Related CN1093715C (zh) 1996-02-28 1997-02-28 Tv同屏幕图形的多层子画面图形显示装置

Country Status (4)

Country Link
US (1) US5818466A (zh)
JP (1) JPH09244621A (zh)
KR (1) KR100215441B1 (zh)
CN (1) CN1093715C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284776A (ja) * 1999-03-30 2000-10-13 Fuji Film Microdevices Co Ltd 画像処理装置
KR20010048162A (ko) * 1999-11-25 2001-06-15 박성규 화면분할을 이용한 아케이드 게임보드용 스프라이트 구현
US7256797B2 (en) * 2003-01-31 2007-08-14 Yamaha Corporation Image processing device with synchronized sprite rendering and sprite buffer
US7026574B2 (en) * 2003-07-22 2006-04-11 Lincoln Global, Inc. Wire gripper for a drive unit of a wire feeder
US7982738B2 (en) * 2004-12-01 2011-07-19 Microsoft Corporation Interactive montages of sprites for indexing and summarizing video
US20060269227A1 (en) * 2005-05-27 2006-11-30 Yu-Ching Hsieh Subpicture display device utilizing micro-processor created subpicture address table and related method
CN101601084B (zh) * 2007-01-29 2011-09-07 三菱电机株式会社 图像显示装置以及图像显示方法
CN102540150A (zh) * 2011-12-26 2012-07-04 南京鹏力系统工程研究所 Vts系统中多雷达视频多窗口同屏幕显示的实现方法
CN103680470B (zh) * 2012-09-03 2015-09-30 杭州海康威视数字技术股份有限公司 大屏控制的图像显示方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110975B2 (ja) * 1995-05-22 2000-11-20 シャープ株式会社 文字マスク機能付表示装置

Also Published As

Publication number Publication date
KR970064186A (ko) 1997-09-12
JPH09244621A (ja) 1997-09-19
US5818466A (en) 1998-10-06
KR100215441B1 (ko) 1999-08-16
CN1167402A (zh) 1997-12-10

Similar Documents

Publication Publication Date Title
KR0167116B1 (ko) 변형가능한 디스플레이 메모리 제공방법 및 장치
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
CN1093715C (zh) Tv同屏幕图形的多层子画面图形显示装置
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH0429479A (ja) 画像出力制御装置
JP3384659B2 (ja) 縮小映像信号処理回路
JP3481913B2 (ja) 画像処理装置
JPH08211849A (ja) 表示制御装置
CN119065771B (zh) 一种多缓冲区图形显示方法、系统、介质、程序产品和设备
US5784074A (en) Image output system and method
JPH0441831B2 (zh)
JPH1195728A (ja) 液晶表示制御装置
JPH07311568A (ja) 画像出力方法および装置
JP3109892B2 (ja) 表示制御装置及び方法
JPS6362750B2 (zh)
JPS61290486A (ja) 表示制御装置
JP3264941B2 (ja) 画像表示制御方法及び装置
JPH0215785A (ja) テレビ画像処理装置
JP2000267642A (ja) 画像表示装置
JPH07311567A (ja) 画像出力方法及び装置
JP2002525684A (ja) 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法
JPH0213996A (ja) 部分拡大画像表示装置
JPH09244595A (ja) 表示制御方法および装置ならびに表示システム
JPS61188584A (ja) 画像表示装置
JPH06243249A (ja) 表示制御装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021030

Termination date: 20160228

CF01 Termination of patent right due to non-payment of annual fee