CN109119428B - Tft基板的制作方法 - Google Patents
Tft基板的制作方法 Download PDFInfo
- Publication number
- CN109119428B CN109119428B CN201810793136.0A CN201810793136A CN109119428B CN 109119428 B CN109119428 B CN 109119428B CN 201810793136 A CN201810793136 A CN 201810793136A CN 109119428 B CN109119428 B CN 109119428B
- Authority
- CN
- China
- Prior art keywords
- negative photoresist
- photoresist material
- passivation layer
- semi
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 125
- 239000000463 material Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000004132 cross linking Methods 0.000 claims abstract description 12
- 238000004380 ashing Methods 0.000 claims abstract description 8
- 239000007788 liquid Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- DUFGEJIQSSMEIU-UHFFFAOYSA-N [N].[Si]=O Chemical compound [N].[Si]=O DUFGEJIQSSMEIU-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明提供一种TFT基板的制作方法，首先利用半透光光罩对钝化层上的负型光阻材料进行曝光，形成交联部、外露的第一未交联部及由交联部覆盖的第二未交联部，通过第一次显影去除第一未交联部，在钝化层上形成过孔，然后对负型光阻材料进行灰化处理，将负型光阻材料减薄至露出第二未交联部，通过第二次显影去除第二未交联部，在负型光阻材料及露出的钝化层上沉积透明导电材料，形成钝化层上的像素电极，最后用光阻剥离液去除剩余的负型光阻材料及其上的透明导电材料；本发明通过分步显影的方式，解决了利用负型光阻材料形成half tone结构的技术难点，使3mask工艺使用负型光阻材料具有制程上的可行性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法。
背景技术
在显示技术领域，液晶显示器(LiquidCrystalDisplay，LCD)和有源矩阵驱动式有机电致发光(ActiveMatrixOrganicLight-EmittingDiode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(ThinFilmTransistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。
在半导体生产的量产线中，曝光(Photo)设备是最核心、最昂贵的设备，因此量产产线的生产产能都是依据曝光设备而定，并且过多使用光罩(Mask)进行曝光会增加制程成本，同时也会增大单件工时(Tact Time)，使生产效率大大降低，所以在半导体行业发展的过程中，节省使用光罩进行的曝光次数，提升产能，降低成本成为主要推进技术发展的需求。在TFT阵列基板的制作工艺中，普遍使用的是6mask工艺，近期通过优化设计逐渐过渡到5mask工艺和4mask技术。其中4mask技术将有源(AS)层和源漏极(S/D)层共用一道半色调光罩(Half Tone Mask，HTM)或灰阶光罩(Gray Tone Mask，GTM)同时形成。HTM或GTM可以使光阻层具有两种不同的膜厚，这两种膜厚分别可以用来定义AS层和SD层的图案。
为了达到进一步缩减光罩数量的目的，业内通过采用Lift-off(剥离)制程将钝化(PV)层和用于像素电极的氧化铟锡(ITO)层共用一张光罩同时形成，从而使总光罩数量进一步减小至三张(3mask)，但该3mask制程通常只针对扭曲向列型(Twisted Nematic，TN)的LCD面板，ITO层并不用形成狭缝(slit)图形；或者，将ITO层沉积于挖洞处，整个ITO层(包括像素区)都处在钝化层的凹槽中，但是这样像素电极的横向电场会减弱，影响LCD面板的显示效果，形成显示亮度不均(mura)。
随着技术的发展，一种改进后的3mask技术将ITO层和PV层共用一张HTM或GTM形成，使像素区的ITO层既能形成Silt图形，又能覆盖在PV层上方，该3mask技术通常使用半色调光罩和正型光阻进行黄光制程，因为正型光阻的曝光部分易溶于显影液，使用半色调光罩后，可以使不同曝光量的光阻在显影后呈现出不同光阻厚度，因此具有了缩减光罩的必要条件；但是，正型光阻被ITO覆盖后难以被剥离，使lift-off效果差，效率低。而使用负型光阻进行lift-off制程的话，由于负型光阻上层曝光量大于下层，在显影后便会形成底切(undercut)结构，因此ITO覆盖光阻层后会在undercut结构处断开，剥离液能与光刻胶接触从而快速反应，提升lift-off效率；但是，负型光阻与正型光阻相反，曝光部分会形成交联，难溶于显影液，未曝光部分被溶解，如果要形成台阶状的光阻层，必须从负型光阻下方照光，使得负型光阻下部被显影保留，但由于制程因素限制，无法从下方进行照光。也就是说，现有3mask技术的难点在于正型光阻被ITO层覆盖后难以被剥离，使lift-off效果差，效率低。而负型光阻由于不易形成Half Tone结构难以运用于3mask lift-off制程。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，通过分步显影的方式，实现利用负型光阻材料进行lift-off制程的效果，使3mask工艺使用负型光阻材料具有制程上的可行性。
为实现上述目的，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板，在所述衬底基板上形成栅极、栅极绝缘层、有源层、源极及漏极；
步骤S2、在所述衬底基板上形成覆盖源极和漏极的钝化层；
步骤S3、提供一半透光光罩，所述半透光光罩具有遮光图案、半透光图案及剩余的透光图案，在所述钝化层上涂布负型光阻材料，利用所述半透光光罩对负型光阻材料进行曝光，在曝光过程中，对应于所述遮光图案下方的负型光阻材料以及对应于所述半透光图案下方的负型光阻材料的下半部分均未发生交联反应而分别形成第一未交联部和第二未交联部，而对应于所述透光图案下方的负型光阻材料以及对应于所述半透光图案下方的负型光阻材料的上半部分均发生交联反应而形成交联部；
步骤S4、对所述负型光阻材料进行第一次显影，对应于所述遮光图案的第一未交联部被去除；
步骤S5、以所述负型光阻材料为遮蔽层，对所述钝化层进行蚀刻，在所述漏极上方形成过孔并露出所述漏极；
步骤S6、对所述负型光阻材料进行灰化处理，减薄所述负型光阻材料的厚度至露出第二未交联部；
步骤S7、对所述负型光阻材料进行第二次显影，对应于所述半透光图案的第二未交联部被去除；
步骤S8、在所述负型光阻材料及由负型光阻材料露出的钝化层上沉积透明导电材料，从而在所述钝化层上形成像素电极，所述像素电极通过所述过孔与漏极相接触；
步骤S9、用光阻剥离液去除剩余的负型光阻材料及其上的透明导电材料。
所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板，利用第一道光罩制程在所述衬底基板上图案化形成栅极，在衬底基板上形成覆盖栅极的栅极绝缘层；
步骤S12、利用第二道光罩制程在栅极绝缘层上图案化形成有源层及分别位于有源层两端上的源极和漏极。
所述步骤S3中提供的半透光光罩为半色调光罩。
所述步骤S3中提供的半透光光罩为灰阶光罩。
所述步骤S6中采用氧等离子对所述对所述负型光阻材料进行灰化处理。
所述步骤S8中沉积的透明导电材料为氧化铟锡。
所述有源层为非晶硅层。
所述钝化层的材料为氧化硅、氮化硅、氮氧化硅、氧化铝或氧化铪。
所述步骤S2中通过等离子体化学气相沉积、常压化学气相沉积或溅射法沉积形成所述钝化层。
所述步骤S5中采用湿法蚀刻法或等离子体干蚀刻法对所述钝化层进行蚀刻。
本发明的有益效果：本发明的TFT基板的制作方法，首先在钝化层上覆盖负型光阻材料，利用半透光光罩对负型光阻材料进行曝光，形成交联部、外露的第一未交联部及由交联部覆盖的第二未交联部，对曝光后的负型光阻材料进行第一次显影去除第一未交联部，在钝化层上形成过孔，然后对负型光阻材料进行灰化处理，将负型光阻材料减薄至露出第二未交联部，对负型光阻材料进行第二次显影去除第二未交联部，之后在负型光阻材料及露出的钝化层上沉积透明导电材料，从而在所述钝化层上形成像素电极，最后用光阻剥离液去除剩余的负型光阻材料及其上的透明导电材料；本发明通过分步显影的方式，解决了利用负型光阻材料形成half tone结构的技术难点，实现了利用负型光阻材料进行lift-off制程而在一道光罩下形成钝化层和像素电极层的效果，缩减了光罩制程数量，提升了lift-off效率，使3mask工艺使用负型光阻材料具有制程上的可行性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的TFT基板的制作方法的流程示意图；
图2为本发明的TFT基板的制作方法的步骤S2的示意图；
图3-4为本发明的TFT基板的制作方法的步骤S3的示意图；
图5为本发明的TFT基板的制作方法的步骤S4的示意图；
图6为本发明的TFT基板的制作方法的步骤S5的示意图；
图7为本发明的TFT基板的制作方法的步骤S6的示意图；
图8为本发明的TFT基板的制作方法的步骤S7的示意图；
图9为本发明的TFT基板的制作方法的步骤S8的示意图；
图10为本发明的TFT基板的制作方法的步骤S9的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板10，在所述衬底基板10上形成栅极20、栅极绝缘层30、有源层40、源极51及漏极52。
步骤S2、如图2所示，在所述衬底基板10上形成覆盖源极51和漏极52的钝化层60。
具体地，所述步骤S2中通过等离子体化学气相沉积、常压化学气相沉积或溅射法沉积形成所述钝化层60；所述钝化层60的材料为氧化硅、氮化硅、氮氧化硅、氧化铝或氧化铪等。
步骤S3、如图3-4所示，提供一半透光光罩90，所述半透光光罩90具有遮光图案91、半透光图案92及剩余的透光图案93，在所述钝化层60上涂布负型光阻材料80，利用所述半透光光罩90对负型光阻材料80进行曝光，在曝光过程中，对应于所述遮光图案91下方的负型光阻材料80以及对应于所述半透光图案92下方的负型光阻材料80的下半部分均未发生交联反应而分别形成第一未交联部81和第二未交联部82，而剩余的对应于所述透光图案93下方的负型光阻材料80以及对应于所述半透光图案92下方的负型光阻材料80的上半部分均发生交联反应而形成交联部83。
具体地，所述步骤S3中提供的半透光光罩90为半色调光罩或灰阶光罩。
步骤S4、如图5所示，对所述负型光阻材料80进行第一次显影，对应于所述遮光图案91的第一未交联部81被去除。
步骤S5、如图6所示，以所述负型光阻材料80为遮蔽层，对所述钝化层60进行蚀刻，在所述漏极52上方形成过孔61并露出所述漏极52。
具体地，所述步骤S5中采用湿法蚀刻法或等离子体干蚀刻法对所述钝化层60进行蚀刻。
步骤S6、如图7所示，对所述负型光阻材料80进行灰化(Ashing)处理，减薄所述负型光阻材料80的厚度至露出第二未交联部82。
具体地，所述步骤S6中采用氧等离子(O2plasma)对所述对所述负型光阻材料80进行灰化处理。
步骤S7、如图8所示，对所述负型光阻材料80进行第二次显影，对应于所述半透光图案92的第二未交联部82被去除。
步骤S8、如图9所示，在所述负型光阻材料80及由负型光阻材料80露出的钝化层60上沉积透明导电材料，从而在所述钝化层60上形成像素电极70，所述像素电极70通过所述过孔61与漏极52相接触。
具体地，所述步骤S8中沉积的透明导电材料为氧化铟锡。
需要说明的是，所述第一未交联部81和第二未交联部82在显影制程中被去除之后，便会在负型光阻材料80上形成相应的光阻过孔，由于负型光阻材料80的曝光量是由上至下逐渐降低的，所以曝光后形成的第一未交联部81和第二未交联部82会是上窄下宽的结构，那么通过去除第一未交联部81和第二未交联部82而形成的相应光阻过孔必然也是上窄下宽的结构，所以在沉积透明导电材料时，透明导电材料会在负型光阻材料80的光阻过孔处断开，即一部分沉积在负型光阻材料80上，另一部分通过光阻过孔沉积在钝化层60上而形成像素电极70，且这两部分之间相互断开、并不连续。
步骤S9、如图10所示，用光阻剥离液去除剩余的负型光阻材料80及其上的透明导电材料。
具体地，由于负型光阻材料80上透明导电材料与钝化层上的像素电极70之间并不连续，可以在所述步骤S9中有效地将负型光阻材料80及其上的透明导电材料剥离，提升lift-off效率。
具体地，本实施例采用3mask工艺制作TFT基板，所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板10，利用第一道光罩制程在所述衬底基板10上图案化形成栅极20，在衬底基板10上形成覆盖栅极20的栅极绝缘层30；
步骤S12、利用第二道光罩制程在栅极绝缘层30上图案化形成有源层40及分别位于有源层40两端上的源极51和漏极52。
具体地，所述步骤S3中所使用的半透光光罩90为第三道光罩。
具体地，所述有源层40为非晶硅层。所述步骤S11和步骤S12中，图形化形成栅极20，图形化有源层40、源极51和漏极52等过程，均可采用现有技术，在此不再赘述。
需要说明的是，上述实施例采用3mask工艺来描述本发明，但本发明并不局限于此应用，本发明适用于所有具有钝化层60过孔61加像素电极70结构的TFT显示技术，可将钝化层60过孔61和像素电极70合并于同一道光罩制程中形成。
本发明的TFT基板的制作方法，通过在钝化层60上覆盖负型光阻材料80并利用半透光光罩90对负型光阻材料80进行曝光，形成交联部93、外露的第一未交联部91及由交联部93覆盖的第二未交联部92，然后对曝光后的负型光阻材料80进行第一次显影去除外露的第一未交联部91，接着在对应于第一未交联部91被去除的位置在钝化层60上蚀刻形成过孔61，然后对负型光阻材料80进行灰化处理，将负型光阻材料80减薄至露出第二未交联部92，接着对负型光阻材料80进行第二次显影去除第二未交联部92，之后在负型光阻材料80及露出的钝化层90上沉积透明导电材料，从而在所述钝化层60上形成像素电极70，最后用光阻剥离液去除剩余的负型光阻材料80及其上的透明导电材料；本发明通过分步显影的方式，解决了利用负型光阻材料80形成half tone结构的技术难点，实现了利用负型光阻材料80进行lift-off制程而在一道光罩下形成钝化层60和像素电极层70的效果，缩减了光罩制程数量，提升了lift-off效率，使3mask工艺使用负型光阻材料具有制程上的可行性。
综上所述，本发明的TFT基板的制作方法，首先在钝化层上覆盖负型光阻材料，利用半透光光罩对负型光阻材料进行曝光，形成交联部、外露的第一未交联部及由交联部覆盖的第二未交联部，对曝光后的负型光阻材料进行第一次显影去除第一未交联部，在钝化层上形成过孔，然后对负型光阻材料进行灰化处理，将负型光阻材料减薄至露出第二未交联部，对负型光阻材料进行第二次显影去除第二未交联部，之后在负型光阻材料及露出的钝化层上沉积透明导电材料，从而在所述钝化层上形成像素电极，最后用光阻剥离液去除剩余的负型光阻材料及其上的透明导电材料；本发明通过分步显影的方式，解决了利用负型光阻材料形成half tone结构的技术难点，实现了利用负型光阻材料进行lift-off制程而在一道光罩下形成钝化层和像素电极层的效果，缩减了光罩制程数量，提升了lift-off效率，使3mask工艺使用负型光阻材料具有制程上的可行性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(10)，在所述衬底基板(10)上形成栅极(20)、栅极绝缘层(30)、有源层(40)、源极(51)及漏极(52)；
步骤S2、在所述衬底基板(10)上形成覆盖源极(51)和漏极(52)的钝化层(60)；
步骤S3、提供一半透光光罩(90)，所述半透光光罩(90)具有遮光图案(91)、半透光图案(92)及剩余的透光图案(93)，在所述钝化层(60)上涂布负型光阻材料(80)，利用所述半透光光罩(90)对负型光阻材料(80)进行曝光，在曝光过程中，对应于所述遮光图案(91)下方的负型光阻材料(80)以及对应于所述半透光图案(92)下方的负型光阻材料(80)的下半部分均未发生交联反应而分别形成第一未交联部(81)和第二未交联部(82)，而对应于所述透光图案(93)下方的负型光阻材料(80)以及对应于所述半透光图案(92)下方的负型光阻材料(80)的上半部分均发生交联反应而形成交联部(83)；所述第一未交联部(81)和第二未交联部(82)均为上窄下宽的结构；
步骤S4、对所述负型光阻材料(80)进行第一次显影，对应于所述遮光图案(91)的第一未交联部(81)被去除；
步骤S5、以所述负型光阻材料(80)为遮蔽层，对所述钝化层(60)进行蚀刻，在所述漏极(52)上方形成过孔(61)并露出所述漏极(52)；
步骤S6、对所述负型光阻材料(80)进行灰化处理，减薄所述负型光阻材料(80)的厚度至露出第二未交联部(82)；
步骤S7、对所述负型光阻材料(80)进行第二次显影，对应于所述半透光图案(92)的第二未交联部(82)被去除；
步骤S8、在所述负型光阻材料(80)及由负型光阻材料(80)露出的钝化层(60)上沉积透明导电材料，从而在所述钝化层(60)上形成像素电极(70)，所述像素电极(70)通过所述过孔(61)与漏极(52)相接触；
步骤S9、用光阻剥离液去除剩余的负型光阻材料(80)及其上的透明导电材料。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板(10)，利用第一道光罩制程在所述衬底基板(10)上图案化形成栅极(20)，在衬底基板(10)上形成覆盖栅极(20)的栅极绝缘层(30)；
步骤S12、利用第二道光罩制程在栅极绝缘层(30)上图案化形成有源层(40)及分别位于有源层(40)两端上的源极(51)和漏极(52)。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S3中提供的半透光光罩(90)为半色调光罩。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S3中提供的半透光光罩(90)为灰阶光罩。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S6中采用氧等离子对所述负型光阻材料(80)进行灰化处理。
6.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S8中沉积的透明导电材料为氧化铟锡。
7.如权利要求2所述的TFT基板的制作方法，其特征在于，所述有源层(40)为非晶硅层。
8.如权利要求1所述的TFT基板的制作方法，其特征在于，所述钝化层(60)的材料为氧化硅、氮化硅、氮氧化硅、氧化铝或氧化铪。
9.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S2中通过等离子体化学气相沉积、常压化学气相沉积或溅射法沉积形成所述钝化层(60)。
10.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤S5中采用湿法蚀刻法或等离子体干蚀刻法对所述钝化层(60)进行蚀刻。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810793136.0A CN109119428B (zh) | 2018-07-18 | 2018-07-18 | Tft基板的制作方法 |
| PCT/CN2018/107763 WO2020015172A1 (zh) | 2018-07-18 | 2018-09-26 | Tft基板的制作方法 |
| US16/307,469 US11049888B1 (en) | 2018-07-18 | 2018-09-26 | Manufacturing method for TFT array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810793136.0A CN109119428B (zh) | 2018-07-18 | 2018-07-18 | Tft基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119428A CN109119428A (zh) | 2019-01-01 |
| CN109119428B true CN109119428B (zh) | 2020-07-28 |
Family
ID=64862227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810793136.0A Active CN109119428B (zh) | 2018-07-18 | 2018-07-18 | Tft基板的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11049888B1 (zh) |
| CN (1) | CN109119428B (zh) |
| WO (1) | WO2020015172A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023050271A1 (zh) * | 2021-09-30 | 2023-04-06 | 京东方科技集团股份有限公司 | 阵列基板及制备方法、显示面板及制备方法、显示装置 |
| CN114188359B (zh) * | 2021-12-08 | 2025-01-24 | 武汉华星光电技术有限公司 | 显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752319A (zh) * | 2008-12-19 | 2010-06-23 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器阵列基板的制造方法 |
| CN104300002A (zh) * | 2013-07-15 | 2015-01-21 | 信利半导体有限公司 | 一种薄膜晶体管及其制造方法、光刻工艺 |
| CN106298646A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315647A (ja) * | 1999-05-06 | 2000-11-14 | Mitsubishi Electric Corp | レジストパターン形成方法 |
| US7420728B2 (en) * | 2004-09-27 | 2008-09-02 | Idc, Llc | Methods of fabricating interferometric modulators by selectively removing a material |
| CN100483232C (zh) * | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| KR20080062477A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN108054140B (zh) * | 2017-12-06 | 2020-11-06 | 深圳市华星光电技术有限公司 | Ffs模式阵列基板的制造方法 |
-
2018
- 2018-07-18 CN CN201810793136.0A patent/CN109119428B/zh active Active
- 2018-09-26 WO PCT/CN2018/107763 patent/WO2020015172A1/zh active Application Filing
- 2018-09-26 US US16/307,469 patent/US11049888B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752319A (zh) * | 2008-12-19 | 2010-06-23 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器阵列基板的制造方法 |
| CN104300002A (zh) * | 2013-07-15 | 2015-01-21 | 信利半导体有限公司 | 一种薄膜晶体管及其制造方法、光刻工艺 |
| CN106298646A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020015172A1 (zh) | 2020-01-23 |
| US11049888B1 (en) | 2021-06-29 |
| US20210225902A1 (en) | 2021-07-22 |
| CN109119428A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| US10680053B1 (en) | Display panel, array substrate, thin-film transistor and fabrication method thereof | |
| US10128281B2 (en) | Array substrate, fabrication method thereof and display device | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| CN106684037A (zh) | 优化4m制程的tft阵列制备方法 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN108231671A (zh) | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 | |
| WO2018201770A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104576542A (zh) | 阵列基板及其制作方法、显示装置 | |
| EP3327763A1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| CN106684038B (zh) | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 | |
| WO2018077065A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| US20210366940A1 (en) | Manufacturing method of array substrate, array substrate, display panel and display device | |
| CN109119428B (zh) | Tft基板的制作方法 | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| CN106449519A (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| KR20190065458A (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| CN110718467A (zh) | 一种tft阵列基板的制作方法 | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN112309970B (zh) | 阵列基板的制作方法以及阵列基板 | |
| CN100380634C (zh) | 像素结构的制作方法 | |
| CN113690180B (zh) | 阵列基板及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210622 Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000 Patentee after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: TCL China Star Optoelectronics Technology Co.,Ltd. |