[go: up one dir, main page]

CN109036485A - 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元 - Google Patents

垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元 Download PDF

Info

Publication number
CN109036485A
CN109036485A CN201810219002.8A CN201810219002A CN109036485A CN 109036485 A CN109036485 A CN 109036485A CN 201810219002 A CN201810219002 A CN 201810219002A CN 109036485 A CN109036485 A CN 109036485A
Authority
CN
China
Prior art keywords
layer
spin
magnetic tunnel
tunnel junction
polarized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810219002.8A
Other languages
English (en)
Inventor
G.米哈伊洛维奇
J.S.里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN109036485A publication Critical patent/CN109036485A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种四端子磁阻式存储器单元，其包括磁隧道结堆叠体、铁电层以及在磁隧道结堆叠体和铁电层之间的非铁磁自旋极化层。磁隧道结包括具有固定磁化方向的第一层、能够改变磁化方向的自由层、以及在第一层和自由层之间的绝缘层。非铁磁自旋极化层配置为响应于通过非铁磁自旋极化层的电流和铁电层处接收的电压产生垂直自旋极化。垂直自旋极化在自由层上施加扭矩以改变自由层的磁化方向。

Description

垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元
背景技术
存储器广泛地应用于各种电子装置中，例如移动电话、数码相机、个人数码助理、医用电子装置、移动计算装置、非移动计算装置和数据服务器。存储器可包括非易失性存储器或易失性存储器。即使在非易失性存储器不连接到电源(例如，电池)时，非易失性存储器也允许信息储存和保留。
非易失性存储器的一个示例是磁阻式随机存取存储器(MRAM)，其利用磁化表示储存的数据，与使用电荷储存数据的其它存储器技术不同。通常，MRAM包含形成在半导体基板上的大量磁存储器单元，其中每个存储器单元表示一个数据位。数据位通过改变存储器单元内的磁性元件的磁化方向而写入到存储器单元，并且通过测量存储器单元的电阻而读取位(例如，低电阻典型地表示“0”位，并且高电阻典型地表示“1”位)。
尽管MRAM是富有前途的技术，但是现有的MRAM存储器是不可靠的，运行效率低下，和/或不能确切地转换。
发明内容
一个实施例包括装置，包括磁隧道结堆叠体、铁电层、以及在磁隧道结堆叠体和铁电层之间的非铁磁自旋极化层。
附图说明
不同的附图中类似的附图标记表示共同的部件。
图1是MRAM存储器单元的框图。
图2是MRAM存储器单元在写入操作期间的框图。
图3是MRAM存储器单元在写入操作期间的框图。
图4是MRAM存储器单元在读取操作期间的框图。
图5示出了在写入操作期间交叉点阵列的部分。
图6示出了在读取操作期间交叉点阵列的部分。
图7是包含很多MRAM存储器单元的存储器系统的框图。
图8是描述制造图1的MRAM存储器单元的工艺的一个实施例的流程图。
图9A-9D示出了正根据图8的工艺制造的MRAM存储器单元的各阶段。
图10A-10D示出了正在制造的MRAM存储器单元的各阶段。
具体实施方式
提出了磁阻式随机存取存储器单元，包括磁隧道结堆叠体、铁电层、以及在磁隧道结堆叠体和铁电层之间的非铁磁自旋极化层。磁隧道结的一个实施例包含具有固定磁化方向的第一层、能够改变磁化方向的自由层、以及在第一层和自由层之间的绝缘层。非铁磁自旋极化层配置为响应于通过非铁磁自旋极化层的电流和铁电层处接收的电压而产生垂直自旋极化。垂直自旋极化在自由层上施加扭矩以改变自由层的磁化方向。
图1是所提出的利用自旋轨道扭矩(SOT)以转换的MRAM存储器单元100的一个实施例的示意性透视图。为了本申请文件的目的，存储器单元是存储器系统中的储存的单位。存储器单元100包括四个端子A、B、C和D；磁隧道结(MTJ)堆叠体101；非铁磁自旋极化层120(也称为金属层)、铁电层122以及栅电极124。
通常，磁隧道结(MTJ)是包括由薄绝缘体分开的两个铁磁体的装置。因此，MTJ堆叠体101的一个实施例包含钉扎层、自由层、以及在钉扎层和自由层之间的隧穿势垒(绝缘层)。MTJ堆叠体101也可具有三个以上的层。例如，如图1所示，MTJ堆叠体101包括钉扎层(PL)102、层间耦合(ILC)层104、参考层(RL)106、隧穿势垒(TB)108和自由层(FL)110。钉扎层102和参考层106具有固定的磁化方向，即它们的磁化方向不变。钉扎层102可为很多不同类型的材料，包括(但不限于)钴和/或钴和铁的合金的多层。参考层106可为很多不同类型的材料，包含(但不限于)钴以及钴、铁和硼的合金的多层。在一个示例中，ILC层104由钌制成；然而，也可采用其它材料。钉扎层102具有与参考层106相反的磁化方向。例如，图1示出了钉扎层102的磁化方向向下而参考层106的磁化方向向上。钉扎层102和参考层106二者的磁化方向都垂直于平面内方向。很大程度上，参考层106的磁化抵消了钉扎层102的磁化(或者反之亦然)，从而合计产生具有接近于零净磁化的结合层。ILC层104促使这样钉扎层102和参考层106之间的此反平行(即反铁磁性)耦合。钉扎层102连接到端子A(第一端子)。
在一个实施例中，隧穿势垒108由氧化镁(MgO)制成；然而，也可采用其它材料。隧穿势垒108设置在自由层110和一个或多个固定磁化的层之间；因此，在一个实施例中，隧穿势垒108设置在自由层110和参考层106之间。自由层110是铁磁金属，其具有改变/转换其磁化方向的能力。基于诸如Co、Fe及其合金的过渡金属的多层可用于形成自由层110。在一个实施例中，自由层110包括钴、铁和硼的合金。在一个实施例中，自由层110具有在上和下之间可转换的磁化方向。因此，自由层110的磁化方向垂直于平面内方向。
如果自由层110的磁化方向平行于参考层106的磁化方向，则存储器单元100具有低电阻。如果自由层110的磁化方向反平行于参考层106的磁化方向，则存储器单元100具有高电阻。在一些实施例中，低电阻表示“0”位，而高电阻表示“1”位，或者反之亦然。
铁电层122是显示永久电极化的铁电性物质，永久电极化在强度上随着施加的电场而变化。铁电层122的一个示例是厚度小于20nm的Hf0.5Zr0.5O2。在其它实施例中，铁电层122是厚度小于30nm的Hf0.5Zr0.5O2。一个实施方式包含Hf0.5Zr0.5O2在350摄氏度退火的10nm厚极化膜，以产生正交相(orthorhombic phased)层。设置在铁电层122之下的栅电极124是标准金属引线，例如铜。端子B(第二端子)连接到栅电极124。端子B陈述为连接到铁电层122；然而，端子B也可想到为栅电极124的部分或与其相同。
自旋极化层120是非铁磁金属层。在一些实施例中，自旋极化层120是重金属，例如铂(Pt)。在其它实施例中，可采用其它金属，包括钨或比钨更重的金属。自旋极化层120设置在磁隧道结堆叠体101和铁电层124之间。
在一些之前的MRAM存储器单元中，铂层用在MTJ堆叠体之下作为自旋霍尔效应(SHE)层。通常，SHE可用于在纵向(平面内)方向上施加电荷流时在横向(垂直于平面)方向上产生流动的自旋电流。这样的SHE产生的自旋电流的自旋极化方向在正交于电荷流的平面内方向上。SHE层典型地是具有高自旋轨道耦合(且通常对应于短自旋扩散长度)的重金属，例如，铂。如果电流在平面内流过SHE层，自旋极化电流产生在垂直方向上(朝着FL向上流动)且经由自旋传递机构在自由层110上施加扭矩，并且可转换自由层110的磁化方向。然而，因为这样的SHE产生的自旋电流的自旋极化方向在平面内方向上，所以自旋电流在转换自由层110的垂直的磁化方向的能力上效率很低。因此，如果存储器单元100没有铁电层122，则在端子C和D之间的平面内方向(例如，x方向)上流动的电流会导致在正交方向上产生自旋电流(朝着FL 110向上流动)，这样的SHE产生的自旋电流的自旋极化在正交于端子C和D之间的电流流动的平面内方向(例如，y方向)上。
已经观察到，通过施加正栅极偏压(电压)，铂的片电阻大幅降低，同时初始地非磁性铂层中出现不规则的霍尔效应，导致铂层显示磁性性质。因此提出，相邻于(紧邻或具有介于中间的(多种)材料)铂自旋极化层120设置铁电层122。铁电层122处接收的外部电压产生跨铁电层122的电场以改变非铁磁自旋极化层120中产生的自旋电流，从而产生对磁隧道结堆叠体施加扭矩的垂直自旋极化。就是说，在端子C和D之间的平面内方向上施加电流(例如，见从端子C到端子D的电流126)的同时，经由端子B(和或端子C)和栅电极124施加产生小于1V/nm的跨铁电层122的电场的正栅极电压，自旋极化层120(例如，由铂构成)在诸如上或下的垂直方向(即垂直于平面内方向)上产生自旋极化。例如，图1示出了自旋极化130，其在极化层120和自由层110之间的界面上具有向上的垂直方向。因此，自旋极化层120响应于通过非铁磁自旋极化层120的电流和铁电层122处接收的电压而产生垂直自旋极化。垂直自旋极化在自由层110上施加扭矩以改变自由层110的磁化方向。垂直自旋极化比具有传统SHE层的MRAM存储器单元的平面内自旋极化更加有效率，并且在不采用外部磁场的情况下允许自由层110的转换更加确切。
储存在存储器单元100中的数据(“0”或“1”)通过测量存储器单元100的电阻而读取。通过在端子A和端子C或端子D之间通过电流以便感测存储器单元100的电阻而实现读取。
一些前述的MRAM装置是二端子存储器单元，其包括通过磁隧道结的共享读取和写入路径。共享的读取和写入路径产生耐久性和可靠性的问题。对于写入，磁隧道结中的隧穿势垒层应足够薄(且具有相对足够低的电阻)以为转换流过必要的电流。然而，薄的势垒层因重复写入操作而对电介质击穿更敏感。图1的新提出的设计不要求写入电流通过隧穿势垒108。尽管自旋电流可能扩散进入FL 110中，但是写入电流126通过自旋极化层120而不通过MTJ 101。就是说，上面讨论的所产生的垂直自旋极化扩散到自由层110中且在自由层110上施加扭矩，以在没有高电流通过隧穿势垒108(绝缘层)的情况下改变自由层110的磁化方向。在一些实施例中，所产生的垂直自旋极化在自由层上施加扭矩以在没有大于1MA/cm2的电流通过绝缘层的情况下改变自由层的磁化方向。注意，自旋极化层120中的垂直自旋极化130也可能影响FL 110的磁化，并且最终因垂直方向上这些自旋极化的电子产生的有效偶极磁场而经由类场扭矩将其转换。然而，这样的贡献应低于上述到FL101中的自旋扩散，因为它直接作用对抗FL101的垂直各向异性场。
尽管上面讨论了，图1的结构的一些实施例通过在没有电流通过磁隧道结堆叠体的情况下使垂直自旋极化在自由层上施加扭矩来写入数据，但是其它实施例在小电流流过磁隧道结堆叠体同时，通过使垂直自旋极化在自由层上施加扭矩而写入数据。例如，在一个实施例中，所产生的垂直自旋极化在自由层上施加扭矩，在没有大于1MA/cm2的通过绝缘层的电流的情况下改变自由层的磁化方向。
一些实施例可包含在自旋极化层120和自由层110之间的间隔体以增强耦合，尽管在其它实施例中自旋极化层120直接相邻且接触自由层110。
在一个实施例中，自旋极化层120、铁电层122、栅电极124(包含端子B)提供产生电流诱导的垂直自旋极化的机构，其在自由层110上施加扭矩以改变自由层110的磁化方向。
图2和3示出了在写入操作期间的存储器单元100。图2示出了具有正被写入的第一数据的存储器单元100，使得自由层110具有改变到第一方向(例如，向上)的其磁化方向，而图3示出了具有正被写入的第二数据的存储器单元100，使得自由层110具有改变到第二方向(例如，向下)的其磁化方向。因此，第一数据与第二数据是不同的数据值，例如，第一数据可以是“1”，而第二数据可以是“0”，或者反之亦然。
图2示出了浮置或接地的端子A。也可采用小电压。在一些实施例中，在写入操作期间，端子A处的信号没有关系；然而，为了避免对隧穿势垒108的干扰或退化，端子A设定为接地、浮置或非常低的电压。端子C连接到通常小于2V的写入电压Vwrite，并且端子D连接到接地，使得电流126在纵向(平面内)方向上从端子C流动到端子D。应注意的是端子D不是必须接地，而是仅需与端子C为不同的电压。电压Vgate施加到端子B。非铁磁自旋极化层120响应于通过非铁磁自旋极化层120的电流126和铁电层122处接收的Vgate而产生垂直自旋极化130。垂直自旋极化130扩散到自由层110中且在自由层110上施加扭矩，以将自由层110的磁化方向改变到第一方向(例如，向上)。
图3示出了浮置或接地的端子A。也可采用小电压。在一些实施例中，在写入操作期间，端子A上的信号没有关系；然而，为了避免对隧穿势垒108的干扰或退化，端子A设定为接地、浮置或非常低的电压。端子D连接到写入电压Vwrite，并且端子C连接到接地，使得电流127在纵向(平面内)方向上从端子D流动到端子C。Vgate施加到端子B。非铁磁自旋极化层120响应于通过非铁磁自旋极化层120的电流127和铁电层122处接收的Vgate而产生垂直自旋极化131。垂直自旋极化131扩散到自由层110中且在自由层110上施加扭矩，以将自由层110的磁化方向改变到第二方向(例如，向下)。
图4示出了读取操作期间的存储器单元100。图4示出了浮置或接地的端子B。也可采用小电压。0.1–0.5V的电压Vread施加到端子C。端子D不连接或浮置。因此，电流将通过端子A和C之间。在另一个实施例中，电压Vread施加到端子D，并且端子C不连接到装装置，导致电流在端子A和D之间通过。端子A连接到感测放大器，以感测电流129。在此情况下，感测放大器测量通过MTJ 101的电流129(从端子C或D到端子A)的强度。MTJ 101的电阻根据测量的电流来确定。在一个实施例中，如果感测放大器测量到高电阻，则系统得出储存“1”位的结论，并且如果感测放大器测量到低电阻，则系统得出储存“0”位的结论，或者反之亦然。
总之，图2示出了跨位于磁隧道结堆叠体101和铁电层122之间的非铁磁自旋极化层在第一方向上施加电流126，并且在施加电流的同时对铁电层122施加电压Vgate，以在非铁磁自旋极化层126中产生垂直自旋极化130，其对磁隧道结堆叠体101(例如，对自由层110)施加扭矩，以改变磁隧道结堆叠体的部分(例如，自由层110)的磁化方向。图3示出了跨非铁磁自旋极化层120在第二方向上施加电流127，其中在第一方向上施加电流导致对磁隧道结堆叠体写入第一数据，并且在第二方向上施加电流导致对磁隧道结堆叠体写入第二数据。第一数据与第二数据是不同的数据值。图4示出了施加通过磁隧道结堆叠体101的电流120，以感测磁隧道结堆叠体101的电阻并读取磁隧道结堆叠体101中储存的(例如，自由层110中储存的)数据。
图5示出了交叉点存储阵列的一部分，其包含具有图1所示结构的多个MRAM非易失性存储器单元。尽管交叉点存储阵列包括成千上万的存储器单元，但是图5中仅示出了四个存储器单元。四个存储器单元对应于磁隧道结堆叠体502、504、506和508，其中的每一个为图1所示的磁隧道结堆叠体101的结构。上面的磁隧道结堆叠体506和508是轨道形状中的顶部电极520。上面的磁隧道结堆叠体502和504是轨道形状中的顶部电极522。顶部电极类似于图1的端子A。
下面的磁隧道结堆叠体502和508为两层，自旋极化层532和铁电层534，其结合起来为轨道形状。下面的磁隧道结堆叠体504和506为两层，自旋极化层536和铁电层122，其结合起来为轨道形状。自旋极化层532和536与图1的自旋极化层120为相同的结构。铁电层534和538与图1的铁电层122为相同的结构。构成自旋极化层/铁电层532/534和536/538的轨道在与顶部电极520和522正交的方向上延长。
在磁隧道结506/508之下且在包括自旋极化层/铁电层532/534和536/538的轨道之下是栅电极542。在磁隧道结502/504之下且在包括自旋极化层/铁电层532/534和536/538的轨道之下是栅电极540。栅电极540和542类似于图1的栅电极124(且也可包括图1的端子D)。栅电极540/542在与自旋极化层/铁电层532/534和536/538正交的方向上延长。
图5还示出了晶体管550、552、554、556、560、562、564和566。晶体管550将顶部电极522连接到电压Vmtj，其可为小电压、零伏特或接地。在写入操作的一个实施例期间，没有电压施加到顶部电极(到端子A)；因此，晶体管550和晶体管554截止(它们的栅极处接收逻辑零)。
晶体管552将底部栅电极540连接到Vgate，并且晶体管556将底部栅电极542连接到Vgate。在图5的示例中，为了写入而选择包含磁隧道结堆叠体502的存储器单元，并且不选择其它三个所示的存储器单元。因此，底部栅电极540响应于晶体管552的栅极处提供的逻辑一由晶体管552连接到电压Vgate。类似地，因为用于磁隧道结508和506的存储器单元对于写入操作不被选择，所以晶体管556的栅极接收零而截止晶体管556。
晶体管560和562连接到自旋极化层532。这些晶体管类似于图1的端子C和D。晶体管560接收逻辑一而导通以将自旋极化层532的一端接地，并且晶体管562在其栅极处接收逻辑一以将自旋极化层532的另一端连接到Vwrite。因此，在电流施加在自旋极化层532上的同时，电压经由栅电极540施加到铁电层534，以在自旋极化层532中导致垂直自旋极化的产生，这将在磁隧道结堆叠体502的自由层上施加扭矩，以改变自由层的磁化方向。因为与磁隧道结504和506相关联的存储器单元都没有被选择，所以将自旋极化层536连接到接地的晶体管564和将自旋极化层536连接到Vwrite的晶体管566二者都截止(因为逻辑0施加到它们的栅极)。类似地，极化层532中的电流方向可能反向，以改变自旋极化的方向。
注意，图5示出了与栅电极540和栅电极542正交的铁电层534和536。在另一个实施例中，铁电层534和536与栅电极540和栅电极542为相同的尺寸、形状和/或方向，使得铁电层534和536坐落于栅电极540和542的顶部上，以与磁隧道结502/504之下的第一轨道和磁隧道结506/508之下的第二轨道形成两层轨道。
图6示出了与图5相同然而在读取操作期间的结构。顶部电极520和522分别通过晶体管554和550连接到感测放大器602和604。因为与磁隧道结堆叠体502相关联的存储器单元为了读取而被选择，而图6所示的其它三个存储器单元没有被选择，所以晶体管550导通(在其栅极处接收逻辑1)，从而将磁隧道结堆叠体502连接到感测放大器604，以便感测通过磁隧道结堆叠体502的电流(且因此，电阻)。因为与磁隧道结堆叠体506和508相关联的存储器单元没有被选择，所以晶体管554截止(在其栅极处接收逻辑0)。如图6示出的读取操作，不需要栅极电压施加到铁电层；因此，晶体管552和晶体管556截止(在它们的栅极处接收逻辑0)。晶体管562将自旋极化层532连接到Vread，并且晶体管560截止，使得读取电流流过磁隧道结堆叠体502。晶体管566将自旋极化层536连接到Vread，并且晶体管564将自旋极化层536连接到接地。因为与磁隧道结堆叠体502相关联的存储器单元被选择，所以晶体管562导通，使得Vread施加到自旋极化层532，以便驱动电流通过磁隧道结堆叠体502至感测放大器604。因为与磁隧道结堆叠体504和506相关联的存储器单元没有被选择，所以晶体管564和晶体管566二者均截止(在它们的栅极处接收逻辑0)。可替代操作是使晶体管560和晶体管562二者连接到Vread，并且使晶体管(560和562)二者导通。应注意，在此情况下，发送通过放大器604的电流的方向可能改变。
图7是可实施本文描述技术的存储器系统700的一个示例的框图。存储器系统700包括存储阵列702，存储阵列702可包含成千上万的任何存储器单元，如上参考图1-6所描述。存储阵列702的阵列端子线包含组织成行的各种(多个)字线层和组织成列的各种(多个)位线层。然而，也可实施其它的取向。存储器系统700包含行控制电路720，其输出708连接到存储阵列702的对应的字线。行控制电路720从系统控制逻辑电路770接收M行地址信号的组和一个或多个各种控制信号，并且典型地可包含用于读取和写入操作二者的电路，例如行解码器722、阵列端子驱动器724和块选择电路726。存储器系统700还包含列控制电路710，其输入/输出706连接到存储阵列702的对应的位线。列控制电路706从系统控制逻辑装置770接收N列地址信号的组和一个或多个各种控制信号，并且典型地可包含这样的电路，例如列解码器712、阵列端子接收器或驱动器714、块选择电路716以及读取/写入电路和I/O多路器。系统控制逻辑装置770从主机接收数据和指令，并且向主机提供输出数据。在其它实施例中，系统控制逻辑装置770从分开的控制器电路接收数据和指令，并且向该控制器电路提供输出数据，控制器电路与主机通信。系统控制逻辑装置770可包含一个或多个状态机、寄存器和用于控制存储器系统700的操作的其它控制逻辑装置。
在一个实施例中，图7所示的所有部件设置在单一集成电路上。例如，系统控制逻辑装置770、列控制电路710和行控制电路720形成在基板的表面上，并且存储阵列702是形成在基板上方(并且因此在系统控制逻辑装置770、列控制电路710和行控制电路720上方)的单片存储器阵列。在一些情况下，控制电路的部分可形成在与存储器阵列中的一些相同的层上。
整合了存储器阵列的集成电路通常将阵列细分成多个子阵列或块。块是存储器单元的连续组，其具有连续的字线和位线，通常不被解码器、驱动器、感测放大器和输入/输出电路断开。
在一个实施例中，行控制电路720、行解码器722、阵列驱动器724、块选择726、列控制电路710、列解码器712、驱动电路714、块选择电路716和/或系统控制逻辑装置770中的任何一个或其任何组合可看作连接到存储器阵列702的存储器单元的控制电路，并且配置为通过改变存储器单元的自由层的磁化方向而将非易失性数据编程到存储器单元中。
图8是描述将图1的MRAM存储器单元的制造为图5和6所示的交叉点存储器阵列(或其它存储结构)的部分的工艺的一个实施例的流程图。在步骤802中，在基板上或在绝缘体层上沉积且图案化栅极层。例如，图1的底部栅电极124沉积在基板上。光致抗蚀剂和硬掩模用于将底部栅极层图案化成轨道。在步骤804中，铁电层沉积在栅极层的顶部上。例如，铪锆氧化物(Hf0.5Zr0.5O2)的薄极化膜沉积在底部引线上，该处热处理预算保持在400摄氏度以下。此外，铪锆氧化物膜可通过共形ALD(原子层沉积)沉积，作为三维集成装置的选项。在一些实施例中，该膜以200至400摄氏度之间的温度沉积。在其它实施例中，该膜以300至400摄氏度之间的温度沉积。高温将铪锆氧化物转化成铁电层。在一个实施例中，铪锆氧化物膜具有小于20nm的厚度。图9A示出了在步骤804的终了的结构。如所见，在栅极层902的顶部上有铁电层904。栅极层902在步骤802中沉积。铁电层904在步骤804沉积。因为栅极层902在步骤802图案化，所以它在图9A中呈现得较窄。在一个实施例中，铁电层904类似于图5的铁电层534和538。
在图8的步骤806中，自旋极化层沉积在铁电层的顶部上。在步骤808中，自由层沉积在自旋极化层的顶部上。在步骤810中，隧穿势垒层沉积在自由层的顶部上。在步骤812中，参考层沉积在隧穿势垒的顶部上。在步骤814中，层间耦合层沉积在参考层的顶部上。在步骤816中，钉扎层沉积在层间耦合层的顶部上。步骤806至816的沉积可以采用溅射ALD、CVD(化学气相沉积)或其它工艺进行。图9B示出了步骤816的最后的结构。如所见，该结构包含栅极层902、在栅极层902的顶部上的铁电层904、在铁电层904上方的自旋极化层906、在自旋极化层906的顶部上的自由层908、在自由层908上方的隧穿势垒层910、在隧穿势垒层910的顶部上的参考层912、在参考层912上方的层间耦合层914、以及在层间耦合层914之上的钉扎层916。自旋极化层906类似于图5的自旋极化层532和536。
在图8的步骤818中，采用光致抗蚀剂和硬掩模，对磁隧道结进行图案化。具有来自材料的使用离子质谱的反馈的离子研磨蚀刻用于蚀刻钉扎层、层间耦合层、参考层、隧穿势垒和自由层。在一个实施例中，在步骤918中蚀刻的磁隧道结堆叠体蚀刻成圆。在其它实施例中，磁隧道结堆叠体蚀刻成椭圆或其它形状。图9C示出了在步骤818后结构的侧视截面图。如所见，已经蚀刻了自由层908、隧穿势垒层910、参考层912、层间耦合层914和钉扎层916(并且因此显得较窄)。然而，铁电层904和自旋极化层906尚未蚀刻。栅极层902之前进行了图案化。应注意，栅极层902的宽度和对准与层908-916可能不同。自由层908、隧穿势垒层910、参考层912、层间耦合层914和钉扎层916对应于图1的MTJ 101和图5的磁隧道结502、504、506或508的任意项。
在图8的步骤820中，光致抗蚀剂和硬掩模用于将自旋极化层906和铁电层904图案化成轨道。具有来自材料的使用离子质谱的反馈的离子研磨蚀刻用于蚀刻自旋极化层和铁电层。替代地，可采用反应离子蚀刻。图9D示出了在步骤820的最后的结构的鸟瞰图。钉扎层916的顶部示出为圆，表示层908-916的蚀刻。可见，栅极层902是与自旋极化层906正交的轨道。铁电层904在自旋极化层906之下且已经蚀刻成与自旋极化层906相同的形状。因此，自旋极化层906和铁电层904在步骤820中蚀刻成在第一方向上延长的第一公共图案，而底部栅电极902在步骤892中蚀刻成在正交于第一方向的第二方向上延长的第二图案，并且磁隧道结堆叠体在步骤818中蚀刻成不延长的且与第一图案和第二图案不同的形状。
在图8的步骤824中，结构中的开放空间填充有绝缘体，例如硅氧化物(SiO2)。在步骤826中，采用ALD、CVD或其它工艺沉积顶部电极。在步骤828中，顶部电极被图案化以形成轨道，其在与步骤802中图案化且蚀刻的底部栅电极相同的方向上。步骤802-828的结果是图5和6的结构。因此，图8的步骤802-806和820包含形成底部电极堆叠体，底部电极堆叠体包括铁电层和非磁性的自旋极化层。图8的步骤808-818包含在底部电极堆叠体上方形成磁隧道结堆叠体。
图5和9A-D示出了其中铁电层与自旋极化层为相同形状、尺寸和缺项且正交于栅电极层的实施例。在可替代实施例中，铁电层与栅电极层为相同的形状、尺寸和取向且正交于自旋极化层。图8的工艺可以以很小的适配用于制造根据可替代实施例的存储器。图10A-D示出了根据可替代实施例的图8的工艺制造的MRAM存储器单元的各阶段。在可替代实施例中，步骤802和804将包含将栅极层和铁电层沉积和图案化为相同的形状、尺寸和取向。例如，图10A示出了相同形状、尺寸和取向的栅极层902和铁电层904’。在可替代实施例中，步骤820将包含在不需要图案化/蚀刻铁电层的情况下图案化/蚀刻自旋极化层。
图10B示出了在可替代实施例中在步骤816的最后的结构。如所见，该结构包含栅极层902和铁电层904’，其蚀刻为比自旋极化层906、自由层908、隧穿势垒层910、参考层912、层间耦合层和钉扎层916更窄的轮廓。
图10C示出了在可替代实施例中在步骤818后结构的侧视截面图。如所见，已经蚀刻了自由层908、隧穿势垒层910、参考层912、层间耦合层914和钉扎层916(并且因此呈现为较窄)。然而，自旋极化层906尚未蚀刻。栅极层902和铁电层904’在之前进行了图案化。应注意，栅极层902和铁电层904’的宽度和对准与层908-916可能不相同。
图10D示出了在可替代实施例中在步骤820的最后的结构的鸟瞰图。钉扎层916的顶部示出为圆，表示层908-916的蚀刻。可见，铁电层904’是正交于自旋极化层906的轨道。栅极层902设在铁电层904’之下且已经蚀刻为与自旋极化层904’相同的形状。
上面描述了确切地转换的新式MRAM存储器单元的结构、操作和制造方法。
在一个示例性实施方式中，铁电层和非铁磁自旋极化层配置为使铁电层处接收的外部电压产生跨铁电层的电场，以改变非铁磁自旋极化层中产生的自旋电流，从而产生对磁隧道结堆叠体施加扭矩的垂直自旋极化。
一个实施例包含一种装置，该装置包含能够改变磁化方向的自由层、在自由层附近的钉扎层(钉扎层具有固定的磁化方向)、在钉扎层和自由层之间的绝缘层、以及用于产生电流诱导垂直自旋极化的机构，电流诱导垂直自旋极化在自由层上施加扭矩以改变自由层的磁化方向。
一个实施例包含装置，该装置包含布置成交叉点阵列的多个非易失性存储器单元。存储器单元的每一个包含连接到第一端子的磁隧道结堆叠体、铁电层、在磁隧道结堆叠体和铁电层之间的金属层、以及与所述铁电层接触且连接到第二端子的导电栅极层。金属层连接到第三端子和第四端子。金属层配置为在栅极层于第二端子接收电压的同时通过使电流在第三端子和第四端子之间流过而产生垂直自旋极化。
一个实施例包含一种方法，该方法包含向磁隧道结堆叠体写入第一数据，包含：跨位于磁隧道结堆叠体和铁电层之间的非铁磁自旋极化层在第一方向上施加平面内电流；以及在跨非铁磁自旋极化层在第一方向上施加平面内电流的同时向与铁电层接触的栅极层施加电压，以在非铁磁自旋极化层中产生垂直自旋极化，其对磁隧道结堆叠体施加扭矩以改变磁隧道结堆叠体的部分的磁化方向。
一个实施例包含一种方法，该方法包含形成包含铁电层和非铁磁自旋极化层的底部电极堆叠体；以及在底部电极堆叠体上方形成磁隧道结堆叠体。为了本申请文件的目的，说明书中可能使用了“实施例”、“一个实施例”、“一些实施例”或“另一个实施例”，其可用于描述不同的实施例或相同的实施例。
为了本申请文件的目的，连接可以是直接连接或间接连接(例如，经由一个或多个其它零件)。在某些情况下，当元件称为连接或耦合到另一个元件时，该元件可直接连接到另一个元件或经由介于中间的元件间接连接到另一个元件。当元件称为直接连接到另一个元件时，则该元件和另一个元件之间没有介于中间的元件。如果两个装置直接或间接连接使得它们可在它们之间通信电子信号，则两个装置是“通信”的。连接包含电连接和机械连接，并且也可包含接触的两种材料。
为了本申请文件的目的，术语“基于”可看作“至少部分地基于”。
为了本申请文件的目的，在没有附加上下文的情况下，诸如“第一”对象、“第二”对象和“第三”对象的数字术语的使用可能不意味着对象的顺序，而是替代地用于识别不同对象的识别目的。
为了本申请文件的目的，术语对象“集合”可能是指一个或多个对象的“集合”。
为了说明和描述的目的前面已经给出了详细描述。它并不是穷举的，也不限于所披露的确切形式。根据上述教导，许多修改和变化是可能的。选择所描述的实施例是为了更好地说明所公开技术的原理及其实际应用，从而能使本领域的技术人员更好地在不同的实施例中加以利用，并且适于所期待的特定应用而加以各种修改。旨在范围由所附的权利要求限定。

Claims (10)

1.一种装置，包括：
磁隧道结堆叠体；
铁电层；以及
非铁磁自旋极化层，该非铁磁自旋极化层位于该磁隧道结堆叠体和该铁电层之间。
2.如权利要求1所述的装置，其中：
该非铁磁自旋极化层配置为响应于通过该非铁磁自旋极化层的电流和在该铁电层处接收的电压产生垂直自旋极化，该垂直自旋极化在该磁隧道结堆叠体上施加扭矩以改变该磁隧道结堆叠体的一部分的磁化方向。
3.如权利要求1所述的装置，还包括：
导电栅极层，该导电栅极层与该铁电层接触；
第一端子，该第一端子连接到该磁隧道结堆叠体；
第二端子，该第二端子连接到该栅极层；
第三端子，该第三端子连接到该非铁磁自旋极化层；以及
第四端子，该第四端子连接到该非铁磁自旋极化层。
4.如权利要求3所述的装置，其中：
该非铁磁自旋极化层配置为在该第二端子处接收电压时，响应于该第三端子和该第四端子之间的电流产生垂直自旋极化，该垂直自旋极化在该磁隧道结堆叠体上施加扭矩以改变该磁隧道结堆叠体的一部分的磁化方向。
5.如权利要求4所述的装置，其中：
该磁隧道结堆叠体包含连接到该第一端子的具有固定磁化方向的第一层、能够改变磁化方向的磁自由层、以及在该第一层和该自由层之间的绝缘层；并且
在没有电流流过该磁隧道结堆叠体的情况下，该垂直自旋极化在该自由层上施加扭矩。
6.如权利要求5所述的装置，其中：
该自由层配置为响应于从该第一端子到该第三端子或该第四端子通过该磁隧道结的电流，通过感测该磁隧道结的电阻来被读取。
7.如权利要求4所述的装置，其中：
该磁隧道结堆叠体包括连接到该第一端子的具有固定磁化方向的第一层、能够改变磁化方向的磁自由层、以及在该第一层和该自由层之间的绝缘层；并且
该垂直自旋极化响应于流过该磁隧道结堆叠体的电流而在该自由层上施加扭矩。
8.如权利要求4所述的装置，其中：
该铁电层是平面的；
该非铁磁自旋极化层是平面的；
该电流是平面内的；
该垂直自旋极化垂直于该平面内电流；并且
该磁隧道结堆叠体、该铁电层以及该非铁磁自旋极化层构成磁阻式存储器单元。
9.如权利要求1所述的装置，其中：
该铁电层是Hf0.5Zr0.5O2且具有小于30nm的厚度；并且
该非铁磁自旋极化层包括原子序数大于72的金属。
10.如权利要求1所述的装置，还包括：
与该铁电层接触的导电栅极层，该铁电层和该非铁磁自旋极化层配置为使在该栅极层处接收的外部电压产生跨该铁电层的电场，以产生对该磁隧道结堆叠体施加扭矩的垂直自旋极化。
CN201810219002.8A 2017-06-09 2018-03-16 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元 Pending CN109036485A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/618,878 2017-06-09
US15/618,878 US10276783B2 (en) 2017-06-09 2017-06-09 Gate voltage controlled perpendicular spin orbit torque MRAM memory cell

Publications (1)

Publication Number Publication Date
CN109036485A true CN109036485A (zh) 2018-12-18

Family

ID=64334229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810219002.8A Pending CN109036485A (zh) 2017-06-09 2018-03-16 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元

Country Status (3)

Country Link
US (1) US10276783B2 (zh)
CN (1) CN109036485A (zh)
DE (1) DE102018105979A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265479A (zh) * 2019-05-27 2019-09-20 叶建国 逻辑器件、逻辑组件及其制造方法
CN110418973A (zh) * 2017-06-12 2019-11-05 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN112002722A (zh) * 2020-07-21 2020-11-27 中国科学院微电子研究所 自旋电子器件、sot-mram存储单元、存储阵列以及存算一体电路
WO2021017902A1 (zh) * 2019-07-31 2021-02-04 浙江驰拓科技有限公司 自旋轨道矩磁性存储单元及其制备方法
CN112701215A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram
CN112701214A (zh) * 2020-12-28 2021-04-23 西安交通大学 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器
CN112701217A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法
CN112701216A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁多层结构及sot-mram
CN112736195A (zh) * 2020-12-28 2021-04-30 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
CN112767979A (zh) * 2020-12-28 2021-05-07 西安交通大学 一种磁多层膜结构及自旋转移矩磁随机存储器
CN113129955A (zh) * 2019-12-31 2021-07-16 台湾积体电路制造股份有限公司 磁存储器器件和磁存储器及其制造方法
CN113224232A (zh) * 2021-04-26 2021-08-06 中国科学院微电子研究所 基于底电极垂直向电压控制的sot-mram及制造、写入方法
CN113243052A (zh) * 2019-11-18 2021-08-10 西部数据技术公司 电场可控制的自旋滤波器隧道结磁阻存储器设备及其制造方法
CN113544780A (zh) * 2019-03-15 2021-10-22 索尼半导体解决方案公司 半导体电路和电子设备
CN116017986A (zh) * 2023-01-17 2023-04-25 之江实验室 逻辑门电路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019073333A1 (ja) * 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US11430498B2 (en) 2018-05-09 2022-08-30 Tohoku University Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element
US11488647B2 (en) * 2018-06-28 2022-11-01 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
FR3091412B1 (fr) 2018-12-28 2022-05-20 Thales Sa Dispositif électronique, porte numérique, composant analogique et procédé de génération d’une tension
US10891999B1 (en) 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11145808B2 (en) 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11024357B1 (en) * 2019-12-18 2021-06-01 Samsung Electronics Co., Ltd. Nonvolatile memory cell and nonvolatile memory device comprising the same
US11152048B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
EP3916729A1 (en) * 2020-05-26 2021-12-01 Antaios Magnetic memory element having deterministic switching and method for writing such magnetic memory element
KR102394058B1 (ko) * 2020-10-15 2022-05-04 한국과학기술연구원 층상구조 자성체를 포함하는 전압 제어 자기 저항 소자
EP3996093A1 (en) * 2020-11-06 2022-05-11 Antaios SAS Magnetic random access memory cell and method for writing and reading such memory element
FR3118307B1 (fr) * 2020-12-18 2025-01-17 Commissariat Energie Atomique Dispositif de modification de la direction d’aimantation d’une couche magnétique, système spintronique et procédé associés
CN112635657B (zh) * 2020-12-29 2025-01-03 厦门大学 一种无线能量采集系统、自旋二极管及其制备方法
CN113328034A (zh) * 2021-04-28 2021-08-31 中国科学院微电子研究所 存储单元及其数据写入和读取方法、存储器、电子设备
US11474167B1 (en) * 2021-08-13 2022-10-18 National University Of Singapore Method and an apparatus for detecting a magnetic field
US20230225218A1 (en) * 2022-01-13 2023-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and methods of forming the same
US12106790B2 (en) 2022-03-24 2024-10-01 Sandisk Technologies Llc Magnetoresistive memory device and method of operating same using ferroelectric-controlled exchange coupling
US12211535B2 (en) * 2022-03-24 2025-01-28 Sandisk Technologies Llc Magnetoresistive memory device and method of operating same using ferroelectric-controlled exchange coupling
CN119183297B (zh) * 2024-11-26 2025-04-18 青岛海存微电子有限公司 半导体器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365212A (en) * 1992-08-03 1994-11-15 Kabushiki Kaisha Toshiba Magnetoresistance effect element
US5500633A (en) * 1992-08-03 1996-03-19 Kabushiki Kaisha Toshiba Magnetoresistance effect element
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
US20160276006A1 (en) * 2013-10-18 2016-09-22 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US20160365133A1 (en) * 2014-03-17 2016-12-15 Kabushiki Kaisha Toshiba Non-volatile memory device
WO2016204835A1 (en) * 2015-06-16 2016-12-22 Spin Transfer Technologies, Inc. Precessional spin current structure for mram

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1310962A1 (en) 2001-11-08 2003-05-14 Hitachi Ltd. Magnetic memory cell
WO2006010258A1 (en) 2004-07-27 2006-02-02 University Of Toronto Tunable magnetic switch
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US20100102369A1 (en) 2008-10-29 2010-04-29 Seagate Technology Llc Ferroelectric memory with magnetoelectric element
KR101715861B1 (ko) * 2010-12-02 2017-03-14 삼성전자주식회사 중수소 어닐링을 이용한 반도체 소자 형성방법
US9281467B2 (en) 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
US8889433B2 (en) 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
CN107004440B (zh) * 2014-07-17 2021-04-16 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
US9589619B2 (en) 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365212A (en) * 1992-08-03 1994-11-15 Kabushiki Kaisha Toshiba Magnetoresistance effect element
US5500633A (en) * 1992-08-03 1996-03-19 Kabushiki Kaisha Toshiba Magnetoresistance effect element
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
US20160276006A1 (en) * 2013-10-18 2016-09-22 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US20160365133A1 (en) * 2014-03-17 2016-12-15 Kabushiki Kaisha Toshiba Non-volatile memory device
WO2016204835A1 (en) * 2015-06-16 2016-12-22 Spin Transfer Technologies, Inc. Precessional spin current structure for mram

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110418973A (zh) * 2017-06-12 2019-11-05 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN110418973B (zh) * 2017-06-12 2022-04-29 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN113544780A (zh) * 2019-03-15 2021-10-22 索尼半导体解决方案公司 半导体电路和电子设备
CN110265479B (zh) * 2019-05-27 2024-05-31 叶建国 逻辑器件、逻辑组件及其制造方法
CN110265479A (zh) * 2019-05-27 2019-09-20 叶建国 逻辑器件、逻辑组件及其制造方法
WO2021017902A1 (zh) * 2019-07-31 2021-02-04 浙江驰拓科技有限公司 自旋轨道矩磁性存储单元及其制备方法
CN113243052A (zh) * 2019-11-18 2021-08-10 西部数据技术公司 电场可控制的自旋滤波器隧道结磁阻存储器设备及其制造方法
CN113129955B (zh) * 2019-12-31 2024-05-28 台湾积体电路制造股份有限公司 磁存储器器件和磁存储器及其制造方法
CN113129955A (zh) * 2019-12-31 2021-07-16 台湾积体电路制造股份有限公司 磁存储器器件和磁存储器及其制造方法
CN112002722A (zh) * 2020-07-21 2020-11-27 中国科学院微电子研究所 自旋电子器件、sot-mram存储单元、存储阵列以及存算一体电路
CN112002722B (zh) * 2020-07-21 2024-04-12 中国科学院微电子研究所 自旋电子器件、sot-mram存储单元、存储阵列以及存算一体电路
WO2022016626A1 (zh) * 2020-07-21 2022-01-27 中国科学院微电子研究所 自旋电子器件、sot-mram存储单元、存储阵列以及存算一体电路
CN112701216A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁多层结构及sot-mram
CN112701214B (zh) * 2020-12-28 2023-09-01 西安交通大学 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器
CN112767979A (zh) * 2020-12-28 2021-05-07 西安交通大学 一种磁多层膜结构及自旋转移矩磁随机存储器
CN112736195A (zh) * 2020-12-28 2021-04-30 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
CN112701215B (zh) * 2020-12-28 2023-01-06 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram
CN112701215A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram
CN112701214A (zh) * 2020-12-28 2021-04-23 西安交通大学 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器
CN112701217A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法
CN112736195B (zh) * 2020-12-28 2023-09-01 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
CN112767979B (zh) * 2020-12-28 2023-10-27 西安交通大学 一种磁多层膜结构及自旋转移矩磁随机存储器
CN112701216B (zh) * 2020-12-28 2024-01-23 西安交通大学 一种磁多层结构及sot-mram
CN112701217B (zh) * 2020-12-28 2024-01-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法
CN113224232B (zh) * 2021-04-26 2024-02-02 中国科学院微电子研究所 基于底电极垂直向电压控制的sot-mram及制造、写入方法
CN113224232A (zh) * 2021-04-26 2021-08-06 中国科学院微电子研究所 基于底电极垂直向电压控制的sot-mram及制造、写入方法
CN116017986B (zh) * 2023-01-17 2023-08-15 之江实验室 逻辑门电路
CN116017986A (zh) * 2023-01-17 2023-04-25 之江实验室 逻辑门电路

Also Published As

Publication number Publication date
US20180358542A1 (en) 2018-12-13
US10276783B2 (en) 2019-04-30
DE102018105979A1 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
CN109036485A (zh) 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元
CN110957420B (zh) 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
KR102249705B1 (ko) 스핀 스와핑 유도 스핀 전류를 사용한 수직 sot-mram 메모리 셀
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
US8779496B2 (en) Spin FET, magnetoresistive element and spin memory
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US11569439B2 (en) Double spin filter tunnel junction
US9461243B2 (en) STT-MRAM and method of manufacturing the same
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
KR20080070597A (ko) 자기 저항 소자 및 자기 메모리
CN106374035A (zh) 使用外部铁磁偏置膜的压控磁各向异性切换装置
WO2015034553A1 (en) Nonvolatile memory device employing thin film transistors and schottky diodes
CN103858169B (zh) 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
KR20090113327A (ko) 등급화된 층을 갖는 비휘발성 자기 메모리 소자
US10783943B2 (en) MRAM having novel self-referenced read method
JP2007300078A (ja) 磁気メモリ素子
US20170084825A1 (en) Magnetic tunnel junction device and semiconductor memory device
EP2656346B1 (en) Memory array having local source lines
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
US10460778B2 (en) Perpendicular magnetic tunnel junction memory cells having shared source contacts
CN114730588A (zh) 隧穿变磁阻存储器设备及其操作方法
JP2013055088A (ja) 磁気抵抗素子及び磁気記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20250331

Address after: U.S.A.

Applicant after: SANDISK TECHNOLOGIES Inc.

Country or region after: U.S.A.

Address before: texas

Applicant before: SANDISK TECHNOLOGIES LLC

Country or region before: U.S.A.