CN108880492A

CN108880492A - D类音频放大器及其输出级功率消耗的降低方法

Info

Publication number: CN108880492A
Application number: CN201810432353.7A
Authority: CN
Inventors: 米克尔·霍耶比
Original assignee: Infineon Technologies Austria AG
Current assignee: Cirrus Logic International Semiconductor Ltd
Priority date: 2017-05-11
Filing date: 2018-05-08
Publication date: 2018-11-23
Anticipated expiration: 2038-05-08
Also published as: KR20180124763A; JP7176859B2; US20180331660A1; JP2018191295A; CN108880492B; EP3402070A1; KR102581815B1; US10511263B2; EP3402070B1

Abstract

本发明涉及一种D类音频放大器及其输出级功率消耗的降低方法，该D类音频放大器包括用于接收音频信号并将音频信号转换为具有预定载波频率的调制音频信号的调制器。D类音频放大器还包括：输出级，该输出级包括在第一DC电源电压和第二DC电源电压之间级联耦接的多个功率晶体管；以及多个栅极驱动器，该多个栅极驱动器被配置为生成到所述多个功率晶体管的相应调制栅极驱动信号。控制器被配置为基于音频信号的电平来调节施加到输出级的第一功率晶体管的第一调制栅极驱动信号的电平。

Description

D类音频放大器及其输出级功率消耗的降低方法

技术领域

本发明涉及D类音频放大器，其包括用于接收音频信号并将音频信号转换为具有预定载波频率的调制音频信号的调制器。D类音频放大器还包括输出级，该输出级包括：在第一DC电源电压和第二DC电源电压之间级联耦接的多个功率晶体管；以及多个栅极驱动器，该多个栅极驱动器被配置为生成到所述多个功率晶体管的相应调制栅极驱动信号。控制器被配置为基于音频信号的电平来调节施加到输出级的第一功率晶体管的第一调制栅极驱动信号的电平。

背景技术

D类音频放大器众所周知并被广泛认可为通过切换扬声器负载两端的调制音频信号(例如脉冲宽度调制(PWM)或脉冲密度调制(PDM))来提供扬声器负载的节能音频驱动。D类音频放大器通常包括H桥驱动器，该H桥驱动器具有耦接到扬声器负载的相应侧或端子的成对的输出端子，以在扬声器两端施加相反相位的脉冲宽度调制或脉冲密度调制的音频信号。在现有技术的基于PWM的D类放大器中已经使用了用于脉冲宽度调制的音频信号的几种调制方案。在所谓的AD调制中，H桥的每个输出端子或节点处的脉冲宽度调制音频信号在相反相位的两个不同电平之间切换(switched)或切换(toggles)。两个不同电平通常分别对应于上和下电源轨，例如输出级的正和负DC电源。在所谓的BD调制中，扬声器负载两端的脉冲宽度调制信号在三个电平之间交替切换，在所述三个电平中，两个电平对应于上述的上和下DC电源，而第三电平为零，其通过将扬声器负载的两个端子同时拉至DC电源轨中之一来获得。如在申请人的共同未决专利申请PCT/EP2011/068873中所描述的多级PWM调制中，通常被设定为正和负DC电源轨之间的中间电源电平的第三电源电压电平被施加到输出驱动器的输出节点，使得可以通过适当配置的输出驱动器在扬声器负载两端施加例如3级或5级脉冲宽度调制信号。

然而，本领域中仍然需要降低D类音频放大器的功率消耗，特别是在小音频输出电平和静态操作时，以延长便携式音频设备的电池寿命，减少散热等。在小输出信号电平下，输出或功率级的输出晶体管的电容性开关损耗可以表示D类音频放大器的总功率消耗的很大部分，并因此在这些操作条件下使总功率效率次优化。

发明内容

本发明的第一方面涉及一种D类音频放大器，包括：

用于接收音频信号的输入节点或端子；

调制器，被配置为接收音频信号并将音频信号转换为具有预定载波或调制频率的调制音频信号；

输出级，包括在第一DC电源电压(Pvdd)和第二DC电源电压(Pvss)之间级联耦接的多个功率晶体管；

多个栅极驱动器，包括耦接到调制音频信号的相应输入端，并且所述多个栅极驱动器被配置为生成到所述多个功率晶体管的相应调制栅极驱动信号，用于在导通状态和非导通状态之间重复地切换每个功率晶体管。

D类音频放大器还包括控制器，该控制器被配置为确定音频信号的电平并且基于所确定的音频信号的电平来至少调节输出级的第一功率晶体管的第一调制栅极驱动信号的电平或电压。

D类音频放大器可以在各种输出级拓扑如H桥拓扑或单端拓扑中包括2级AD或BD类脉冲密度调制(PDM)或两级或多级脉冲宽度调制(PWM)。D类音频放大器的DC电源电压即第一和第二DC电源电压之间的差可以在5伏和120伏之间。DC电源电压可以被提供作为单极性或双极性DC电压，例如相对于接地参考GND为+40伏或+/-20伏。

第一调制栅极驱动信号的电平或电压可以例如在第一调制栅极驱动信号的特定占空比下由第一调制栅极驱动信号的峰值电压、峰-峰电压、平均电压、RMS电压等来表示。

控制器可以是基于与D类音频放大器的任何时钟信号异步操作的组合逻辑的相对简单的数字电路。在该实施方式中，控制器可以根据自定时机构进行操作，并且包括一些适当配置的有源和无源组件和门，以确定音频信号的电平并调节第一调制栅极驱动信号的电压。然而，控制器的其他实施方式可以包括与D类音频放大器的主系统时钟信号或其他系统时钟信号同步操作的时钟时序逻辑。在后一实施方式中，控制器可以例如包括可编程逻辑电路或软件可编程或硬连线的数字信号处理器(DSP)或通用微处理器。

输出级包括至少两个级联功率晶体管，例如四个、六个或八个级联功率晶体管。输出级的所述多个级联功率晶体管优选地包括沉积在诸如硅、氮化镓或碳化硅等半导体衬底上的至少一个N沟道场效应晶体管，诸如NMOS、LDNMOS或IGBT。在输出级的某些实施方式中，所有功率晶体管被实现为N型MOS晶体管。在替选的实施方式中，至少在输出节点与第一或最高DC电源电压(Pvdd)之间级联耦接的功率晶体管是P型MOS晶体管。因此，不需要将P型MOS晶体管的栅极端子驱动至高于第一DC电源电压的DC电压。

第一调制栅极驱动信号或驱动电压的频率以及输出级的附加功率晶体管的附加调制栅极驱动信号的频率可以在100kHz与10MHz之间，例如在250kHz与2MHz之间。第一调制栅极驱动信号的频率通常将对应于D类音频放大器的开关频率。开关频率可以取决于诸如所选择的调制类型如脉冲宽度调制(PWM)、脉冲密度调制(PDM)或空间矢量调制(SVM)等因素以及D类放大器的各种性能指标。输出级的每个功率晶体管因此可以在音频放大器的开关频率下在其导通状态和非导通状态之间切换，这导致功率晶体管的各种寄生电容和电阻中的相当大的功率耗散，特别是通过对功率晶体管的各个栅极电容进行充电和放电导致的功率损耗。现有技术的D类音频放大器的输出晶体管的后者电容性功率损耗大体上保持恒定，而与音频信号的电平无关。这是由输出级的功率晶体管的调制栅极驱动信号的恒定电平(例如表示为峰-峰电压)引起的。因此，D类音频放大器的总功率消耗的很大一部分是由在小电平音频信号(输送到扬声器的功率为小的情况)下与功率晶体管的充电和放电栅极电容相关联的电容性功率损耗引起的。这种机制在小音频电平下显著降低了D类音频放大器的功率转换效率。

通过根据本发明的D类音频放大器防止或者至少显著地减小了在小音频电平下现有技术的D类音频放大器的功率转换效率的不希望的降低。根据音频信号的电平，可以在至少第一电平和第二电平之间调节的第一调制栅极驱动信号的可调节特性允许控制器将第一功率晶体管的导通电阻与其中的电容性功率耗散进行交换。因此，当音频信号电平为高并且通过一个或多个功率晶体管的输出电流同样为高时，第一调制栅极驱动信号的最高电平可以对应于在第一功率晶体管的阈值电压以上的栅源电压3V至8V。调制栅极驱动信号的高电压导致D类音频的小输出电阻，并导致扬声器负载的功率高效驱动，因为一个或多个功率晶体管中的电阻性功率损耗通过相对小的导通电阻——至少到对于一个或多个功率晶体管的特定类型和物理尺寸是可能的程度——被最小化。相反，在调制栅极驱动信号的相对低或小的电压或振幅下，例如在上述高栅源电压的三分之一和五分之一之间，与栅极驱动器对功率晶体管的栅极电容的重复充电和放电相关联的充电损耗显著减小。虽然栅极充电损耗的这种降低是以功率晶体管的更高导通电阻为代价的，并且因此D类音频放大器的输出电阻更高，但这可能对D类放大器的总功率损耗几乎没有影响。小的影响是由于在低音频信号电平下通过功率晶体管的相对小的输出电流引起的。

因此，控制器可以被配置为增加第一调制栅极驱动信号的电压或电平以增加音频信号的电平。控制器可以应用几种不同的机制来实现这种效果。控制器可以被配置为随着音频信号的电平的增大而逐步增大或逐渐增大第一调制栅极驱动信号的电平或电压。第一调制栅极驱动信号的逐步电平增大可以基于音频信号的电平与信号电平阈值或几个信号电平阈值之间的比较，使得第一调制栅极驱动信号的电压在每个信号电平阈值的交叉处增大。因此，控制器的一个实施方式被配置为将所确定的音频信号的电平与信号电平阈值进行比较；并且

如果音频信号的电平小于信号电平阈值，则选择第一调制栅极驱动信号的第一电平；或者

如果音频信号的电平大于信号电平阈值，则选择第一调制栅极驱动信号的第二电平，其中，第二电平大于第一电平。第一电平和第二电平可以各自由第一调制栅极驱动信号的峰-峰电压表示。本领域技术人员将理解，第一调制栅极驱动信号可以跨第一功率晶体管的栅极和源极节点或端子来施加。因此，一个或多个栅极驱动器可以连接到并且驱动输出级拓扑中的高侧布置的功率晶体管，如以下参考附图详细讨论的。

第一调制栅极驱动信号的第一电平和第二电平可以通过相应的DC参考电压来固定，每个DC参考电压可以由第一栅极驱动器生成或者从合适的外部DC电压源或电源输入到第一栅极驱动器。根据一个这样的实施方式，第一栅极驱动器包括：第一DC参考电压，被配置为设定第一调制栅极驱动信号的第二电平；以及第一DC参考电压发生器。第一DC参考电压发生器包括第一阈值检测器，第一阈值检测器被配置为估计第一功率晶体管的阈值电压，并且还被配置为根据第一DC参考电压和估计的阈值电压之间的差来得到第二DC参考电压。

第一DC参考电压发生器优选地被配置为：根据第一DC参考电压和估计的阈值电压之间的差估计第一功率晶体管的第一过驱动电压并且确定第一过驱动电压的预定比例。第一过驱动电压的预定比例被加到所估计的第一功率晶体管的阈值电压。此后根据第一过驱动电压的预定比例和所估计的阈值电压来得到第二DC参考电压。

由第一阈值检测器估计的阈值电压的准确度可以通过利用与第一功率晶体管相同类型的测试晶体管来提高，因为该特征确保第一功率晶体管和测试晶体管的电特性(特别是阈值电压)跟踪半导体工艺变化和温度变化，如在下面参考附图另外详细讨论的。第一阈值检测器的一个这样的实施方式包括与第一功率晶体管相同类型的测试晶体管，所述第一阈值检测器被配置为：

向耦接有二极管的测试晶体管间歇地或连续地施加测试电流；以及

根据耦接有二极管的测试晶体管两端的电压降来估计第一功率晶体管的阈值电压。耦接有二极管的测试晶体管两端的电压降可以被存储或保持在电容元件例如电容器上，并且由控制器读取或经由模数转换器由控制器采样和编码。耦接有二极管的测试晶体管两端的电压降可以用作阈值电压的估计。

第一栅极驱动器可以包括连接在第一功率晶体管的栅极端子和源极端子之间以向其施加第一调制栅极驱动信号的第一反相器或第一缓冲器，其中，第一反相器或缓冲器的电源电压根据模式控制信号可选择性地连接到第一DC参考电压和第二DC参考电压。第一反相器或缓冲器可以被看作是具有可编程或可调节的电源电压的反相器或缓冲器结构，其中可编程电源电压例如可以通过控制器例如经由编程线或接口在第一DC参考电压和第二DC参考电压之间切换，如在下面参考附图另外详细讨论的。

在一些实施方式中，输出级的多个功率晶体管可以专门由N型MOS晶体管组成，而替选实施方式至少包括具有与第一功率晶体管相反的极性的第二功率晶体管。第二功率晶体管由第二栅极驱动器驱动；所述控制器被配置为基于所确定的音频信号的电平来调节在第二功率晶体管的栅极端子和源极端子之间由第二栅极驱动器施加的第二调制栅极驱动信号的电平。

第二栅极驱动器可以包括与第一栅极驱动器相同的特征，使得控制器可以被进一步配置为：

如果音频信号的电平小于音频电平阈值，则选择第二调制栅极驱动信号的第一电平；

如果音频信号的电平大于信号电平阈值，则选择第二调制栅极驱动信号的第二电平，其中，第二电平大于第一电平。

由于第一功率晶体管和第二功率晶体管的极性相反，它们各自的阈值电压可能呈现出对半导体工艺变化和温度变化的不良跟踪。因此可以通过利用用于第二功率晶体管的单独的阈值检测器来提高第二功率晶体管的阈值电压的估计的准确度。根据后一实施方式，第二栅极驱动器包括：

第二阈值检测器，被配置为估计第二功率晶体管的阈值电压；

第二DC参考电压，被配置为设定第二调制栅极驱动信号的第二电平。第二栅极驱动器可以另外包括第二DC参考电压发生器，其被配置为根据第二DC参考电压与估计的第二阈值电压之间的差得到第三DC参考电压。第二栅极驱动器还可以被配置为确定第二过驱动电压的预定比例并且将估计的第二功率晶体管的阈值电压与其相加以设定用于设定第二调制栅极驱动信号的第一电平的第三DC参考电压。

输出级的多个功率晶体管可以至少包括与第一功率晶体管相同极性的附加功率晶体管，例如，第三功率晶体管。附加功率晶体管的栅极输入优选地由放大器的附加栅极驱动器提供的附加调制栅极驱动信号来驱动。因此，控制器可以被配置为基于所确定的音频信号的电平经由附加栅极驱动器来调节附加调制栅极驱动信号的电平。本领域技术人员将理解，控制器可以被配置为以与先前讨论的第一调制栅极驱动信号的调节方法中的任何方法对应的方式调节附加调制栅极驱动信号的电平。

D类音频放大器的输出级可以包括在中间节点处电互连的上支路和下支路，所述中间节点可连接到扬声器负载。上支路和下支路形成半桥驱动器。上支路可以至少包括第一功率晶体管，并且下支路至少包括第二功率晶体管。在多级输出级中，上支路和下支路中的每一个包括两个或更多个串联连接或堆叠的功率晶体管，如以下参考附图另外详细讨论的。如果输出级的上支路包括一个或几个N型MOS晶体管，则它们各自的栅极驱动器可以具有连接到由电压倍增器或电荷泵生成的单独的高侧电压源的电源电压。电压倍增器或电荷泵可以被配置为生成高于高DC电源电压或第一DC电源电压(Pvdd)、在2V和5V之间的高侧电压。

本领域技术人员将认识到，整个D类音频放大器或至少其所有有源器件可以形成或集成在诸如CMOS或DMOS集成电路等半导体衬底上。该半导体衬底提供了坚固且低成本的单芯片D类音频放大器，这特别适用于大批量消费者导向的音频应用，如电视机、手机和MP3播放器，在这些应用中成本是重要参数。

本发明的第二方面涉及一种通过控制调制栅极驱动信号的电平来降低D类音频放大器的输出级的功率消耗的方法，所述方法包括：

将音频输入信号施加到D类音频放大器；

调制音频输入信号以生成在预定载波或调制频率下的调制音频信号；

确定音频信号的电平；

根据调制音频信号得到用于输出级的多个功率晶体管的相应调制栅极驱动电压，以在相应导通状态和非导通状态之间重复地切换所述多个功率晶体管；

基于所确定的音频信号的电平来调节至少第一调制栅极驱动电压的电平，使得相比于低于信号电平阈值的音频信号电平，对于超过信号电平阈值的音频信号电平，第一调制栅极电压的电平更大。

该方法还可以包括：

对于超过音频电平阈值的音频信号电平选择第一调制栅极驱动电压的第二固定电平；

对于低于音频电平阈值的音频信号电平选择第一调制栅极驱动电压的第一固定电平。

附图说明

结合附图更详细地描述本发明的优选实施方式，在附图中：

图1示意性地示出了根据本发明的示例性实施方式的具有水平可调节的调制栅极驱动信号的D类音频放大器；

图2A示出了根据本发明的第一实施方式的D类音频放大器的H桥输出级和相关联的栅极驱动器；

图2B示出了根据本发明的第二实施方式的D类音频放大器的单端多级输出级和相关联的栅极驱动器；

图3是在图1所示的D类音频放大器中应用的示例性栅极驱动器的简化框图；

图4是示例性栅极驱动器的DC参考电压发生器的简化框图；以及

图5示出了示例性栅极驱动器的栅极资源电路的晶体管级示意图。

具体实施方式

图1示意性地示出了根据本发明的示例性实施方式的基于PWM的D类音频放大器1100，其包括单端或平衡/差分H桥输出级1109，例如类似于图2B所示的单端多级输出级1109-1或图2A所示的H桥输出级1109。该D类音频放大器1100基于所检测到的音频信号的电平(level)来利用对输出级1109的功率晶体管的一个或多个调制栅极驱动信号的相应电平或电压的精密控制，以达到在小电平的音频信号下功率消耗的减小，如在下面另外详细讨论的。

D类音频放大器1100包括用于接收音频输入信号的输入端子或节点。D类音频放大器1100还包括布置在可调节环路滤波器1103前面的模拟求和节点1101，用于接收在音频输入节点处的模拟音频输入信号。根据输出级1109的输出电压来导出反馈信号1115，所述输出电压在可选输出滤波器电路1113之前并且经由反馈衰减器1111耦接到求和节点1101。通过求和节点1101从模拟音频输入信号中减去输出电压以形成误差信号或差信号，该误差信号或差信号被施加到固定或可调节环路滤波器1103的输入端。可调节环路滤波器1103可以具有多个拓扑并且通常至少包括一个积分器或多个级联积分器，如示意性示出的。积分器在图1中通过积分器符号和相应的增益系数k₁至k_n示意性示出，它们可操作来在误差信号被发送到调制器1105之前对误差信号进行低通滤波。调制器1105被配置用于接收在环路滤波器1103的输出端处提供的低通滤波音频信号并将该音频信号转换成在预定载波或调制频率下的调制音频信号。调制器1105可以例如包括模拟或数字脉冲宽度调制器(PWM)电路或模拟或数字脉冲密度调制器电路(PDM)。PWM调制器1105的调制或载波频率可以由例如布置在控制器1117内的时钟电路1121来控制，控制器1117生成与调制器1105同步的脉冲。D类音频放大器可以包括可调节PWM调制频率，其可以在音频输入信号的多个预设值(例如分别对应于高电平、中电平和低电平的150kHz、300kHz和600kHz)之间切换。在许多有用的实施方式中，调制频率的最大设定可以在300kHz和5MHz之间。

D类音频放大器1100包括栅极驱动电路或块1107，其包括多个单独的栅极驱动器，所述多个单独的栅极驱动器具有直接或间接耦接到由调制器1105提供的调制音频信号的相应输入端。调制器1105可以被配置为获取调制音频信号的多个相位并且将这些相位提供给多个栅极驱动器中的相应栅极驱动器以设定多个功率晶体管的调制栅极驱动信号之间的期望的相位关系。调制栅极驱动信号被施加到输出级1109的多个功率或输出晶体管中的相应晶体管，使得每个功率晶体管根据所讨论的调制栅极驱动信号在导通状态和非导通状态之间重复地切换，如下所述。一些栅极驱动器可以包括电平移位器，特别在连接到栅极驱动器的输出端的功率晶体管被布置在输出级的高侧的情形下。D类音频放大器1100的控制电路1117或控制器被配置为确定音频信号的电平，并且基于音频信号的所确定的或检测到的电平来调节由至少一个栅极驱动器生成的至少一个调制栅极驱动信号的电平。本领域技术人员将认识到，控制电路1117可以被配置为基于音频信号的所确定或检测到的电平来调节由所述多个栅极驱动器生成的所有调制栅极驱动信号的电平。控制电路1117可以包括数字信号处理器(DSP)，其以软件可编程配置或者作为例如包括数字状态机的专用计算硬件，该控制电路1117被配置为根据一组可执行程序指令或者硬连线状态来提供下文所述的功能或操作。

控制电路1117可以被配置为以多种方式确定音频信号的电平。根据一个实施方式，控制电路监测或检测在调制器1105的输出端处或其内部的调制音频信号的调制指数或调制占空比。这通过从调制器1105运行到控制器1117的调制监测信号1112示意性地示出。在替选方案中，控制电路1117可以通过检测功率级1109的输入节点、内部节点或输出端处的音频输入信号来确定音频信号的电平。后一检测可以在模拟域或数字域中执行，并且该电平可以由所讨论的音频信号的峰值电压、峰-峰电压、平均电压、RMS电压等来表示。

控制电路1117另外包括经由配置总线或导线1114连接到栅极驱动器电路1107和输出级1109的配置数据发生器(未示出)。配置数据发生器将特定配置数据发送到栅极驱动器电路1107的配置接收器以设定多个栅极驱动器中的每一个的各种类型的操作参数，如下所讨论。配置数据发生器可以另外适用于将特定配置数据发送到输出级1109以设定其各种类型的操作参数，诸如过电流保护限制、栅极驱动器上拉/下拉电流电平或专用于制造测试和/或调节的各种功能。

图2A示出了根据本发明的第一实施方式的D类音频放大器的H桥输出级1109-1以及用于H桥输出级1109-1的功率晶体管N1、P1、N2、P2中的相应晶体管的其相关联的栅极驱动器201、202、203、204。第一半桥驱动器包括具有NLDMOS或NMOS晶体管N1的上支路和具有在中间节点Out1处电互连的PLDMOS或PMOS晶体管P1的下支路。NLDMOS和PLDMOS晶体管P1、N1在第一DC电源电压(Pvdd)和第二DC电源电压(Pvss)之间级联连接。Pvdd可以是5V和40V之间的正DC电压，而Pvss可以是接地(GND)或负DC电源电压。如示意性示出，中间节点Out1可连接到扬声器负载的第一端子。H桥输出级1109-1另外包括第二半桥驱动器，该第二半桥驱动器包括具有NLDMOS或NMOS晶体管N2的上支路和具有在第二中间节点Out2处电互连的PLDMOS或PMOS晶体管P2的下支路。如示意性示出，中间节点Out2可连接到扬声器负载的第二端子。本领域技术人员将理解，在本发明的一些实施方式中，第一半桥驱动器和第二半桥驱动器的对应部件在名义上可以是相同的。由用于功率晶体管N1、P1、N2、P2的栅极的相应栅极驱动器201、202、203、204提供的对应调制栅极驱动信号或栅极驱动电压可以是互补的，使得节点Out1和Out2处的输出电压以相反的相位切换。通过配置总线或导线1114提供用于栅极驱动器201、202、203、204中每一个的先前讨论的配置数据。每个栅极驱动器的配置数据包括电压状态或模式，从而选择被提供给互连的功率晶体管的调制栅极驱动信号的电平。因此，该数据接口使得先前讨论的控制器能够例如基于音频信号的电平来调节两个甚至更多预设电压之间的调制栅极驱动信号的电平，如下文另外详细讨论的。第一DC参考电压(Vdc_ref)为NMOS晶体管N1、N2的每个栅极驱动器201、202供电，并且该第一DC参考电压可以与第一DC电源电压(Pvdd)或由其得到的低DC电压相同。当音频信号超过信号电平阈值时，第一DC参考电压优选地足够高以提供施加在NMOS功率晶体管N1、N2的栅极上的相应调制栅极驱动信号的合适电平或电压。第一DC参考电压的高值在NMOS功率晶体管N1、N2导通时即处于导通状态时提供NMOS功率晶体管N1、N2的小的导通电阻。另一方面，第一DC参考电压不应超过功率晶体管的任何指定的最大安全栅源电压。本领域技术人员将理解，取决于NMOS功率晶体管N1、N2的尺寸和半导体特性，第一DC参考电压(Vdc_ref)例如可以在3V和6V之间。类似的考虑适用于栅极驱动器204、207及其相关联的PMOS晶体管P1、P2。

脉冲宽度调制音频信号Pwm_a1、Pwm_a2、Pwm_a3和Pwm_a4被施加到栅极驱动器201、202、203、204的相应信号输入端。这些脉冲宽度调制音频信号Pwm_a1、Pwm_a2、Pwm_a3和Pwm_a4可以被缓冲，并且可能根据需要通过相应栅极驱动器来电平移位以生成用于功率晶体管N1、P1、N2、P2的栅极输入端/端子中的相应一个的调制栅极驱动信号，以根据所讨论的脉冲宽度调制音频信号在导通状态和断开状态之间适当地切换每个功率晶体管。

图2B示出了根据本发明的第二实施方式的D类音频放大器的单端多级输出级1109-2以及输出级1109-2的功率晶体管N1、N2、P1、P2中的相应一个的相关联的栅极驱动器201、203、205、207。多级输出级1109-2包括含有第一和第二NLDMOS或NMOS晶体管N1、N2的下支路和含有第一和第二PLDMOS或PMOS晶体管P1、P2的上支路。上支路和下支路在中间节点Out1处电互连。输出级的NLDMOS和PLDMOS晶体管N1、N2、P1、P2在第一DC电源电压(Pvdd)和第二DC电源电压(Pvss)之间级联连接。Pvdd可以是在5V和40V之间的正DC电压，而Pvss可以是接地(GND)或负DC电源电压。飞跨电容器连接在输出级的第一和第二中间节点之间，并且可以被充电到约Pvdd减去Pvss的一半的电压。如示意性所示，中间节点Out1可以通过可选的低通滤波器1113能够连接到扬声器负载的第一端子。本领域技术人员将会理解，多级输出级的替选实施方式可以包括与上面讨论方案类似的H桥拓扑。本领域技术人员还将理解，NLDMOS N2及其栅极驱动器203被布置在输出级的高侧部分上，并且可以需要适当的电平移位器来驱动N2的栅源端子。本领域技术人员将理解，在本发明的一些实施方式中，下支路和栅极驱动电路的对应部件在名义上可以是相同的。由用于功率晶体管N1、N2和P1、P2的栅极的相应栅极驱动器201、203、205、207提供的对应调制栅极驱动信号可以相对相移，使得节点Out1处的输出电压在三个分立电压电平：Pvdd、0.5Pvdd和Pvss之间切换，在本实施方式中假定Pvss为GND。如上所述，控制器通过配置总线或导线Config.data(1114-2)提供或写入每个栅极驱动器201、203、205、207的配置数据。每个栅极驱动器的配置数据包括状态或模式信息，从而选择被提供给其互连的功率晶体管的调制栅极驱动信号的电平。因此，该数据接口使得先前讨论的控制器能够例如基于音频信号的电平来在两个甚至更多预设电压之间调节调制栅极驱动电压的电平，如以下另外详细讨论的。

图3是先前讨论的用于高侧LDNMOS晶体管N2的栅极驱动器203或驱动器电路的示例性实施方式的简化框图。栅极驱动器203包括线性调节器302，线性调节器302被配置为根据第一或正DC电源电压Pvdd得到先前讨论的第一DC参考电压(Vdc_ref)。线性调节器302可以包括输出电压控制环路，其通过合适的参考电压或电流建立第一DC参考电压的固定且稳定电平，而不管正DC电源电压Pvdd的变化。栅极驱动器203包括通过电平转换器电路1109耦接到控制器的配置接收器305，其通过数据总线1114从栅极驱动器203的各种类型的配置数据的易失性或非易失性存储器接收配置数据。配置接收器305读取并存储对被提供给互连的功率晶体管的调制栅极驱动信号的电平或电压进行选择的电平模式位或控制信号。配置接收器305经由应用对适当电压进行选择的状态的导线或线路“a_mode”将电平模式位或设定发送到栅极资源电路330，如以下另外详细讨论的。栅极驱动器203包括驱动资源电路320，其连接到栅极资源电路330以控制其中的各种硬件组件的操作。栅极驱动器203可以包括可选的过电流保护电路310，其被配置为监测和限制通过功率晶体管N2的电流以防止过电流和/或过电压破坏。

图4是上面讨论的示例性栅极驱动器203的第一和第二阈值检测器401、403和第一DC参考电压发生器400的功能的简化框图。根据输出级的拓扑，先前讨论的每个栅极驱动器201、203、205、207可以包括专用DC参考电压发生器400或单个DC参考电压发生器400可以由几个栅极驱动器共享。DC参考电压发生器400的本实施方式还包括图5中的(A)所示的可编程反相器电路的低电压NMOS晶体管Nd1。第一DC参考电压Vdc_ref可以在外部生成并被施加到DC参考电压发生器400的加法器407的第一输入端。DC参考电压发生器400被配置为根据第一DC参考电压Vdc_ref和功率晶体管N2的估计的阈值电压之间的差来得到第二DC参考电压。该第二DC参考电压在小电平音频信号下设定施加至N2的栅极端子的第一调制栅极驱动信号的第一电平。DC参考电压发生器400包括第一阈值检测器401，其被配置为估计功率晶体管N2的阈值电压。N2可以是N型的MOS器件、DMOS器件或IGBT器件，例如NLDMOS器件。第一阈值检测器401包括与功率晶体管N2相同类型的测试晶体管，以确保功率晶体管和测试晶体管的电特性(特别是阈值电压)跟踪半导体工艺变化和操作温度变化。功率晶体管N2和测试晶体管可以例如被布置为物理接近保持栅极驱动器的公共半导体衬底，以改善器件跟踪，尽管功率晶体管N2的尺寸显著大于测试晶体管的尺寸也是如此。测试晶体管可以是耦接有二极管的，并且测试发生器(未示出)可以被配置为在D类放大器的操作期间将预设测试电流间歇地或连续地施加到测试晶体管，例如，在测试晶体管的漏极源极端子或节点之间流动。测试电流可以在1μA和100μA之间(例如2μA至3μA)以最小化功率消耗。阈值检测器401最终输出测试晶体管的测量的阈值电压Vtn作为第一功率晶体管N2的实际阈值电压的估计值。测量的阈值电压Vtn可以在0.9V和1.3V之间，例如如附图所示的约1.1V。如果在D类音频放大器的操作期间，活动或操作时间段明显短于非活动时间段，则测试电流发生器的间歇操作将导致第一阈值检测器401中的相当大的功率节省。

DC参考电压发生器400另外包括可选的第二阈值检测器403，其被配置为估计栅极驱动器的典型低电压MOS晶体管(其可以是普通或低电压NMOS器件或普通或低电压PMOS器件)的阈值电压。阈值检测器403可以包括与典型低电压晶体管相同类型的测试晶体管，以确保测试晶体管和低电压晶体管的电特性(特别是阈值电压)跟踪半导体工艺变化和操作温度变化。另外地，第二阈值检测器403可以以与上述第一阈值检测器401类似的方式操作，以估计典型低电压晶体管的阈值电压Vtlow。

DC参考电压发生器400包括第一减法器407，其将Vdc_ref和功率晶体管N2的估计的阈值电压Vtn相减以确定过驱动电压Vod。过驱动电压Vod是当栅极电压等于第一DC参考电压时M2的栅极电压超过其阈值电压多少的估计。通过除法电路409来计算或确定该过驱动电压Vod的预定比例，例如在三分之一和五分之一之间，如所示出的四分之一，并且将该比例过驱动电压发送到求和电路413的第二加法器。除法电路409例如可以包括开关电容分压器。加法器413将Vod的预定比例与估计的阈值电压Vtn相加，以在求和电路的输出端处提供阈值补偿过驱动电压Vtn+¹/₄Vod。典型低电压晶体管的估计阈值电压Vtlow(例如在0.5V与0.8V之间)通过第三求和电路411与阈值补偿过驱动电压Vtn+¹/₄Vod相加以提供中间dc电压Vdc_im。中间dc电压Vdc_im被传递或传送到将调制栅极驱动信号提供给功率晶体管N2的栅极资源电路330。

图5中的(A)(顶部)示出了连接到功率晶体管N2的栅极输入端并且驱动该栅极输入端的示例性栅极驱动器的栅极资源电路330的晶体管电平图。栅极资源电路330包括具有可编程或可选择的电源电压和同样可选择的输出驱动电压的反相器。驱动电压可编程反相器包括低电压NMOS晶体管Nd2、Nd3和低电压PMOS晶体管Pd2，而先前讨论的低电压NMOS晶体管Nd1可以被视为DC参考电压发生器400的一部分。可编程反相器的输出节点或端子507耦接到功率晶体管N2的栅极输入端或端子，而可编程反相器的低电源电压连接到功率晶体管N2的源极端子508。因此，N2的栅源电压由可编程反相器的可选择的输出驱动电压来设定。控制器可以使用a_mode位或信号将可编程反相器的高或正DC电源电压在连接到Nd1的漏极的第一DC参考电压Vdc_ref与主要与由DC参考电压发生器400生成的阈值补偿过驱动电压Vtn+¹/₄Vod对应的第二DC参考电压Vdc_ref2之间切换。在Nd1的源极端子处的第二DC参考电压约等于Vtn+¹/₄Vod，因为中间dc电压Vdc_im是如由DC参考电压发生器400的加法器411的先前讨论的动作设定的、大于Vtn+¹/₄Vod的一个阈值电压Vtlow。Nd1的源极处的电压是比中间dc电压Vdc_im低的一个阈值电压Vtlow，因为Vtlow是对低电压NMOS晶体管Nd1两端的实际栅源电压降的估计。因此，Nd1的源极电压基本上等于阈值补偿过驱动电压Vtn+¹/₄Vod。此外，Nd1的源极处的低输出阻抗使得源极电压非常适于提供电压比Vdc_ref更低的、可编程反相器的第二DC参考电压。

当a_mode位或信号被设定为逻辑0时，上拉晶体管Nd2断开，使至第二DC参考电压(Vtn+¹/₄Vod)的上拉路径非活动，同时通过晶体管Pd2的替选上拉路径被接通以将可编程反相器的输出节点507拉到由第一DC参考电压Vdc_ref提供的最高电源电压。因此，施加在N2的栅极端子和源极端子两端的调制栅极驱动电压具有等于第一DC参考电压Vdc_ref的峰-峰电压。第一DC参考电压Vdc_ref可以位于3V和6V之间，例如约5V。

图5中的(B)上的等效电路图示出了当a_mode位被设定为逻辑0时可编程反相器的状态。可编程反相器的输出节点507被交替地由导电上拉晶体管Pd2拉至Vdc_ref以及由NMOS晶体管Nd3在N2的源极端子508处下拉至可编程反相器的低DC电源电压。Pd2和Nd3通过调制音频信号Pwm_a2以相反的相位操作，调制音频信号Pwm_a2以反相格式施加到Nd3的栅极输入端并且通过与(AND)门504和通过导线515施加到Pd2的栅极输入端。

本领域技术人员将理解，在该“高电压模式”a_mode＝0中，调制栅极驱动信号的相对大的电压进而电平在高音频信号电平下(例如在先前讨论的信号电平阈值以上)是有利的，因为栅极驱动电压的大电平导致功率晶体管N2的导通电阻小。这种小导通电阻降低了N2中的电阻性功率耗散并增加了扬声器负载中的功率耗散。当控制器将a_mode位编程为逻辑1时，上拉晶体管Nd2被切换为开启，即导通，使得到第二DC参考电压(Vtn+¹/₄Vod)的上拉路径导通，而通过PMOS晶体管Pd2的替选上拉路径现在被切换为断开以断开上拉路径与第一DC参考电压Vdc_ref的连接。因此，施加在功率晶体管N2的栅极端子和源极端子两端的调制栅极驱动信号的电压现在等于阈值补偿过驱动电压Vtn+¹/₄Vod。图5中的(C)上的等效电路图示出了当a_mode位被设定为逻辑1时可编程反相器的状态。可编程反相器的输出节点507交替地由NMOS上拉晶体管Nd1的导通状态拉至Vtn+¹/₄Vod，并且由NMOS晶体管Nd3在源极端子508处下拉至可编程反相器的低电源电压。Nd2和Nd3由于反相器506而在调制音频信号Pwm_a2的反相中活动或导通。

因此，N2的栅极和源极两端的调制栅极驱动电压具有对应于Vtn+¹/₄Vod的峰-峰电压。如果第一DC参考电压Vdc_ref被选择为5.1V，并且Vtn估计为1.1V，则在本实施方式中，阈值补偿过驱动电压Vtn+¹/₄Vod可以被设定为2.1V。本领域技术人员将理解，在这些低电压驱动条件下调制栅极驱动信号的相对小的电压在D类放大器的以下操作条件下是有利的：音频电平相对小，例如在先前讨论的信号电平阈值处或低于先前讨论的信号电平阈值。这是因为与功率晶体管N2的相当大的栅极电容的重复充电和放电相关联的寄生充电损耗与高电压驱动相比显著降低，这是由功率晶体管M2对其栅极电容充电和放电的栅源电压摆动减小导致的。尽管与高电压驱动条件相比，功率晶体管N2的导通电阻例如近似以过驱动电压的比例(例如¹/₄Vod)的倒数来增大，但是N2中电阻功率耗散的相应增加相对不明显。这是因为通过N2的输出电流(如扬声器负载中的实际功率耗散)由于音频信号的低电平而较小。

最后，本领域技术人员将认识到，D类音频放大器的输出级的所有四个、八个或更多个栅极驱动器(例如图2A和图2B所示的示例性输出级实施方式)可以使用相应的调制栅极驱动信号的可编程电压以对应的方式操作。因此，上面讨论的功率节省倍增，并且导致在小音频信号电平和静态操作时D类音频放大器的输出级的功率耗散降低更多。

Claims

1.一种D类音频放大器，包括：

用于接收音频信号的输入节点或端子；

调制器，被配置为接收所述音频信号并将所述音频信号转换为具有预定载波或调制频率的调制音频信号；

多个栅极驱动器，包括耦接到所述调制音频信号的相应输入端，并且所述多个栅极驱动器被配置为生成到所述多个功率晶体管的相应调制栅极驱动信号，用于在导通状态和非导通状态之间重复地切换每个功率晶体管，

控制器，被配置为确定所述音频信号的电平并且基于所确定的音频信号的电平来至少调节所述输出级的第一功率晶体管的第一调制栅极驱动信号的电平。

2.根据权利要求1所述的D类音频放大器，其中，所述控制器被配置为随着所述音频信号的电平的增大而增大所述第一调制栅极驱动信号的电平。

3.根据权利要求1或2所述的D类音频放大器，其中，所述控制器被配置为在所述音频信号的电平增大时逐步增大或逐渐增大所述第一调制栅极驱动信号的电平。

4.根据权利要求2所述的D类音频放大器，其中，所述控制器被配置为：

将所确定的音频信号的电平与信号电平阈值进行比较；并且

如果所述音频信号的电平小于所述信号电平阈值，则选择所述第一调制栅极驱动信号的第一电平；或者

如果所述音频信号的电平大于所述信号电平阈值，则选择所述第一调制栅极驱动信号的第二电平，其中，所述第一调制栅极驱动信号的第二电平大于所述第一调制栅极驱动信号的第一电平。

5.根据权利要求4所述的D类音频放大器，其中，所述多个栅极驱动器中的第一栅极驱动器包括：

第一DC参考电压，被配置为设定所述第一调制栅极驱动信号的第二电平，

包括第一阈值检测器的第一DC参考电压发生器，所述第一阈值检测器被配置为估计所述第一功率晶体管的阈值电压并且所述第一DC参考电压发生器被配置为根据所述第一DC参考电压和所估计的阈值电压之间的差来得到第二DC参考电压。

6.根据权利要求5所述的D类音频放大器，其中，所述第一DC参考电压发生器被配置为：

根据所述第一DC参考电压与所估计的阈值电压之间的差来估计所述第一功率晶体管的第一过驱动电压(VodN)；

确定所述第一过驱动电压的预定比例并且将所估计的第一功率晶体管的阈值电压与所述第一过驱动电压的预定比例相加；

根据所述第一过驱动电压的预定比例和所估计的阈值电压来得到所述第二DC参考电压。

7.根据权利要求5或6所述的D类音频放大器，其中，所述第一阈值检测器包括与所述第一功率晶体管相同类型的测试晶体管，所述第一阈值检测器被配置为：

根据所述耦接有二极管的测试晶体管两端的电压降来估计所述第一功率晶体管的阈值电压。

8.根据权利要求7所述的D类音频放大器，其中，所述第一阈值检测器还被配置为：将所述测试晶体管两端的电压降存储在电容元件上或者通过模数转换器对所述电压降进行采样和编码。

9.根据权利要求5至8中任一项所述的D类音频放大器，其中，所述第一栅极驱动器还包括：

第一反相器或缓冲器，连接在所述第一功率晶体管的栅极端子和源极端子之间以向所述第一功率晶体管施加所述第一调制栅极驱动信号，其中，所述第一反相器或缓冲器的电源电压输入端能够根据模式控制信号来选择性地连接到所述第一DC参考电压和所述第二DC参考电压。

10.根据前述权利要求中任一项所述的D类音频放大器，其中，所述多个功率晶体管至少包括第二功率晶体管，所述第二功率晶体管由第二栅极驱动器驱动且具有与所述第一功率晶体管相反的极性，所述控制器被配置为基于所确定的音频信号的电平来调节由第二栅极驱动器在所述第二功率晶体管的栅极端子和源极端子之间施加的第二调制栅极驱动信号的电平。

11.根据权利要求10所述的D类音频放大器，其中，所述控制器还被配置为：

如果所述音频信号的电平小于信号电平阈值，则选择所述第二调制栅极驱动信号的第一电平；

如果所述音频信号的电平大于所述信号电平阈值，则选择所述第二调制栅极驱动信号的第二电平，其中，所述第二调制栅极驱动信号的第二电平大于所述第二调制栅极驱动信号的第一电平。

12.根据权利要求11所述的D类音频放大器，其中，所述第二栅极驱动器包括：

第二阈值检测器，被配置为估计所述第二功率晶体管的第二阈值电压；

第三DC参考电压，被配置为设定所述第二调制栅极驱动信号的第二电平；

第三DC参考电压发生器，被配置为根据所述第三DC参考电压和所估计的第二阈值电压之间的差来得到第四DC参考电压。

13.根据权利要求12所述的D类音频放大器，其中，所述第三DC参考电压发生器被配置为：根据所述第三DC参考电压与所估计的第二阈值电压之间的差来估计所述第二功率晶体管的第二过驱动电压；确定所述第二过驱动电压的预定比例并且将所估计的第二功率晶体管的第二阈值电压与所述第二过驱动电压的预定比例相加，以设定用于设定所述第二调制栅极驱动信号的第一电平的第四DC参考电压。

14.根据前述权利要求中任一项所述的D类音频放大器，其中，所述多个功率晶体管至少包括与所述第一功率晶体管相同极性的附加功率晶体管，所述控制器被配置为基于所确定的音频信号的电平来调节所述附加功率晶体管的附加调制栅极驱动信号的电平。

15.根据前述权利要求中任一项所述的D类音频放大器，其中，所述输出级包括在中间节点处电互连的上支路和下支路，所述中间节点能够连接到扬声器负载。

16.一种通过控制调制栅极驱动信号的电平来降低D类音频放大器的输出级的功率消耗的方法，所述方法包括：

将音频输入信号施加到所述D类音频放大器；

调制所述音频输入信号以生成在预定载波或调制频率下的调制音频信号；

确定所述音频信号的电平；

根据所述调制音频信号得到用于所述输出级的多个功率晶体管的相应调制栅极驱动信号，以在相应导通状态和非导通状态之间重复地切换所述多个功率晶体管；

基于所确定的音频信号的电平来调节至少第一调制栅极驱动电压的电平，使得相比于低于信号电平阈值的音频信号电平，对于超过信号电平阈值的音频信号电平所述第一调制栅极驱动电压的电平更大。

17.根据权利要求16所述的降低D类音频放大器的输出级的功率消耗的方法，还包括：

对于超过所述信号电平阈值的音频信号电平选择所述第一调制栅极驱动电压的第二固定电平；

对于低于所述信号电平阈值的音频信号电平选择所述第一调制栅极驱动电压的第一固定电平。