[go: up one dir, main page]

CN108806607B - 像素装置以及显示设备 - Google Patents

像素装置以及显示设备 Download PDF

Info

Publication number
CN108806607B
CN108806607B CN201810383822.0A CN201810383822A CN108806607B CN 108806607 B CN108806607 B CN 108806607B CN 201810383822 A CN201810383822 A CN 201810383822A CN 108806607 B CN108806607 B CN 108806607B
Authority
CN
China
Prior art keywords
transistor
pole
coupled
module
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810383822.0A
Other languages
English (en)
Other versions
CN108806607A (zh
Inventor
张盛东
吴继祥
廖聪维
易水平
霍新新
王莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201810383822.0A priority Critical patent/CN108806607B/zh
Publication of CN108806607A publication Critical patent/CN108806607A/zh
Application granted granted Critical
Publication of CN108806607B publication Critical patent/CN108806607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

像素装置以及显示设备。本申请涉及一种像素装置包括发光器件；编程模块，接收数据信号和参考信号；电容模块，耦合到所述编程模块，其包括第一电容；其中编程模块利用所述数据信号和所述参考信号对所述第一电容充电；阈值电压提取模块，耦合到电容模块且包括第一晶体管，利用电源电压通过第一晶体管对所述第一电容充电；驱动模块，耦合在阈值提取模块和所述发光器件之间，驱动模块包括第二晶体管；驱动模块利用电源电压和电容模块提供的驱动电压通过所述第二晶体管驱动所述发光器件发光；其中第一和第二晶体管的尺寸基本相同且二者有源区距离不超过10微米；所述参考信号包括第一或第二参考信号，所述第一参考信号大于所述数据信号，所述第二参考信号小于所述数据信号。

Description

像素装置以及显示设备
技术领域
本申请属于显示技术领域，尤其涉及一种能够补偿器件阈值电压变化以及高电平电压变化的像素装置和相应的显示设备。
背景技术
有源矩阵有机发光二极管(Active-matrix organic light emitting diode,AMOLED)显示正在成为主流显示技术，这是主要是因为其具有响应速度快、视角宽、功耗低等优点。AMOLED显示阵列是由薄膜晶体管(thin film transistor,TFT)及有机发光元件的像素构成，TFT的电学特性对显示效果具有重要的影响。低温多晶硅(Low TemperaturePoly-silicon,LTPS)TFT是迄今为止使得AMOLED实现大规模商业化应用的唯一技术。这主要是因为LTPS TFT具有较高的迁移率、良好的器件稳定性。但是，LTPS TFT仍然存在阈值电压和迁移率分布不均匀的问题，在高分辨率和大尺寸AMOLED面板显示中，需要补偿LTPSTFT电学特性不均匀对AMOLED光学特性的影响。
一般来说，AMOLED像素内补偿电路的基本原理是：在行扫描线的控制下提取驱动管晶体管的阈值电压，进而将阈值电压的值叠加在数据线的数据电压上以形成驱动电压，再由驱动晶体管将其转换为与发光亮度对应的驱动电流。但是，现有的LTPS TFT晶体管构成的AMOLED像素电路结构一般较为复杂，基于上述原理进行补偿可能会大幅度增加电路的复杂度，而且上述原理仅能够对晶体管的阈值电压漂移进行补偿。实际上，对于AMOLED像素电路来说，除LTPS TFT晶体管的阈值电压不均匀可能引发性能问题以外，还有IR drop、TFT泄漏电流相关的其他问题需要解决，这些都是现有的AMOLED像素电路没有解决的。
所谓IR DROP问题指的是在AMOLED面板的电源线上寄生电阻产生的电压降低问题(current-resistance voltage drop)。当电流流经电源线上的寄生电阻时，像素电路矩阵中电源输入端口上的电位与设定值存在一定的差别,这会导致显示面板上不同位置像素的显示亮度的不均匀。
另外，多晶硅TFT显示面板存在较大的漏电流，这可能导致驱动晶体管栅极电压不稳定，影响发光阶段OLED发光的稳定性。
现代的应用方式对更大显示尺寸，更高分辨率及3D显示等要求日益高涨。高帧频显示技术具有显示画面清晰，色彩饱和度好等优势，广泛应用于大屏显示等，是显示行业的研究热点。高分辨和高帧频显示需要像素电路具有较快的数据写入速度，要求对阈值电压提取不占用数据写入时间，对阈值电压补偿精度不产生影响，要求输入数据电压范围较小。
发明内容
针对现有技术中存在的问题，根据本申请提供了一种像素装置，包括发光器件；编程模块，配置为接收数据信号和参考信号；电容模块，耦合到所述编程模块，其包括第一电容；其中所述编程模块配置为利用所述数据信号和所述参考信号对所述第一电容充电；阈值电压提取模块，耦合到所述电容模块并且包括第一晶体管，配置为利用电源电压通过所述第一晶体管对所述第一电容再次充电；驱动模块，耦合在所述阈值提取模块和所述发光器件之间，所述驱动模块包括第二晶体管；所述驱动模块配置为利用电源电压和所述电容模块提供的驱动电压通过所述第二晶体管驱动所述发光器件发光；其中所述第一晶体管和所述第二晶体管的尺寸基本相同且二者有源区距离不超过10微米。
特别的，所述第一电容的第一端配置为通过所述编程模块接收所述参考信号，所述第一电容的第二端配置为通过所述编程模块接收所述数据信号。
特别的，所述第一电容的第一端配置为通过所述编程模块接收所述数据信号，所述第一电容的第二端配置为通过所述编程模块接收所述参考信号。
特别的，所述第一晶体管的第一极耦合到电源，其第二极耦合到所述第一电容的第二端，其第三极耦合到所述第一电容的第一端；并且所述第二晶体管的第一极耦合到电源，其第二极耦合到所述发光器件的阳极，其第三极耦合到所述第一晶体管的第二极。
特别的，所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述数据信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述参考信号，其第三极配置为接收所述第二扫描信号；其中所述第一扫描信号的有效电平比所述第二扫描信号的有效电平落后预定的时间间隔。
特别的，所述预定时间间隔大于0小于等于40微秒。
特别的，所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述数据信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述参考信号，其第三极配置为接收所述第一扫描信号。
特别的，所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述参考信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述数据信号，其第三极配置为接收所述第一扫描信号。
特别的，所述电容模块还包括第二电容，所述第二电容的第一端耦合到电源，其第二端耦合到所述第一电容的第二端。
特别的，所述电容模块还包括第二电容，所述第二电容的第一端配置为接收所述参考信号，其第二端耦合到所述第一电容的第二端。
特别的，所述阈值电压提取模块还包括耦合在所述高电平和所述第一晶体管之间的第五晶体管，其第一极耦合到电源，其第二极耦合到所述第一晶体管的第一极，其第三极配置为接收第三扫描信号；所述第三扫描信号的有效电平比所述第一扫描信号的有效电平落后一个数据写入行时间。
特别的，所述阈值电压提取模块还包括第五晶体管，所述第一晶体管的第一极耦合到电源，其第三极耦合到所述第一电容的第一端；并且所述第五晶体管的第一极耦合到所述第一晶体管的第二极，其第二极耦合到所述第一电容的第二端，其第三极配置为接收所述第三扫描信号。
特别的，所述驱动模块还包括耦合在所述第二晶体管和所述发光器件之间的第六晶体管，其第一极耦合到所述第二晶体管的第二极，其第二极耦合到所述发光器件的阳极，其第三极配置为接收发光控制信号。
本申请还提供了一种显示设备，包括栅极驱动装置，其配置为经由多条扫描线提供一个或多个扫描信号和/或发光控制信号；数据驱动装置，其配置为经由多条数据线提供数据信号；以及像素装置阵列，所述像素装置阵列包括多个如前任意一所述的像素装置，其中，所述像素装置的编程模块被配置为接收相应的扫描信号和数据信号，所述像素装置的驱动模块被配置为接收所述发光控制信号。
附图说明
下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：
图1所示为根据本申请一个实施例的像素电路示意图；
图2所示为图1中像素电路工作时序图；
图3至图5所示为图1中像素电路的性能图；
图6所示为根据本申请另一个实施例的像素电路示意图；
图7所示为图6中像素电路工作时序图；
图8所示为根据本申请又一个实施例的像素电路示意图；
图9所示为图8中像素电路工作时序图；
图10所示为根据本申请一个实施例的像素电路示意图；
图11所示为图10中像素电路工作时序图；
图12所示为根据本申请又一个实施例的像素电路示意图；
图13所示为根据本申请另一个实施例的像素电路示意图；
图14所示为根据本申请又一个实施例的像素电路示意图；
图15所示为根据本申请一个实施例的显示设备结构示意图；以及
图16所示为图15中显示设备工作时序图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。
发光元件可以是指有机发光二极管、无极发光二极管、量子点发光二极管等，在其他的具体实施方案中，也可以是指其他的发光元件。
发明人在研究后发现，虽然LTPS TFT大面积显示阵列中均匀性并不是很理想，但是在相同晶粒、有源区物理位置靠得很近的两颗TFT晶粒之间，其电学特性差异性很小。根据一个实施例，这个距离可以是例如10微米以内。当然，随着TFT技术的发展，晶粒的尺寸可以越来越大，这样能够用来补偿对方阈值电压的晶体管有源区之间的物理距离也可以越来越大。基于这个发现，发明人提出了提取与驱动晶体管的有源区之间距离小于预设水平(例如小于10微米)的其他晶体管的阈值电压来替代驱动晶体管的阈值电压的设想并基于这个设想设计了相应的像素电路。经过测试，实际效果是比较理想的。
实施例一：
图1所示为根据本发明一个实施例的像素电路示意图。该像素电路可以包括：编程模块110、电容模块120、阈值电压提取模块130、驱动模块140、以及发光元件150。
编程模块110可以用于在行扫描信号例如SCAN[n]的控制下对电容模块120中电容C1进行快速充电，完成数据输入的任务。
电容模块120可以用于存储数据电压Vdata和阈值电压提取模块130中的晶体管T3的阈值电压信息，同时能够减小扫描信号线SCAN[n]跳变引起的电容耦合效应和例如与电容模块相耦合的TFT晶体管关态漏电流对驱动电压稳定的影响，维持提供给驱动模块140的驱动电压稳定。
阈值电压提取模块130可以用于在另一个扫描信号SCAN[n+1]的控制下对电容模块120进行充电，以及提取与驱动模块140中的驱动晶体管T5邻近的晶体管T3的阈值电压信息，并将其叠加在数据电压Vdata上，作为提供给驱动模块140的驱动电压。
驱动模块140可以用于在发光信号EM的控制下将电容模块120提供的驱动电压转换为与发光亮度对应的驱动电流，并配合电源VDD驱动发光元件150发光。
根据一个实施例，编程模块110可以包括晶体管T1和晶体管T2，电容模块120可以包括电容C1和电容C2，阈值电压提取模块130可以包括晶体管T3和晶体管T4，驱动模块140可以包括驱动晶体管T5和晶体管T6。在本实施例中这些晶体管都是P型晶体管。当然本领域技术人员知晓的是，也可以通过N型晶体管进行互补的替换。
根据一个实施例，编程模块110中的晶体管T1和晶体管T2的栅极都连到扫描线SCAN[n]，晶体管T1的漏极连接到数据信号线Vdata，晶体管T1的源极连接到电容模C1的下极板。晶体管T2的漏极连接到参考信号输入端VRef，晶体管T2的源极连接到电容C1的上极板。当然，在其他实施例中编程模块110可以具有不同的结构。
根据一个实施例，在电容模块120中，其中电容C1连接在晶体管T1的源极与晶体管T2源极之间。电容C2的上极板连接到电源线VDD，其下极板连接到电容C1的下极板。电容C2作用是减小扫描线信号SCAN[n]跳变引起的电容耦合效应对像素编程电压的影响，以及保持在发光阶段驱动晶体管T5的源极与栅极间电压差恒定。
根据一个实施例，阈值电压提取模块130中的晶体管T4的源极连接到电源线VDD，漏极连接到晶体管T3的源极，其栅极连接到另一扫描信号线SCAN[n+1]。阈值电压提取模块130中的晶体管T3的漏极连接到电容C1和C2的下极板，其源极与晶体管T4的漏极相连，其栅极连接到电容C1的上极板。其中，如图2所示，扫描信号SCAN[n+1]的低电平脉冲比扫描信号SCAN[n]的低电平脉冲落后一个数据写入行时间，或者说落后一个有效电平的时间长度。
根据一个实施例，驱动模块140可以包括晶体管T5，其栅极连接到电容C1和C2的下极板，其源极连接到电源线VDD；驱动模块140还可以包括晶体管T6，其源极与晶体管T5的漏极连接，其漏极与发光元件150的阳极相连，其栅极连接发光信号线EM。发光元件150的阴极连接到公共电位GND。
图2所示为图1所示的像素电路工作的时序图，下面将结合图2说明图1中像素电路的工作流程。
对图1所示的像素电路的驱动方法为逐行进行数据输入和阈值电压提取，发光模式为逐行发光。行扫描一帧时间分为编程阶段、阈值电压提取阶段和发光阶段，不需要进行初始化阶段。阈值电压提取阶段不占用数据写入时间，能提高阈值电压提取的精度。
根据一个实施例，在编程阶段，当扫描信号SCAN[n]跳变至低电位，晶体管T1和晶体管T2导通，电容C1上极板连接参考电位VREF，下极板接收数据信号VDATA，并对电容C1充电，完成数据写入的任务。
根据一个实施例，在阈值电压提取阶段，扫描信号SCAN[n]跳变至高电位，扫描信号SCAN[n+1]跳变至低电位，晶体管T3和晶体管T4导通，电源线VDD对电容C1和电容C2充电，使得电容C1的上极板电位为VDD-|VTH3|，其中VTH3为晶体管T3的阈值电压。从而，电容C1的下极板电位为VDD-|VTH3|-VREF+VDATA。这样晶体管T5的源极电位VDD与其栅极的电位差为VREF-VDATA+|VTH3|。阈值电压提取阶段通过C1存储了晶体管T3的阈值电压，完成对晶体管T3的阈值电压提取工作。
根据一个实施例，在发光阶段，扫描信号SCAN[n+1]跳变至高电位，发光信号EM变为低电位，晶体管T5和晶体管T6导通，晶体管T5将电容模块120提供的驱动电压转换为驱动电流，并在电源电压VDD的驱动下驱动发光元件150发光。
图3为图1所示的像素电路的在各阶段的瞬态仿真图。在图2所示控制信号控制下的操作流程中，像素电路内节点A、B的电压如图3所示。
在编程阶段，节点A、B的电压分别为参考电压VREF和数据电压VDATA。在阈值电压提取阶段，节点A的电压等于VDD-|VTH3|，节点B的电压等于VDD-|VTH3|-VREF+VDATA。在发光阶段，节点B的电压保持不变，电容模块120向晶体管T5提供驱动电压，并在电源线VDD的配合下驱动下发光元件150发光。图3中流过晶体管T5的电流在整个发光阶段基本保持稳定。
图4所示为当晶体管T5阈值电压出现上下波动的情况下流过晶体管T5的电流变化情况。如图4所示，假设由于晶体管T5阈值电压不均匀导致其阈值电压上下变化0.5V，节点B的电压也跟随上下变化约0.5V。根据前面的假设，由于晶体管T3和晶体管T5有源区物理距离非常接近，因此可以认为晶体管T3的阈值电压与晶体管T5的阈值电压基本相同。流过晶体管T5电流的计算公式为
Figure BDA0001641685810000091
从该表达式中可知，当|VTH3|＝|VTH5|，可以保证流过晶体管T5的电流与晶体管T5阈值电压不再相关。因此晶体管T5阈值电压的变化基本不会影响到流经晶体管T5的电流大小。如图4所示，当晶体管T5的阈值电压没有漂移的情况下，节点B的电压可以是6.71V左右；当|VTH5|增大0.5V，节点B的电压就相应的降低0.5V，降低到6.22V左右；当|VTH5|降低0.5V，节点B的电压就相应的升高0.5V，升高到7.21V左右。但是无论节点B的电压和|VTH5|如何变化，流过晶体管T5的电流都在0.59微安左右，可见该像素电路具有很好的阈值电压补偿效果。
在本实施例中，晶体管T5的源极与栅极间电位差为VSG＝|VTH3|+VREF-VDATA,其不仅与|VTH5|无关，也与电源电压VDD无关。因此，在电源线上的IRDROP对流过晶体管T5的电流没有影响，即能够补偿电源线上的IR DROP的影响。
电源线上的IR DROP表现为电源电压VDD的改变，可以通过改变电源电压VDD的大小来模拟IR DROP情景。根据一个实施例，当电源电压VDD没有发生浮动并且取值为10V的情况下，晶体管T5的栅极电压可以为6.8V左右；当电源电压VDD浮动至10.5V的情况下，晶体管T5的栅极电压可以为7.3V左右；当电源电压VDD浮动至9.5V的情况下，晶体管T5的栅极电压可以为6.3V左右。但是，如图5所示，在这三种情况下，流过晶体管T5的电流大小与电源电压VDD变化几乎无关，都在1.4微安左右，可见该像素电路能够很好地补偿电源线上的IR DROP的影响。
在本实施例中，在发光阶段，晶体管T1和晶体管T2处于关闭状态，其源、漏极电压差较小，其关态漏电流较小，并且由电源VDD对电容模块120进行充电，可以补偿电容漏电的影响。电容C2的作用是维持驱动电压稳定，以及保持晶体管T5源、栅极的电压差恒定，较小的漏电流使得驱动电压在整个发光阶段都保持稳定，保证流过发光元件150的电流稳定。
本实施例的像素电路中，行扫描一帧时间不需要进行初始化，数据电压VDATA直接叠加到晶体管T3的阈值电压上以形成驱动电压，这样一来输入数据电压VDATA没有经过像某些像素电路那样经过电容耦合分压，输入数据范围可以较小，能够减小AMOLED显示的功耗。
另外，本实施例的像素电路在编程阶段，参考电压VREF和数据电压VDATA直接连接到电容C1两端，对电容模块120充电，因此能够快速完成数据写入的工作。并且，数据电压VDATA的输入和晶体管T3阈值电压提取是分步进行的，阈值电压提取不会占用数据输入的时间，能够提高阈值电压提取精度。另外，采用了发光控制信号来控制驱动模块140的工作状态，使得发光元件150只在发光阶段发光，能够提高显示对比度。
实施例二：
图6是根据本申请一个实施例的像素电路示意图。如图6所示，该像素电路结构与实施例一的像素电路结构类似。实施例二与实施例一的不同在于图6的驱动模块640仅包括晶体管T5，晶体管T5的源极直接接收电源电压VDD，其漏极连接到发光器件650的阳极，其栅极仍然是连接到电容C1和C2的下极板。这种布局可以降低晶体管数量和并且减少了发光控制信号线，简化了像素电路结构，增加了像素电路的OLED发光面积，即开口率。同时图6中的像素电路只需要一组扫描信号，简化了外围驱动电路的设计。
图7为控制图6所示的像素电路工作的信号时序图，实施例二中的像素电路驱动原理与实施例一类似，区别在于晶体管T5在编程阶段和阈值电压提取阶段都处于导通状态。但是，由于编程阶段和阈值电压提取阶段时间较短，所以流过发光器件150例如OLED器件的电流并不大。
实施例三：
图8是根据本申请一个实施例的像素电路示意图。如图8所示，该像素电路结构与实施例一的像素电路结构类似。图8所示的像素电路与实施例一的不同在于，阈值电压提取模块830仅包括晶体管T3，晶体管T3的源极直接接收电源电压VDD，其漏极仍然连接到电容C1和C2的下极板，其栅极仍然连接到电容C1的上极板。并且，由于去除了阈值电压提取模块中的晶体管T4，所以该像素电路可以仅仅使用一个扫描信号SCAN[n]。这样可以增加像素电路的开口率，简化电路结构。
图9为控制图8所示的像素电路工作的信号时序图，下面将结合图9，详细说明图8像素电路的操作流程。该像素电路行扫描一帧时间分为编程阶段、阈值电压提取阶段和发光阶段。
根据一个实施例，在编程阶段，当扫描信号SCAN[n]跳变为低电位，晶体管T1和晶体管T2导通，参考信号VREF和数据信号VDATA分别连接到电容C1的上极板和下极板，从而为电容C1充电。在这个阶段，晶体管T3并不是完全断开，处于导通状态。电容C1下极板的电位会受到流过晶体管T3的电流大小的调节。假如晶体管T3的阈值电压较小或者迁移率较大，会使得流过晶体管T3的电流较大，从而导致电容C1的下极板的电位增高，即晶体管T5的栅、源极电压差减小，能够一定程度上补偿晶体管T5的阈值电压和迁移率不均匀的影响。也就是说，晶体管T5阈值电压值会与晶体管T3阈值电压值基本同步，因此通过连接到晶体管T5栅极的晶体管T3可以一定程度上补偿晶体管T5的阈值电压和迁移率不均匀的影响。同时，电容C1的上极板电位始终是近似等于参考信号线上的电压。
在阈值电压提取阶段，与图2所示的像素电路在阈值电压提取阶段的操作相同，这里就不再赘述了。
在发光阶段，当发光信号EM跳变为低电位，晶体管T5将电容模块820提供的驱动电压转换为驱动电流，在电源VDD的驱动下驱动发光元件850发光。在阈值电压提取阶段，利用电源电压VDD对电容模块820进行充电，假如阈值提取时间足够长的话，电源电压VDD能使电容元件C1和C2的下极板电位最终保持稳定。那么在发光阶段，晶体管T3关闭，电容C1和C2的下极板电位为数据电压叠加上晶体管T3的阈值电压，保持稳定。
实施例四：
图10为实施例四的像素电路图，图10的电路结构和操作原理与图8类似。其中图10所示的像素电路与图8所示的像素电路的重要不同在于图10所示的像素电路中电容模块1020仅包括电容C1。具体来说，电容C1的上极板直接接收电源电压VDD，其下极板仍然连接到晶体管T1的源极和电容C2的下极板。另外，在编程模块中1010中，晶体管T1和T2的栅极可以分别用于接收两个不同的扫描信号，例如晶体管T1的栅极可以用于接收扫描信号SCAN[n]，其源极和漏极的连接方式与之前的实施例基本相同，晶体管T2的栅极可以用来接收扫描信号SCAN[n-1]，其源极和漏极的连接方式与之前的实施例基本相同。
图11为控制图10所示的像素电路工作的信号时序图，以下结合图11说明图11所示的像素电路的工作流程。实施例四中的像素电路工作原理与实施例三的相似，其中电容模块1020仅包括一个电容C1。实施例四中晶体管T1的栅极连接到扫描信号线SCAN[n]，晶体管T2的栅极连接扫描信号线SCAN[n-1]。在这个实施例所示的像素电路的编程模块中要采用两个有交叠的扫描信号来分别控制晶体管T1和晶体管T2的原因是，如果采用同一个扫描信号的话，这两个晶体管会在编程阶段同时导通，电容C1的上极板的电位有可能突然跳变到一个很高的水平，这样可能会使得阈值电压提取模块1030中晶体管T3不能够导通，影响晶体管T3的正常工作。但另一方面，扫描信号SCAN[n-1]与扫描信号SCAN[n]之间的低电平的交叠时间至少要满足一定的阈值，例如至少5微秒以内，从而满足为电容C1充电的时间。根据一个实施例，如图11所示，扫描信号SCAN[n-1]的低电平比扫描信号SCAN[n]提前的时间即相邻两虚线之间的时间差为例如0到5微秒。
编程阶段完成后或者说扫描信号SCAN[n-1]跳变为高电平时，由于扫描信号SCAN[n]仍然处在低电平，晶体管T1仍保持导通状态，数据线VDATA仍然连接到电容元件C1下极板，因此可以利用数据线上的电位VDATA来减小扫描信号SCAN[n-1]跳变引起电容耦合效应从而影响晶体管T3的工作情况。
当然，根据另一个实施例，驱动模块1040也可以仅仅包括晶体管T5。
实施例五：
图12为实施例五的像素电路示意图，图12的电路结构与图1的电路结构类似，图12的驱动时序图与图1的驱动时序图相同，这里就不再赘述。
图12所示的像素电路与图1所示的像素电路结构的不同之处在于图13所示的像素电路中电容C2的上极板连接到参考电位线VREF，而不是如图1所示的像素电路那样电容C2的上极板连接到电源线连接到VDD。在本实施例中，参考电位VREF能够减小电源线VDD的电容负载，降低显示的动态功耗。电容C2的作用是减小扫描线SCAN[n]的跳变引起的电容耦合效应，减小与电容模块1220相耦合的TFT晶体管的关态漏电流的影响，保持电容模块1220的输出的电压稳定。具体来说就是，晶体管T3的栅极的等效电容现在是电容C1与C2的串联值，并且电容C1与C2的串联值远大于与晶体管T3栅极相关的寄生电容，这样就克服了如晶体管T2寄生电容耦合对晶体管T3栅极的影响。另外，由于相对于VDD来说，参考电位线VREF上电压更稳定，将电容C2连接到参考电位线VREF上能保证电容模块1220输出电压更稳定。另外，值得注意的是，在这个实施例中，编程模块1210中的晶体管T1和T2的栅极都连接到扫描线SCAN[n]，而阈值电压提取模块1230中的晶体管T4的栅极连接到扫描线SCAN[n+1]，其中SCAN[n]和SCAN[n+1]的时序如图7所示。
实施例六：
图13为实施例六的像素电路图，图13的电路结构与图1的电路结构类似，
图13所示的像素电路的驱动时序图与图1所示的像素电路的驱动时序图相同，这里就不再赘述。
图13中的像素电路与图1中像素电路结构的不同在于图13中的像素电路将编程模块1310的参考电位线VREF连接到晶体管T1的漏极，数据线VDATA连接到晶体管T2的漏极，与图1中晶体管T1和T2漏极的连接方式调换了一下。根据不同的实施例，这样的调换后的结构可以适用于前面所有的实施例。这样，在本实施例中，电容C1的上极板通过晶体管T1连接到参考电位线VREF’(这里的VREF’与前面提到的VREF不同，前面的VREF大于VDATA，这里的VREF’小于VDATA，参考电压与数据电压之差即为像素的编程电压)，电容C1的下极板通过晶体管T2连接到数据线VDATA。另外，值得注意的是，在这个实施例中，编程模块1210中的晶体管T1和T2的栅极都连接到扫描线SCAN[n]，而阈值电压提取模块1230中的晶体管T4的栅极连接到扫描线SCAN[n+1]，其中SCAN[n]和SCAN[n+1]的时序如图7所示。
实施例七：
图14为实施例七的像素电路图，图14的电路结构与图1的电路结构类似，图14所示的像素电路的驱动时序图与图1所示的像素电路的驱动时序图相同，这里就不再赘述。
图14中的像素电路与图1中像素电路结构的不同在于图14中的像素电路将图1中晶体管T3和T4的位置调换了一下。阈值电压提取模块1430中的晶体管T3的源极连接到电源线VDD，漏极连接到晶体管T4的源极，其栅极连接到电容C1的上极板。阈值电压提取模块1430中的晶体管T4的栅极连接到扫描信号线SCAN[n+1]，其漏极连接到电容C1和C2的下极板。这样做使得晶体管T3的源极与晶体管T5的源极连在一起。
图15所示为根据本申请一个实施例的显示装置。该显示装置可以包括：栅极驱动电路1510，用于产生扫描脉冲信号，并通过扫描线向所述像素电路提供扫描信号；数据驱动电路1520，用于产生代表灰度信息的数据电压信号，并通过数据线向像素电路提供数据电压信号；发光控制信号驱动电路1530，用于产生发光控制信号，并通过发光信号线控制发光元件发光；显示装置1540包括由上述各实施例中介绍的像素电路组成的像素阵列。
图16为图15所示的显示装置的工作时序图。当第n-1行扫描信号SCAN[n-1]跳变为有效电平时，Pixel_11和Pixel_12完成数据输入，当下一行扫描信号SCAN[n]跳变为有效电平时，Pixel_21和Pixel_22完成数据输入，同时Pixel_11和Pixel_12完成阈值电压提取阶段。阈值电压提取阶段过后，发光信号EM[n]开始变为有效，Pixel_11和Pixel_12开始发光；再等待一行时间，发光信号EM[n+1]开始变为有效，Pixel_21和Pixel_22发光。
上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。

Claims (13)

1.一种像素装置，包括
发光器件；
编程模块，配置为接收数据信号和参考信号；
电容模块，耦合到所述编程模块，其包括第一电容；其中所述编程模块配置为利用所述数据信号和所述参考信号对所述第一电容充电；
阈值电压提取模块，耦合到所述电容模块并且包括第一晶体管，配置为利用电源电压通过所述第一晶体管对所述第一电容再次充电；
驱动模块，耦合在所述阈值电压提取模块和所述发光器件之间，所述驱动模块包括第二晶体管；所述驱动模块配置为利用电源电压和所述电容模块提供的驱动电压通过所述第二晶体管驱动所述发光器件发光；
其中所述第一晶体管和所述第二晶体管的尺寸基本相同且二者有源区距离不超过10微米；所述参考信号包括第一或第二参考信号，所述第一参考信号大于所述数据信号，所述第二参考信号小于所述数据信号。
2.如权利要求1所述的像素装置，其中所述第一电容的第一端配置为通过所述编程模块接收所述第一参考信号，所述第一电容的第二端配置为通过所述编程模块接收所述数据信号。
3.如权利要求1所述的像素装置，其中所述第一电容的第一端配置为通过所述编程模块接收所述数据信号，所述第一电容的第二端配置为通过所述编程模块接收所述第二参考信号。
4.如权利要求2或3所述的像素装置，其中所述第一晶体管的第一极耦合到电源，其第二极耦合到所述第一电容的第二端，其第三极耦合到所述第一电容的第一端；并且所述第二晶体管的第一极耦合到电源，其第二极耦合到所述发光器件的阳极，其第三极耦合到所述第一晶体管的第二极。
5.如权利要求2所述的像素装置，其中所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述数据信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述第一参考信号，其第三极配置为接收第二扫描信号；其中第一扫描信号的有效电平比第二扫描信号的有效电平落后预定的时间间隔。
6.如权利要求2所述的像素装置，其中所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述数据信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述第一参考信号，其第三极配置为接收第一扫描信号。
7.如权利要求3所述的像素装置，其中所述编程模块包括第三晶体管，其第一极耦合到所述第一电容的第二端，其第二极配置为接收所述第二参考信号，其第三极配置为接收第一扫描信号；所述编程模块还包括第四晶体管，其第一极耦合到所述第一电容的第一端，其第二极配置为接收所述数据信号，其第三极配置为接收第一扫描信号。
8.如权利要求4所述的像素装置，其中所述电容模块还包括第二电容，所述第二电容的第一端耦合到电源，其第二端耦合到所述第一电容的第二端。
9.如权利要求4所述的像素装置，其中所述电容模块还包括第二电容，所述第二电容的第一端配置为接收所述参考信号，其第二端耦合到所述第一电容的第二端。
10.如权利要求4所述的像素装置，其中所述阈值电压提取模块还包括耦合在电源和所述第一晶体管之间的第五晶体管，其第一极耦合到电源，其第二极耦合到所述第一晶体管的第一极，其第三极配置为接收第三扫描信号；第三扫描信号的有效电平比第一扫描信号的有效电平落后一个数据写入行时间。
11.如权利要求2或3所述的像素装置，其中所述阈值电压提取模块还包括第五晶体管，所述第一晶体管的第一极耦合到电源，其第三极耦合到所述第一电容的第一端；并且所述第五晶体管的第一极耦合到所述第一晶体管的第二极，其第二极耦合到所述第一电容的第二端，其第三极配置为接收第三扫描信号。
12.如权利要求1所述的像素装置，其中所述驱动模块还包括耦合在所述第二晶体管和所述发光器件之间的第六晶体管，其第一极耦合到所述第二晶体管的第二极，其第二极耦合到所述发光器件的阳极，其第三极配置为接收发光控制信号。
13.一种显示设备，包括
栅极驱动装置，其配置为经由多条扫描线提供一个或多个扫描信号和/或发光控制信号；
数据驱动装置，其配置为经由多条数据线提供数据信号；以及像素装置阵列，所述像素装置阵列包括多个如权利要求1-12中任意一项所述的像素装置，其中，所述像素装置的编程模块被配置为接收相应的扫描信号和数据信号，所述像素装置的驱动模块被配置为接收所述发光控制信号。
CN201810383822.0A 2018-04-26 2018-04-26 像素装置以及显示设备 Active CN108806607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810383822.0A CN108806607B (zh) 2018-04-26 2018-04-26 像素装置以及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810383822.0A CN108806607B (zh) 2018-04-26 2018-04-26 像素装置以及显示设备

Publications (2)

Publication Number Publication Date
CN108806607A CN108806607A (zh) 2018-11-13
CN108806607B true CN108806607B (zh) 2020-04-28

Family

ID=64093088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810383822.0A Active CN108806607B (zh) 2018-04-26 2018-04-26 像素装置以及显示设备

Country Status (1)

Country Link
CN (1) CN108806607B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176214B (zh) * 2019-05-29 2020-11-03 昆山龙腾光电股份有限公司 像素驱动电路以及有机电致发光显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030004B1 (ko) * 2009-09-30 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
CN102270425B (zh) * 2010-06-01 2013-07-03 北京大学深圳研究生院 一种像素电路及显示设备
CN102646388B (zh) * 2011-06-02 2015-01-14 京东方科技集团股份有限公司 一种驱动装置、oled面板及oled面板驱动方法
CN104867442B (zh) * 2014-02-20 2017-10-31 北京大学深圳研究生院 一种像素电路及显示装置
CN104637446B (zh) * 2015-02-03 2017-10-24 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN106504700B (zh) * 2016-10-14 2018-03-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
CN107068059B (zh) * 2017-05-27 2019-10-08 北京大学深圳研究生院 像素装置、驱动像素装置的方法和显示设备
CN107424564B (zh) * 2017-08-07 2020-09-04 北京大学深圳研究生院 像素装置、用于像素装置的驱动方法和显示设备
CN107437400B (zh) * 2017-09-04 2020-08-07 上海天马有机发光显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN108806607A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US11386845B2 (en) Pixel unit circuit, pixel circuit, method for driving pixel circuit and display device
CN110176213B (zh) 像素电路及其驱动方法、显示面板
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US10559261B2 (en) Electroluminescent display
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11062655B2 (en) Pixel circuit, display panel and driving method thereof
US10504440B2 (en) Pixel circuit, driving method thereof, display panel and display apparatus
CN104715724B (zh) 像素电路及其驱动方法和一种显示装置
CN109872692B (zh) 像素电路及其驱动方法、显示装置
CN110246459B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN105489167B (zh) 显示装置及其像素电路和驱动方法
CN108492777B (zh) 像素驱动电路的驱动方法、显示面板和显示装置
EP3188174A1 (en) Pixel drive circuit and drive method therefor, display panel and display apparatus
US9691328B2 (en) Pixel driving circuit, pixel driving method and display apparatus
CN106991964A (zh) 像素电路及其驱动方法、显示装置
US20140176404A1 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
CN103117040B (zh) 像素电路、显示装置及显示驱动方法
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
CN111048044A (zh) 电压编程型amoled像素驱动电路及其驱动方法
WO2022110220A1 (zh) 像素电路、其驱动方法及显示装置
US20230123397A1 (en) Pixel driving circuit, driving method thereof, and display device
US10037730B2 (en) Pixel circuit, drive method, array substrate, display panel and display device
CN108962145B (zh) 显示装置及其像素电路和驱动方法
CN108806607B (zh) 像素装置以及显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant