CN103117040B - 像素电路、显示装置及显示驱动方法 - Google Patents

Abstract

本申请公开了一种像素电路、显示装置及显示驱动方法，通过电流偏置方式提取第二晶体管的第一阈值电压信息及发光元件的第二阈值电压信息，并连同像素的灰度信息一起作为第一电容的基准电压，从而在发光阶段，使通过发光元件的驱动电流与上述第一阈值电压信息及第二阈值电压信息无关，精确补偿了TFT器件及OLED的阈值电压漂移或显示面板各处TFT器件阈值电压的不均匀性，通过电压编程方式将灰度信息存储至第一电容，实现了快速的数据输入，并且，简单的电路结构增加了像素的开口率和显示装置的成品率，降低了生产成本。

Description

像素电路、显示装置及显示驱动方法

技术领域

本申请涉及显示器件技术领域，尤其涉及一种像素电路、显示装置及显示驱动方法。

背景技术

有机发光二极管（OrganicLight-EmittingDiode，OLED）显示因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示的驱动方式可以为无源矩阵驱动（PassiveMatrixOLED，PMOLED）和有源矩阵驱动（ActiveMatrixOLED，AMOLED）两种。无源矩阵驱动虽然成本低廉，但是存在交叉串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了OLED的使用寿命。相比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示。

传统AMOLED的像素电路是简单的两薄膜场效应晶体管（ThinFilmTransistor，TFT）结构，如图1所示，该像素电路10包括开关晶体管13、电容16、驱动晶体管14和发光件OLED15。开关晶体管13响应来自扫描控制线SCAN12的控制信号采样来自数据线DATA11的数据信号。电容16在开关晶体管13关断后保存所采样的数据信号电压。驱动晶体管14在给定的发光期间根据电容16所保留的输入电压来供应输出电流。发光件OLED15通过来自驱动晶体管14的输出电流来发出其亮度与数据信号相称的光。根据晶体管的电压电流公式，驱动晶体管14流过的电流可以表示为：

I_DS=1/2μ_nC_oxW/L(V_G-V_OLED-V_TH)²……（1）

其中，I_DS为驱动晶体管14的漏极流向源极的漏极电流，μ_n为TFT器件的有效迁移率，C_ox为TFT器件单位面积的栅电容，W、L分别为TFT器件的有效沟道宽度和沟道长度，V_G为TFT器件的栅极电压，V_OLED是OLED15上的偏置电压，V_TH为TFT器件的阈值电压，V_OLED与OLED15的阈值电压相关。

这种电路虽然结构简单，但是不能补偿驱动晶体管14阈值电压V_TH漂移、OLED15阈值电压漂移或因TFT器件采用多晶硅材料制成而导致面板各处TFT器件的阈值电压V_TH不均匀性。当驱动晶体管14阈值电压V_TH、OLED15阈值电压发生漂移或在面板上各处V_TH的值不一致时，根据公式（1）驱动电流I_DS就会改变，并且面板上不同的像素因偏置电压的不同漂移情况也不一样，这样就会造成面板显示的不均匀性。

因此，就目前来说，为了解决TFT器件的V_TH漂移带来的问题，不管AMOLED的像素电路采用的工艺是多晶硅（poly-Si）技术、非晶硅（a-Si）技术还是氧化物半导体技术，其在构成像素电路时都需要提供阈值电压V_TH补偿机制。目前出现了很多提供补偿的像素电路，这些电路大致可以分为两类：电压驱动型像素电路和电流驱动型像素电路。电流驱动型像素电路主要采用电流镜或者电流源将数据电流按一定比例复制为驱动电流的方式来点亮发光件。由于OLED是电流型器件，因此采用电流驱动型电路可以很精确的补偿阈值电压的漂移和迁移率的不同。但是在实际应用时，由于数据线上的寄生电容效应，数据电流的建立需要较长的时间，这个问题在小电流的情况下更加突出，严重影响了电路的驱动速度。电压驱动型像素电路相对于电流驱动型像素电路有很快的充放电速度，可以满足大面积、高分辨显示的需要。但是，许多电压驱动型像素电路在补偿阈值电压V_TH的漂移时，需要复杂的电路结构且引入了多条扫描线，这使得像素的开口率降低且对外部的栅极驱动IC要求较高，并且增加了线路成本。

考虑以上因素，一个既能如电流型电路一样精确补偿TFT器件或OLED的阈值电压漂移或显示面板各处TFT器件阈值电压的不均匀性，又可以和电压型驱动电路一样实现快速的数据输入，且电路结构简单，使用器件数目少的像素驱动电路将会有很明显的优势。

发明内容

本申请提供一种像素电路、显示装置及显示驱动方法，能精确补偿TFT器件及OLED的阈值电压漂移或显示面板各处TFT器件阈值电压的不均匀性，并且实现快速的数据输入，且电路结构简单，增加像素的开口率和显示装置的成品率，降低生产成本。

根据本申请的第一方面，本申请提供一种像素电路,包括：

发光元件；

第二晶体管，其第三电极用于连接到一偏置电流线，第四电极连接到所述发光元件，用于为所述发光元件提供驱动电流；

第一电容，其第一端连接到所述第二晶体管的第二控制极，第二端连接到用于提供像素灰度信息的数据线，用于为所述第二晶体管提供基准电压；

第一晶体管，其第一电极用于连接到所述偏置电流线，第二电极连接到所述第二控制极，第一控制极用于连接到一提供扫描信号的扫描线，用于在所述扫描信号的控制下导通，使得所述第二晶体管导通以使第一电容提供的基准电压包含第二晶体管的第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息。

根据本申请的第二方面，本申请提供一种像素电路，包括：

发光元件；

第二晶体管，其第三电极用于连接到一偏置电流线，第四电极连接到所述发光元件，用于为所述发光元件提供驱动电流；

第一电容，其第一端连接到所述第二晶体管的第二控制极，第二端连接到一公共节点，用于为所述第二晶体管提供基准电压；

第一晶体管，其第一电极用于连接到所述偏置电流线，第二电极连接到所述第二控制极，第一控制极用于连接到一提供扫描信号的扫描线，用于在所述扫描信号的控制下导通，使得所述第二晶体管导通以使第一电容提供的基准电压包含第二晶体管的第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息。

根据本申请的第三方面，本申请提供一种显示装置，包括：

显示面板，包括若干如上述第一种的像素电路；

栅极驱动电路，用于通过所述扫描线向像素电路提供扫描信号；

数据驱动电路，用于通过所述数据线向像素电路提供灰度信息，所述数据驱动电路还包括偏置电流源、电压源和可控开关，所述偏置电流源、电压源分别通过偏置电流线向像素电路提供偏置电流、电源电压；

时序控制电路，用于在所述扫描信号扫描一帧时间内，控制所述可控开关在数据输入阶段切换为偏置电流源和偏置电流线连通的状态，在发光阶段切换为所述电压源和偏置电流线连通的状态。

根据本申请的第四方面，本申请提供一种显示装置，包括：

显示面板，包括若干如上述第二种的像素电路；

栅极驱动电路，用于通过所述扫描线向像素电路提供扫描信号；

数据驱动电路，用于从所述偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息，所述数据驱动电路包括偏置电流源、数据电压源、电压源和可控开关，所述偏置电流源、数据电压源、电压源分别通过偏置电流线向像素电路提供偏置电流、包含所述第一阈值电压信息及第二阈值电压信息及灰度信息的驱动电压、电源电压；

时序控制电路，用于在所述扫描信号扫描一帧时间内，控制所述可控开关在阈值提取模式切换为偏置电流源和偏置电流线连通的状态；在所述扫描信号扫描另一帧时间内，控制所述可控开关在发光模式的数据输入阶段切换为所述数据电压源和偏置电流线连通的状态，在发光模式的发光阶段切换为所述电压源和偏置电流线连通的状态。

根据本申请的第五方面，本申请提供一种显示驱动方法，所述方法基于上述第一种显示装置，所述方法包括：将所述扫描信号扫描一帧时间分为数据输入阶段和发光阶段；在所述数据输入阶段，通过电流偏置方式为所述第二晶体管提供包含所述第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息的基准电压；在所述发光阶段，向所述第二晶体管提供电源电压，使得所述第二晶体管为发光元件提供与所述第一阈值电压信息及第二阈值电压信息无关的驱动电流。

根据本申请的第六方面，本申请提供一种显示驱动方法，所述方法基于上述第二种显示装置，所述方法包括：在所述扫描信号扫描一帧时间的阈值提取模式下，通过电流偏置方式从所述偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息；将所述扫描信号扫描另一帧时间分为数据输入阶段和发光阶段，在所述数据输入阶段，通过电压编程方式为所述第二晶体管提供包含所述第一阈值电压信息、第二阈值电压信息和灰度信息的基准电压；在所述发光阶段，向所述第二晶体管提供电源电压，使得所述第二晶体管为发光元件提供与所述第一阈值电压信息及第二阈值电压信息无关的驱动电流。

本申请的有益效果是：

通过提供一种像素电路、显示装置及显示驱动方法，通过电流偏置方式提取第二晶体管的第一阈值电压信息及发光元件的第二阈值电压信息，并连同像素的灰度信息一起作为第一电容的基准电压，从而在发光阶段，使通过发光元件的驱动电流与上述第一阈值电压信息及第二阈值电压信息无关，精确补偿了TFT器件及OLED的阈值电压漂移或显示面板各处TFT器件阈值电压的不均匀性，通过电压编程方式将灰度信息存储至第一电容，实现了快速的数据输入，并且，简单的电路结构增加了像素的开口率和显示装置的成品率，降低了生产成本。

附图说明

图1为现有技术的无补偿两TFT像素电路；

图2为本申请实施例一的显示装置的结构图；

图3为本申请实施例一的数据驱动电路53的结构图；

图4为本申请实施例一的像素电路56的结构图；

图5为本申请实施例一的显示装置在显示驱动过程中的一种信号时序图；

图6为本申请实施例二的像素电路56的结构图；

图7为本申请实施例二的显示装置在显示驱动过程中的一种信号时序图；

图8为本申请实施例三的数据驱动电路53的结构图；

图9为本申请实施例三的像素电路56的结构图；

图10为本申请实施例三的显示装置在显示驱动过程中的一种信号时序图；

图11为本申请实施例四的像素电路56的结构图；

图12为本申请其他实施例的显示装置中增加预充电电源46的示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

首先对一些术语进行说明。晶体管可以是任何结构的晶体管，比如场效应晶体管（FieldEffectTransistor，FET）或者双极型晶体管（BipolarJunctionTransistor，BJT）。当晶体管为BJT时，其控制极是指BJT的基极B，第一、二电极分别指BJT的集电极C和发射极E；当晶体管为FET时，其控制极是指FET的栅极G，第一、二电极（即电流导通极）分别指FET的漏极D和源极S。显示装置中的晶体管通常为TFT器件，此时，晶体管的控制极是TFT器件的栅极G，第一、二电极分别指TFT器件的漏极D和源极S，在晶体管作为开关元件时，其漏极D和源极S可以互换，即第一、第二电极也可以分别指TFT器件的源极S和漏极D。后续所提第三、第四电极也同样类似。

实施例一：

请参考图2，图2示出了本申请第一实施例的显示装置的结构，其主要包括显示面板、栅极驱动电路52及数据驱动电路53。显示面板包括若干像素阵列51。其中，像素阵列51是由N行M列像素电路56按矩阵方式排列而成，即该像素阵列51为N行、M列，其中N、M均为正整数。一般地，像素阵列51中的同一行像素电路56均连接到同一条扫描线57，像素阵列51中的同一列像素电路56则连接到同一条数据线55和偏置电流线54。栅极驱动电路52用于通过扫描线57向像素电路56提供扫描信号。数据驱动电路53用于通过数据线55向像素电路提供灰度信息，即将灰度信息通过数据线55传输到对应的像素单元内以实现图像灰度，并且为像素电路56提供偏置电流源47、电压源45及可控开关411，偏置电流源47提供偏置电流，电压源45为像素电路56的最终显示提供电源电压。

需要说明的是，尽管像素阵列51是以N×M矩阵形式布置，但是为了图示简化，图2所示的像素阵列51只以2×2矩阵形式布置，其他3×4矩阵形式布置、5×5矩阵形式布置等均可根据实际情况选择。

请参考图3，上述数据驱动电路53主要包括数字模拟转换器49、输出缓冲48、电压源45、偏置电流源47及可控开关411组成。其中，数字模拟转换器49接收来自于总线410的表征灰度信息的数字信号和控制信号，并在控制信号的控制下将数字信号转化成模拟信号通过输出缓冲48输出到数据线55上，偏置电流源47用于提供偏置电流，可控开关411由一时序控制电路控制，电压源45、偏置电流源47通过可控开关411与偏置电流线54耦合。需要说明的是，本实施例中，时序控制电路包含于总线410中，因此，总线410一方面需要提供灰度信息，另一方面还要提供时序控制信号来控制可控开关411和数模转换器等。

请参考图4，上述像素电路56主要包括：一个有机发光二极管29作为发光元件，第一电容27，第二电容26，设置有第一控制极、第一电极及第二电极的第一晶体管24，以及设置有第二控制极、第三电极及第四电极的第二晶体管25，为方便起见，这里设定一个存储节点28（即第一电容27的第一端）。第一控制极耦合至扫描线57，第一电极耦合至偏置电流线54，偏置电流线54可由于可控开关411的动作在偏置电流源47及电压源45之间切换；第二控制极耦合至第二电极，第三电极耦合至偏置电流线54，第四电极耦合至有机发光二极管29的阳极，偏置电流源47提供的偏置电流可触发第一晶体管24及第二晶体管25将第二晶体管25的第一阈值电压信息及有机发光二极管29的第二阈值电压信息存储至第一电容27，以为第二晶体管25提供基准电压；第一电容27的第一端耦合至第二电极，第二端耦合至数据线55，数据线55可提供灰度信息或参考电位，第二电容26的第三端耦合至扫描线57，第四端耦合至第二电极；有机发光二极管29的阴极耦合至地线。

具体实现时，偏置电流线54耦合到10μA的偏置电流源47上，为其所耦合的像素电路56提供10μA的偏置电流。扫描线57可以耦合到栅极驱动电路52的某行驱动电路上，用于为某一个或一行像素电路56提供选择或非选择信号，例如，若扫描线57上充电到15V，会使得所耦合的像素电路56处于下述的数据输入选择阶段，若扫描线57上充电到-5V，会使得所耦合的像素电路56处于下述的数据输入非选择阶段。当然，上述数值为举例，实际应用时可选用其他数值不仅限于此。

请参考图5，图5是图4所示像素电路56的一种信号时序图，其中SCAN[1]为第一行像素的扫描信号，以此类推。下面结合图5来具体描述图4所示像素电路56的一种显示驱动过程，即本申请实施例一的显示驱动方法。

由图5所示，整个扫描信号扫描一帧的时间被分为数据输入阶段和发光阶段。其中在数据输入阶段，每行的像素电路56又分为数据输入选择阶段和数据输入非选择阶段。当与像素电路56耦合的扫描线57的电平为高时，则像素电路56处于数据输入选择阶段；当与像素电路56耦合的扫描线57的电平为低时，则像素电路56处于数据输入非选择阶段。

在数据输入选择阶段，由于总线410控制可控开关411，偏置电流线54耦合到偏置电流源47上，并且提供一个恒定的偏置电流。当与像素电路56耦合的扫描线57变为高电平时，第一晶体管24处于导通状态，使像素电路56处于数据输入选择阶段。此时，偏置电流线54上的偏置电流通过第一晶体管24给第一电容27充电，也就是给存储节点28充电，存储节点28的电位因此会慢慢升高。由于第二晶体管25的第二控制极耦合到存储节点28，所以第二晶体管25会因存储节点28电位的升高而逐渐由截止状态变为导通状态。第二晶体管25导通以后，偏置电流线54上的偏置电流就会部分流过第二晶体管25的第三电极和第四电极，此流过第二晶体管25的电流大小为：

$I_{\mathrm{DS}2}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{store}}-V_{\mathrm{OLED}}-V_{\mathrm{TH}2})}^2......\left(2\right)$

其中，μ_n、C_ox、W、L及V_TH2分别为第二晶体管25的有效迁移率、单位面积栅电容、沟道宽度、沟道长度以及第一阈值电压。V_store、V_OLED则分别为存储节点28的电压和有机发光二极管29上的电压。由公式（2），可以看出，流经第二晶体管25的电流随存储节点28的电位升高而增大。最后，当I_DS2等于偏置电流I_BIAS的时候，偏置电流I_BIAS在像素电路56中完全建立起来，此时存储节点28的电位V_store可以由公式（2）推导为：

$V_{\mathrm{store}}=\sqrt{\frac{{2I}_{\mathrm{BIAS}}L}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}}+V_{\mathrm{OLED}}+V_{\mathrm{TH}2}......\left(3\right)$

此处，I_BIAS为偏置电流，V_OLED可以认为是有机发光二极管29的偏置电压，它与有机发光二极管29的第二阈值电压是相关的。由（3）可以发现，此时存储节点28的电位包含了第二晶体管25的第一阈值电压信息和有机发光二极管29的第二阈值电压信息。

在数据输入选择阶段，数据线55会同步提供代表灰度信息的数据电压，此处设定其电压值为V_data。此数据电压V_data和存储节点28的存储电压V_store，分别存储在第一电容27两端，则第一电容27上的电压差为：V_data-V_store。

此时，存储节点28的电荷量可以表示为：

Q_A=(V_store-V_data)C1+(V_store-V_H)C2+(V_store-V_OLED-V_TH2)C_g2……（4）

其中，V_H为数据输入选择阶段扫描信号的电平值，C_g2为第二晶体管的栅电容，C1和C2分别为第一电容26和第二电容27的电容值。

在数据输入选择阶段结束，数据输入非选择阶段开始时，扫描线57由高电平变为低电平，此电压变化不但使得第一晶体管24由导通状态变为截止状态，还通过第二电容26耦合到存储节点28，使存储节点28的电位变为第一负电位，第二晶体管25在数据输入非选择阶段进入并保持截止状态。

在数据输入非选择阶段，第一晶体管24和第二晶体管25都处于截止状态，偏置电流线54和数据线55为其他像素电路56分别提供偏置电流和表征灰度信息的数据电压。需要注意的是，在这个过程中，数据线55的电平变化可能会通过第一电容27耦合到存储节点28，使存储节点28的电位升高，因此，为了确保第二晶体管25在数据输入非选择阶段不导通，存储节点28的第一负电位需要足够低。

在上述数据输入阶段，所有像素逐行进入数据输入选择阶段和数据输入非选择阶段，并且同一时间只有一行像素处于数据输入选择阶段，并在此数据输入选择阶段将上述第一阈值电压信息、第二阈值电压信息及灰度信息作为基准电压存储到像素的存储节点28中。

在数据输入阶段过后，紧接着是发光阶段。在发光阶段，由于总线410控制可控开关411，偏置电流线54断开与偏置电流源47的连接，而耦合到电压源45上，此电压源45用于为所有与偏置电流线54耦合的像素电路提供恒定的电源电压，使得第二晶体管25为有机发光二极管29提供一驱动电流。数据线55此时也提供一个参考电位，此电压值为V_ref。数据线55上电位的变动会通过第一电容27耦合到存储节点28中，使得存储节点28的电位变为V_HIGH。需要注意的是，在数据输入非选择阶段和发光阶段，存储节点28处于悬浮状态，其中的电荷量没有变化。其在发光阶段可以表示为：

Q_A=(V_HIGH-V_L)C2+(V_HIGH-V_ref)C1+(V_HIGH-V_OLED-V_TH2)C_g2……（5）

其中，V_L是数据输入非选择阶段扫描信号的电压值。将公式（4）代入到公式（5）中，可以求得VHIGH的表达式为：

$V_{\mathrm{HIGH}}=V_{\mathrm{store}}+\frac{(V_{\mathrm{ref}}-V_{\mathrm{data}})C1-(V_H-V_L)C2}{C1+C2+C_{g2}}......\left(6\right)$

$=V_{\mathrm{OVERDRIVE}}+V_{\mathrm{TH}2}+V_{\mathrm{OLED}}$

其中，V_OVERDRIVE与上述第一阈值电压和第二阈值电压无关。由公式（6）可以推出，在发光阶段，有机发光二极管29上流过的驱动电流为：

I_OLED=1/2μ_nC_oxW/L(V_HIGH-V_OLED-V_TH2)²=1/2μ_nC_oxW/L(V_OVERDRIVE)²……（7）

由公式（7）可以发现，在发光阶段，有机发光二极管29上所流过的驱动电流与第二晶体管25的第一阈值电压以及有机发光二极管29的第二阈值电压无关，即可以补偿由这两种元件阈值电压变化引起的显示的不均匀性，另一方面，由于上述驱动电流I_OLED与第二晶体管25的第一阈值电压无关，则可以补偿因TFT器件采用多晶硅材料制成而导致面板各处TFT器件的阈值电压V_TH不均匀性，保证了显示面板上的显示的均匀性。

整体来看，显示装置的工作分为数据输入阶段和发光阶段，其中数据输入阶段又分为数据输入选择阶段和数据输入非选择阶段。像素在数据输入选择阶段由扫描线57控制处于开启状态，耦合到偏置电流源47的偏置电流线54上提供的偏置电流流过像素电路56，并在存储节点28产生相应的基准电压。这个阶段有机发光二极管29会由于偏置电流的流过而发光。在数据输入非选择阶段，由于扫描线57负向变动使得像素电路56处于关闭状态，有机发光二极管29不会发光。在发光阶段，数据线55上给出一个高的参考电位，偏置电流线54也耦合到电压源45上，显示面板上所有像素电路56都开始导通，并且导通的电流大小与数据输入选择阶段输入的数据电压相关，即有机发光二极管29上的驱动电流与第二晶体管25的第一阈值电压以及有机发光二极管29的第二阈值电压无关，而与灰度信息有关。平均来看，显示面板的整体亮度是有机发光二极管29在数据输入选择阶段和发光阶段发出的光的平均效应。

实施例二：

请参考图6，与实施例一的区别主要在于，显示装置中，栅极驱动电路52还提供一在数据输入阶段与扫描线电平相反的控制线64，而像素电路56主要包括：一个有机发光二极管29作为发光元件，第一电容27，设置有第一控制极、第一电极及第二电极的第一晶体管24作为开关控制模块，以及设置有第二控制极、第三电极及第四电极的第二晶体管25作为驱动模块，为方便起见，这里设定一个存储节点68（即第一电容27的第一端）。第一控制极耦合至扫描线57，第一电极耦合至偏置电流线54，偏置电流线54可由于可控开关411的动作在偏置电流源47及电压源45之间切换；第二控制极耦合至第二电极，第三电极耦合至偏置电流线54，第四电极耦合至有机发光二极管29的阳极，偏置电流源47提供的偏置电流可触发第一晶体管24及第二晶体管25将第二晶体管25的第一阈值电压信息及有机发光二极管29的第二阈值电压信息存储至第一电容27，以为第二晶体管25提供基准电压；第一电容27的第一端耦合至第二电极，第二端耦合至数据线55，数据线55可提供灰度信息或参考电位；有机发光二极管29的阴极耦合至控制线64。

请参考图7，图7是图6所示像素电路56的一种信号时序图，其中SCAN[1]为第一行像素的扫描信号，CNTR[1]为第一行像素的控制线上的控制信号，以此类推。下面结合图7来具体描述图6所示像素电路56的一种显示驱动过程，即本申请实施例二的显示驱动方法。

由图7所示，整个扫描信号扫描一帧的时间被分为数据输入阶段和发光阶段。其中在数据输入阶段，每行的像素电路56又分为数据输入选择阶段和数据输入非选择阶段。当与像素电路56耦合的扫描线57的电平为高时，则像素电路56处于数据输入选择阶段；当与像素电路56耦合的扫描线57的电平为低时，则像素电路56处于数据输入非选择阶段。

在数据输入选择阶段，由于总线410控制可控开关411，偏置电流线54耦合到偏置电流源47上，并且提供一个恒定的偏置电流。当与像素电路56耦合的扫描线57变为高电平时，第一晶体管24处于导通状态，使像素电路56处于数据输入选择阶段。此时，控制线64为低电平，偏置电流线54上的偏置电流通过第一晶体管24给存储节点68充电，存储节点68的电位因此会慢慢升高。由于第二晶体管25的第二控制极耦合到存储节点68，所以第二晶体管25会因存储节点68电位的升高而逐渐由截止状态变为导通状态。第二晶体管25导通以后，偏置电流线54上的偏置电流就会部分流过第二晶体管25的第三电极和第四电极，此流过第二晶体管25的电流大小可仍由上述公式（2）表示。

由公式（2），可以看出，流经第二晶体管25的电流随存储节点68的电位升高而增大。最后，当I_DS2等于偏置电流的时候，偏置电流在像素电路56中完全建立起来，此时存储节点68的电位V_store可以由上述公式（3）类似表示。

由（3）可以发现，此时存储节点68的电位包含了第二晶体管25的第一阈值电压信息和有机发光二极管29的第二阈值电压信息。

需要注意的是，在数据输入选择阶段，数据线55会同步提供代表灰度信息的数据电压，即灰度信息，此处设定其电压值为V_data。此数据电压V_data和存储节点68的存储电压V_store，分别存储在第一电容27两端，则第一电容27上的电压差为：V_data-V_store。

在数据输入选择阶段结束时，数据输入非选择阶段开始时，扫描线57由高电平变为低电平，从而使得第一晶体管24由导通状态变为截止状态，同时控制线64的电平由低变为高，使得第二晶体管25和有机发光二极管29也都处于并保持在截止状态。

在数据输入非选择阶段，第一晶体管24和第二晶体管25都处于截止状态，偏置电流线54和数据线55为其他像素提供分别偏置电流和表征灰度信息的数据电压。需要注意的是，在这个过程中，数据线55的电平变化可能会通过第一电容27耦合到存储节点68，使存储节点68的电位升高，因此，控制线64的高电平要足够高以确保第二晶体25在数据输入非选择阶段不导通。

在上述数据输入阶段，所有像素逐行进入数据输入选择阶段和数据输入非选择阶段，并且同一时间只有一行像素处于数据输入选择阶段，并在此时将上述第一阈值电压信息、第二阈值电压信息及灰度信息作为基准电压存储到像素的存储节点68中。

在数据输入阶段过后，紧接着是发光阶段。在发光阶段，由于总线410控制可控开关411，偏置电流线54断开与偏置电流源47的连接，而耦合到一电压源45上，此电压源45为所有与偏置电流线54耦合的像素电路提供恒定的电源电压，使得第二晶体管25为有机发光二极管29提供一驱动电流。所有的控制线64也变回低电平。此时，数据线55也提供一个参考电位，此电压值为V_ref。数据线55上电位的变动会通过第一电容27耦合到存储节点68中，使得存储节点68的电位变为：

$V_{\mathrm{HIGH}}=V_{\mathrm{store}}+\frac{(V_{\mathrm{ref}}-V_{\mathrm{data}})\×C1}{C_{g2}+C1}$

$=\sqrt{\frac{{2I}_{\mathrm{BIAS}}L}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}}+\frac{(V_{\mathrm{ref}}-V_{\mathrm{data}})\×C1}{C_{g2}+C1}+V_{\mathrm{OLED}}+V_{\mathrm{TH}2}......\left(8\right)$

$=V_{\mathrm{OVERDRIVE}}+V_{\mathrm{OLED}}+V_{\mathrm{TH}2}$

C_g2为第二晶体管25的栅电容，V_OVERDRIVE是第二晶体管25的过驱动电压，其值与第二晶体管25的第一阈值电压或有机发光二极管29的第二阈值电压无关。

由公式（8）可以推出，在发光阶段，有机发光二极管29上流过的驱动电流为：

I_OLED=1/2μ_nC_oxW/L(V_HIGH-V_OLED-V_TH2)²=1/2μ_nC_oxW/L(V_OVERDRIVE)²......（9）

由公式（9），可以发现，在发光阶段，有机发光二极管29上所流过的驱动电流与第二晶体管25的第一阈值电压以及有机发光二极管29的第二阈值电压无关，即可以补偿由这两种元件阈值电压变化引起的显示的不均匀性，另一方面，由于上述驱动电流I_OLED与第二晶体管25的第一阈值电压无关，则可以补偿因TFT器件采用多晶硅材料制成而导致面板各处TFT器件的阈值电压V_TH不均匀性，保证了显示面板上的显示的均匀性。

本实施例相对于实施例一由于省去了第二电容26，进一步减小了像素面积，增加了像素开口率。

实施例三：

请参考图8及图9，与实施例一的区别主要在于，显示装置中，如图8所示，数据驱动电路53还包括由模拟数字转换器104、输入缓冲器103、外部存储105、加法器106、数字模拟转换器107及输出缓冲器108组成的数据电压源，其中，模拟数字转换器104通过输入缓冲器103耦合到偏置电流源47的输出端，并且可通过可控开关411完成与偏置电流线54的耦合与断开，上述各器件功能在下述显示驱动过程中进行对应描述。如图9所示，像素电路56主要包括：一个有机发光二极管29作为发光元件，第二电容26，第一电容27，设置有第一控制极、第一电极及第二电极的第一晶体管24作为开关控制模块，以及设置有第二控制极、第三电极及第四电极的第二晶体管25作为驱动模块，为方便起见，这里设定一个存储节点88（即第一电容27的第一端）。第一控制极耦合至扫描线57，第一电极耦合至偏置电流线54，偏置电流线54可由于可控开关411的动作在偏置电流源47、输出缓冲器108及电压源45之间切换；第二控制极耦合至第二电极，第三电极耦合至偏置电流线54，第四电极耦合至有机发光二极管29的阳极，偏置电流源47提供的偏置电流可触发第一晶体管24及第二晶体管25将第二晶体管25的第一阈值电压信息及有机发光二极管29的第二阈值电压信息存储至第一电容27及外部存储105；第一电容27的第一端耦合至第二电极，第二端耦合至公共节点83，公共节点83在公共节点电位及参考电位之间切换，第二电容26的第三端耦合至扫描线57，第四端耦合至第二电极；有机发光二极管29的阴极耦合至地线。公共节点83可以是一行或整个显示面板所有行共享的节点。

图8中，外部存储105与加法器106等可单独设置于数据驱动电路53之外，形成可共用的功能元件。

请参考图10，图10显示的是图9所示像素电路56的一种信号时序图，其中SCAN[1]为第一行像素的扫描信号，以此类推。下面结合图8和图10来具体描述图9所示像素电路56的一种显示驱动过程，即本申请实施例三的显示驱动方法。

图8和图10所示的是一种采用外部补偿的驱动方法，这种驱动方式主要先将需要补偿的驱动模块及发光元件的阈值电压信息提取出来并以数字信号的形式存储到外部存储中，在输入灰度信息时，则将所存储的阈值电压信息及灰度信息一起叠加以实现阈值电压的补偿功能。由图10可以知，外部补偿的整个驱动过程可以在两种模式下进行：一种是阈值提取模式，一种是正常的发光模式。其中阈值提取模式可以在显示装置开关机的时候执行一次，其余时间都工作在发光模式；或者在显示装置开关机的时候执行一次后，在接下来的发光模式中每隔一帧或几帧时间对某一行的像素进行阈值电压信息的提取，以实时刷新其在外部存储中的阈值电压信息。

在阈值提取模式中，像素电路56的工作过程分为阈值提取选择阶段和阈值提取非选择阶段。当与像素电路56耦合的扫描线57的电平为高时，则像素电路56处于阈值提取选择阶段；当与像素电路56耦合的扫描线57的电平为低时，则像素电路56处于阈值提取非选择阶段。

在阈值提取选择阶段，由于总线401控制可控开关411，偏置电流线54耦合到偏置电流源47上，并且提供一个恒定的偏置电流。当与像素电路56耦合的扫描线57变为高电平时，第一晶体管24处于导通状态，使像素电路56处于阈值提取选择阶段。此时，偏置电流线54上的偏置电流通过第一晶体管24给第一电容27充电，存储节点88的电位因此会慢慢升高。由于第二晶体管25的第二控制极耦合到存储节点88，所以第二晶体管25会因存储节点88电位的升高而逐渐由截止状态变为导通状态。第二晶体管25导通以后，偏置电流线54上的偏置电流就会部分流过第二晶体管25的第三电极和第四电极，此流过第二晶体管25的电流大小可以由上述公式（2）表示。由公式（2）可以看出，流经第二晶体管25的电流随存储节点88的电位升高而增大。最后，当I_DS2等于偏置电流的时候，偏置电流在像素电路56中完全建立起来，此时存储节点88的电位V_store可以由上述公式（3）表示，电位V_store包含了上述第一阈值电压信息及第二阈值电压信息。

由（3）可以发现，此时存储节点88的电位包含了第二晶体管25的第一阈值电压信息和有机发光二极管29的第二阈值电压信息。由于存储节点88上的电压和偏置电流线54上的电压值相同，所以此时与偏置电流线54耦合的模拟数字转换器104会采样偏置电流线54上电压信息V_store并将其转换成数字信号输入到外部存储105中。

在阈值提取选择阶段结束，阈值提取非选择阶段开始时，扫描线57的电平由高电平变为低电平。此电压变化不但使得第一晶体管24由导通状态变为截止状态，还通过第二电容26耦合到存储节点88，使存储节点88的电位变为第一负电位，第二晶体管25在数据输入非选择阶段进入并保持截止状态。

在阈值提取非选择阶段，第一晶体管24和第二晶体管25都处于截止状态，偏置电流线54为其他像素电路56提供偏置电流。在阈值提取模式下，所有像素逐行进入阈值提取选择阶段和阈值提取非选择阶段，并且将存储节点88上的第一阈值电压信息及第二阈值电压信息存储到存储芯片105中。

发光模式中的驱动过程分为数据输入阶段和发光阶段。在数据输入阶段，由于总线410控制可控开关411，偏置电流线54断开与偏置电流源47的连接，而通过输出缓冲器108耦合到数字模拟转换器107上，用于输出一驱动电压，其驱动电压值为V_drive。由于加法器106提前将来自总线410的灰度信息与外部存储105中的存储电压进行了叠加，驱动电压V_drive则会包含在阈值提取模式下的电压信息V_store和代表灰度信息的数据电压V_data。当与像素电路56耦合的扫描线57变为高电平时，第一晶体管24处于导通状态，使像素电路56处于数据输入选择阶段。此时，偏置电流线54上的驱动电压V_drive通过第一晶体管24输入到存储节点88中。

此时，存储节点88的电荷量可以表示为：

Q_A=(V_drive-V₀)C1+(V_drive-V_H)C2+(V_drive-V_OLED-V_th2)C_g2……（10）

其中，V_H为数据输入选择阶段扫描信号的电平值，V₀是数据输入阶段公共节点的电压值，C_g2为第二晶体管的栅电容，C1和C2分别为第一电容26和第二电容27的电容值。

在数据输入选择阶段结束，数据输入非选择阶段开始时，扫描线57由高电平变为低电平，此电压变化不但使得第一晶体管24由导通状态变为截止状态，还通过第二电容26耦合到存储节点88，使存储节点88的电位变为第二负电位，第二晶体管25在数据输入非选择阶段进入并保持截止状态。

在数据输入非选择阶段，第一晶体管24和第二晶体管25都处于截止状态，偏置电流线54为其他像素提供驱动电压。

在上述数据输入阶段，所有像素逐行进入数据输入选择阶段和数据输入非选择阶段，并且将第二晶体管25的第一阈值电压信息、有机发光二极管29的第二阈值电压信息及灰度信息作为基准电压存储到各个像素的存储节点88中。在数据输入阶段，公共节点83一直保持为一恒定电位V₀。

在数据输入阶段过后，紧接着是发光阶段。在发光阶段，由于总线410控制可控开关411，偏置电流线54断开与输出缓冲器108的连接，而耦合到电压源45上，此电压源45为所有与偏置电流线54耦合的像素电路提供恒定的电源电压。此时公共节点83的电位也由原来的恒定电位V₀变为参考电位，参考电位的电压值为V_ref。公共节点83上电位的变动会通过第一电容27耦合到存储节点88中，使得存储节点88的电位变为V_HIGH。需要注意的一点是，在数据输入非选择阶段和发光阶段，存储节点88处于悬浮状态，其中的电荷量没有变化。其在发光阶段可以表示为：

Q_A=(V_HIGH-V_L)C2+(V_HIGH-V_ref)C1+(V_HIGH-V_OLED-V_TH2)C_g2……（11）

其中，V_L是数据输入非选择阶段扫描信号的电压值。将公式（10）代入到公式（11）中，可以求得V_HIGH的表达式为：

$V_{\mathrm{HIGH}}=V_{\mathrm{dirve}}+\frac{(V_{\mathrm{ref}}-V_0)C1-(V_H-V_L)C2}{C1+C2+C_{g2}}$

$=V_{\mathrm{data}}+\frac{(V_{\mathrm{ref}}-V_0)C1-(V_H-V_L)C2}{C1+C2+C_{g2}}+V_{\mathrm{store}}......\left(12\right)$

$=V_{\mathrm{OVERDRIVE}}+V_{\mathrm{TH}2}+V_{\mathrm{OLED}}$

其中，V_OVERDRIVE是第二晶体管25的过驱动电压，其值与第二晶体管25的第一阈值电压或有机发光二极管29的第二阈值电压无关。

由公式（12）可以推出，在发光阶段，有机发光二极管29上流过的电流为：

I_OLED=1/2μ_nC_oxW/L(V_HIGH-V_OLED-V_TH2)²=1/2μ_nC_oxW/L(V_OVERDRIVE)²……（13）

由公式（13），可以发现，在发光阶段，有机发光二极管29上所流过的电流I_OLED与第二晶体管25的第一阈值电压以及有机发光二极管29的第二阈值电压无关，即可以补偿由这两种元件阈值电压变化引起的显示的不均匀性，另一方面，由于上述驱动电流I_OLED与第二晶体管25的第一阈值电压无关，则可以补偿因TFT器件采用多晶硅材料制成而导致面板各处TFT器件的阈值电压V_TH不均匀性，保证了显示面板上的显示的均匀性。

本实施例三的优势在于，相对于实施例一、二而言，由于通过采用外部补偿方式，只需在开机时执行一次阈值提取模式，其他时间内显示装置可均工作在发光模式下；并且数据写入过程（即发光模式下的数据输入阶段）中，不需要偏置电流，而直接采用驱动电压将上述第一阈值电压信息、第二阈值电压信息及灰度信息加载于存储节点88上，采用电压编程方式可以大大降低数据写入的时间，从而增加发光时间所占帧比重。使得像素电路可以用于更高分辨率或更大面积的显示装置中。另外，采用外部补偿的方式可以简化像素结构，减少控制线的数目。

实施例四：

请参考图11，与实施例三的区别主要在于，显示装置中，栅极驱动电路52还提供一与扫描线电平相反的控制线64，而像素电路56中去除了第二电容26，类似于将实施例二与实施例三相结合。像素电路、显示装置及显示驱动方法在此处不再赘述。

需要说明的是：

1、在显示装置的其他实施例中，在上述数据输入选择阶段，存储节点上的电压和偏置电流线54上的电压是相同的，这个电压比电压源45提供的电压要小很多。因此，在新的一帧来临时，偏置电流线54上的电位就需要被快速拉低以建立上述偏置电流，为了加速这个过程，可以为每一列设置一个预充电电源46，偏置电流源47、电压源45、预充电电源46通过可控开关411与偏置电流线54耦合。如图12所示，这个预充电电源46的电压V_pre为：

$V_{\mathrm{pre}}=\sqrt{\frac{{2I}_{\mathrm{BIAS}}L}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}W}}+V_{\mathrm{OLED}0}+V_{\mathrm{TH}20}......\left(14\right)$

这里，V_TH20和V_OLED0分别是第二晶体管的初始阈值和有机发光二极管的初始偏置电位。预充电电源46仅需要在帧初始时连接到偏置电流线54上很短的时间，就可以将偏置电流线54上多余的电荷放掉。

2、上述数据驱动电路可以集成在显示面板上，也可以集成外围IC芯片中，然后贴合到显示面板上。

3、虽然像素电路56采用了有机发光二极管作为发光元件，在另外的实施例中，也可以采用其他发光二极管作为发光元件。

4、在实施例一和实施例三中，第二电容26可以通过增大第一晶体管的控制极和第二电极的交叠面积来实现，也可以制作单独的电容原件。

5、在本申请各实施例中，晶体管可由氧化物薄膜晶体管构成，也可由多晶硅或非晶硅薄膜晶体管构成。

6、在其他实施例中，时序控制电路也可以不集成于总线中，而主要由总线提供灰度信息，时序控制电路单独控制可控开关。

本申请各实施例采用两TFT器件构建像素电路，其电路结构简单，不仅可以补偿TFT器件的阈值电压漂移，也可以补偿OLED器件7的阈值漂移，保证了显示的均匀性。此外，现有技术中，当TFT器件的阈值电压变为负值时，传统的电压型阈值补偿电路就无法再提供补偿，而本申请各实施例中采用电流偏置方式对正负阈值电压都有很好的补偿作用，因此具有更加优越的效果，这一点在采用耗尽型晶体管作为驱动管的显示装置中极为有利。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换。

Claims (13)

1.一种像素电路，其特征在于,包括：

发光元件；

第二晶体管，其第三电极用于连接到一偏置电流线，第四电极连接到所述发光元件，用于为所述发光元件提供驱动电流；偏置电流线用于提供偏置电流，以提取第二晶体管的第一阈值电压信息和发光元件的第二阈值电压信息；

第一电容，其第一端连接到所述第二晶体管的第二控制极，第二端连接到用于提供像素灰度信息的数据线，用于为所述第二晶体管提供基准电压；

第一晶体管，其第一电极用于连接到所述偏置电流线，第二电极连接到所述第二控制极，第一控制极用于连接到一提供扫描信号的扫描线，用于在所述扫描信号的控制下导通，使得所述第二晶体管导通以使第一电容提供的基准电压包含第二晶体管的第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息。

2.如权利要求1所述的像素电路，其特征在于，所述发光元件的阴极耦合至一地线，所述像素电路还包括第二电容，所述第二电容耦合在扫描线和第二控制极之间。

3.如权利要求1所述的像素电路，其特征在于，所述发光元件的阴极耦合至一控制线，用于从所述控制线上获得与扫描信号电平相反的控制信号。

4.一种像素电路，其特征在于,包括：

发光元件；

第二晶体管，其第三电极用于连接到一偏置电流线，第四电极连接到所述发光元件，用于为所述发光元件提供驱动电流；偏置电流线用于提供偏置电流，以提取第二晶体管的第一阈值电压信息和发光元件的第二阈值电压信息；

第一电容，其第一端连接到所述第二晶体管的第二控制极，第二端连接到一公共节点，用于为所述第二晶体管提供基准电压；所述公共节点为一行或整个显示面板所有行共享的节点；

第一晶体管，其第一电极用于连接到所述偏置电流线，第二电极连接到所述第二控制极，第一控制极用于连接到一提供扫描信号的扫描线，用于在所述扫描信号的控制下导通，使得所述第二晶体管导通，将所述偏置电流线提供的包含所述第一阈值电压信息、第二阈值电压信息及灰度信息的驱动电压耦合到所述第二晶体管的第二控制极，以使第一电容提供的基准电压包含第二晶体管的第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息。

5.如权利要求4所述的像素电路，其特征在于，所述发光元件的阴极耦合至一地线，所述像素电路还包括第二电容，所述第二电容耦合在扫描线和第二控制极之间。

6.如权利要求4所述的像素电路，其特征在于，所述发光元件的阴极耦合至一控制线，用于从所述控制线上获得与扫描信号电平相反的控制信号。

7.如权利要求2或5所述的像素电路，其特征在于，所述第二电容通过增大第一控制极和第二电极的交叠面积实现。

8.一种显示装置，其特征在于，包括：

显示面板，包括若干如权利要求1-3中任一项所述的像素电路；

栅极驱动电路，用于通过所述扫描线向像素电路提供扫描信号；

数据驱动电路，用于通过所述数据线向像素电路提供灰度信息，所述数据驱动电路还包括偏置电流源、电压源和可控开关，所述偏置电流源、电压源分别通过偏置电流线向像素电路提供偏置电流、电源电压；

时序控制电路，用于在所述扫描信号扫描一帧时间内，控制所述可控开关在数据输入阶段切换为偏置电流源和偏置电流线连通的状态，在发光阶段切换为所述电压源和偏置电流线连通的状态。

9.一种显示装置，其特征在于，包括：

显示面板，包括若干如权利要求4-6中任一项所述的像素电路；

栅极驱动电路，用于通过所述扫描线向像素电路提供扫描信号；

数据驱动电路，用于从所述偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息，所述数据驱动电路包括偏置电流源、数据电压源、电压源和可控开关，所述偏置电流源、数据电压源、电压源分别通过偏置电流线向像素电路提供偏置电流、包含所述第一阈值电压信息及第二阈值电压信息及灰度信息的驱动电压、电源电压；

时序控制电路，用于在所述扫描信号扫描一帧时间内，控制所述可控开关在阈值提取模式切换为偏置电流源和偏置电流线连通的状态；在所述扫描信号扫描另一帧时间内，控制所述可控开关在发光模式的数据输入阶段切换为所述数据电压源和偏置电流线连通的状态，在发光模式的发光阶段切换为所述电压源和偏置电流线连通的状态。

10.如权利要求9所述的显示装置，其特征在于，所述数据电压源还包括依次相连的模拟数字转换器、外部存储、加法器及数字模拟转换器，其中：

所述可控开关在阈值提取模式切换为偏置电流源和偏置电流线连通的状态时，所述模拟数字转换器再从偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息，并将所述第一阈值电压信息及第二阈值电压信息存储至外部存储；

所述可控开关在发光模式的数据输入阶段切换为数据电压源和偏置电流线连通的状态时，所述加法器用于将总线提供的所述灰度信息与外部存储提供的所述第一阈值电压信息及第二阈值电压信息进行叠加并输出一数字信号；所述数字模拟转换器，用于将所述数字信号转换成模拟信号形式的驱动电压输出至偏置电流线，

所述可控开关在发光模式的发光阶段切换为电压源和偏置电流线连通的状态时，受所述电压源驱动，为发光元件提供驱动电流。

11.一种显示驱动方法，其特征在于，所述方法基于如权利要求8所述的显示装置，所述方法包括：将所述扫描信号扫描一帧时间分为数据输入阶段和发光阶段；在所述数据输入阶段，通过电流偏置方式为所述第二晶体管提供包含所述第一阈值电压信息、发光元件的第二阈值电压信息和灰度信息的基准电压；在所述发光阶段，向所述第二晶体管提供电源电压，使得所述第二晶体管为发光元件提供与所述第一阈值电压信息及第二阈值电压信息无关的驱动电流。

12.一种显示驱动方法，其特征在于，所述方法基于如权利要求9所述的显示装置，所述方法包括：在所述扫描信号扫描一帧时间的阈值提取模式下，通过电流偏置方式从所述偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息；将所述扫描信号扫描另一帧时间分为数据输入阶段和发光阶段，在所述数据输入阶段，通过电压编程方式为所述第二晶体管提供包含所述第一阈值电压信息、第二阈值电压信息和灰度信息的基准电压；在所述发光阶段，向所述第二晶体管提供电源电压，使得所述第二晶体管为发光元件提供与所述第一阈值电压信息及第二阈值电压信息无关的驱动电流。

13.如权利要求12所述的显示驱动方法，其特征在于，当显示装置采用如权利要求10所述的显示装置，所述方法包括：

在所述扫描信号扫描一帧时间的阈值提取模式下，所述模拟数字转换器从偏置电流线上提取所述第一阈值电压信息及第二阈值电压信息并存储至外部存储；

在所述扫描信号扫描另一帧时间的发光模式下，在所述数据输入阶段，所述加法器将总线提供的灰度信息与外部存储中的所述第一阈值电压信息及第二阈值电压进行叠加形成一数字信号后，并通过所述数字模拟转换器将数字信号转换成模拟信号形式的驱动电压输出至偏置电流线，所述驱动电压作为所述第二晶体管的、包含所述第一阈值电压信息、第二阈值电压信息和灰度信息的基准电压；在所述发光阶段，向所述第二晶体管提供电源电压，使得所述第二晶体管为发光元件提供与所述第一阈值电压信息及第二阈值电压信息无关的驱动电流。