[go: up one dir, main page]

CN108630791A - 氮化镓基发光二极管外延片及其制造方法 - Google Patents

氮化镓基发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN108630791A
CN108630791A CN201810271136.4A CN201810271136A CN108630791A CN 108630791 A CN108630791 A CN 108630791A CN 201810271136 A CN201810271136 A CN 201810271136A CN 108630791 A CN108630791 A CN 108630791A
Authority
CN
China
Prior art keywords
layer
sublayer
thickness
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810271136.4A
Other languages
English (en)
Inventor
丁涛
韦春余
周飚
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810271136.4A priority Critical patent/CN108630791A/zh
Publication of CN108630791A publication Critical patent/CN108630791A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法,属于半导体技术领域。氮化镓基发光二极管外延片包括衬底、以及依次层叠设置在衬底上的复合缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层,复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,第一子层为AlN层,第二子层为Al2O3层,复合缓冲层的厚度为10~50nm。与现有的缓冲层的厚度相同,本发明减薄了AlN层的总厚度,同时在每层AlN层上均设有Al2O3层,Al2O3材料的透光性优于AlN材料,减少了复合缓冲层的吸光,从而提高了LED芯片底部的出光效率。

Description

氮化镓基发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制造方法。
背景技术
GaN(氮化镓)具有良好的热导性能,同时具有耐高温、耐酸碱、高硬度等特性,被广泛应用于各种波段的发光二极管。GaN基LED(Light Emitting Diode,发光二极管)的核心组件是LED芯片,LED芯片包括外延片和设于外延片上的电极。
GaN基发光二极管外延片的主要结构包括:衬底、以及层叠设置在衬底上的AlN缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层。为了提高发光二极管的产能和LED芯片的光电性能,上述GaN基发光二极管外延片在制作时,通常是先采用PVD(Physical VaporDeposition,物理气象沉淀法)设备在衬底上沉积厚度约为10~50nm的AlN缓冲层,然后将沉积有所述AlN缓冲层的蓝宝石衬底放入MOCVD(Metal-organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)设备中继续生长外延片,采用PVD设备形成的AlN缓冲层表面平整,粗糙度小于1nm,晶格质量较好。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
上述AlN缓冲层的透光性较差,当AlN缓冲层达到一定厚度时,会吸收LED芯片发出的光,降低LED芯片底部的出光效率。
发明内容
为了解决现有技术中AlN缓冲层的透光性较差,导致LED芯片底部的出光效率降低的问题,本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法。所述技术方案如下:
一方面,本发明提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次层叠设置在所述衬底上的复合缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层,
所述复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,所述第一子层为AlN层,所述第二子层为Al2O3层,所述复合缓冲层的厚度为10~50nm,1≤N≤10。
进一步地,所述第一子层的厚度为1~10nm,所述第二子层的厚度为1~10nm。
进一步地,所述复合缓冲层的厚度为20~30nm。
进一步地,5≤N≤6,所述第一子层的厚度为2~2.5nm,所述第二子层的厚度为2~2.5nm。
另一方面,本发明提供了一种氮化镓基发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底表面沉积复合缓冲层,所述复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,所述第一子层为AlN层,所述复合缓冲层的厚度为10~50nm,所述第二子层为Al2O3层,1≤N≤10;
在所述复合缓冲层表面依次生长未掺杂的GaN层、N型层、多量子阱层和P型层。
进一步地,所述在所述衬底表面沉积复合缓冲层,包括:
将所述衬底放入物理气相沉积腔室,利用物理气相沉积法在所述衬底表面沉积一层厚度为1~10nm的第一子层,然后在所述第一子层表面沉积一层厚度为1~10nm的第二子层,循环N次,其中,所述物理气相沉积腔室中的温度为400~800℃,压力为4~6torr,溅射功率为3000~5000W。
进一步地,所述制造方法还包括:
将沉积有所述复合缓冲层的衬底取出,再将所述衬底放入金属有机化学气相沉积腔室,在氢气气氛下对所述衬底高温热处理5~10分钟,其中,所述金属有机化学气相沉积腔室中的温度为900~1200℃。
进一步地,所述制造方法还包括:
在所述P型层生长完成后,将所述金属有机化学气相沉积腔室内温度降低至650~850℃,在氮气气氛下对所述氮化镓基发光二极管外延片进行退火处理5~15分钟。
进一步地,所述复合缓冲层的厚度为20~30nm。
进一步地,5≤N≤6,所述第一子层的厚度为2~2.5nm,所述第二子层的厚度为2~2.5nm。
本发明实施例提供的技术方案带来的有益效果是:
通过采用复合缓冲层替代传统的AlN缓冲层,复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,第一子层为AlN层,其中AlN材料与GaN材料之间的晶格系数差异小,可以减小衬底与GaN材料的晶格失配,起到缓冲外延层与衬底之间因晶格差异造成的缺陷的作用,从而提高外延层的晶体质量,第二子层为Al2O3层,复合缓冲层的总厚度为10~50nm,与现有的AlN缓冲层的厚度相同,即相当于本发明减薄了AlN层的总厚度,同时在每层AlN层上均设有Al2O3层,Al2O3材料的透光性优于AlN材料,减少了复合缓冲层的吸光,从而提高了LED芯片底部的出光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制备方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种氮化镓基发光二极管外延片,图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图,如图1所示,该氮化镓基发光二极管包括衬底1、以及依次层叠在衬底1上的复合缓冲层2、未掺杂的GaN层3、N型层4、多量子阱层5、电子阻挡层6、高温P型层7和P型接触层8。
复合缓冲层2包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底1上的第一子层21和第二子层22,第一子层21为AlN层,第二子层22为Al2O3层,复合缓冲层的厚度为10~50nm,1≤N≤10。
本发明实施例通过采用复合缓冲层替代传统的AlN缓冲层,复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,第一子层为AlN层,其中AlN材料与GaN材料之间的晶格系数差异小,可以减小衬底与GaN材料的晶格失配,起到缓冲外延层与衬底之间因晶格差异造成的缺陷的作用,从而提高外延层的晶体质量,第二子层为Al2O3层,复合缓冲层的总厚度为10~50nm,与现有的AlN缓冲层的厚度相同,即相当于本发明减薄了AlN层的总厚度,同时在每层AlN层上均设有Al2O3层,Al2O3材料的透光性优于AlN材料,减少了复合缓冲层的吸光,从而提高了LED芯片底部的出光效率。
在本实施例中,P型层包括电子阻挡层6、高温P型层7和P型接触层8。在其它实施例中,P型层还可为其它结构,本发明对此不作限制。
进一步地,第一子层21的厚度为1~10nm。若第一子层21的厚度小于1nm,则起不到提高外延层的晶体质量的作用,若第一子层21的厚度大于10nm,则会使得复合缓冲层2过厚,吸收LED芯片发出的光,降低芯片底部的出光效率,同时造成浪费。
其中,第二子层22的厚度可以为1~10nm。若第二子层22的厚度小于1nm,则起不到提高复合缓冲层2整体的透光性的作用,若第二子层22的厚度大于10nm,则会使得复合缓冲层2过厚,造成浪费。
可选地,第一子层21和第二子层22的厚度相同或不同。当第一子层21和第二子层22的厚度相同时,便于生长条件的控制。当第一子层21和第二子层22的厚度不同时,采用不同的厚度搭配,可以使得复合缓冲层2的厚度取值多样化,以适应不同的厚度需求。
优选地,复合缓冲层2的厚度为20~30nm,5≤N≤6,第一子层21的厚度为2~2.5nm,第二子层22的厚度为2~2.5nm。此时复合缓冲层2既可起到提高外延层的晶体质量的作用,同时又不会过厚,吸收LED芯片发出的光,降低芯片底部的出光效率。
优选地,第一子层21和第二子层22的生长条件相同。当第一子层21和第二子层22的生长条件相同时,无需频繁切换复合缓冲层2的生长条件,节省了生长时间。
可选地,将衬底1放入PVD腔室中,先在衬底1上溅射沉积第一子层21,再沉积第二子层22,循环N次,最终可形成AlN/Al2O3复合缓冲层。PVD腔室中的温度为400~800℃,压力为4~6torr,溅射功率为3000~5000W。
可选地,未掺杂的GaN层3的厚度为1~5μm。
可选地,N型层4掺Si的GaN层,Si的掺杂浓度可以为1×1018~1×1019cm-3,厚度为1~5μm。
可选地,多量子阱层5为包括InGaN势阱层和GaN势垒层的超晶格结构,多量子阱层5的周期数为5~11。其中,每层InGaN势阱层的厚度为2~3nm,每层GaN势垒层的厚度为9~20nm。
可选地,电子阻挡层6为厚度为20~100nm的AlyGa1-yN层,0.1<y<0.5。
可选地,高温P型层7为厚度为100~800nm的GaN层。
可选地,P型接触层8为厚度为5~300nm的GaN层。
实施例二
本发明实施例提供了一种氮化镓基发光二极管外延片的制造方法,适用于实施例一提供的一种氮化镓基发光二极管外延片,图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制备方法的方法流程图,如图2所示,该制造方法包括:
步骤201、提供一衬底。
具体地,衬底可以为蓝宝石衬底。
步骤202、在衬底表面沉积复合缓冲层。
具体地,生长厚度为10~50nm的复合缓冲层。其中,复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,第一子层为AlN层,第二子层为Al2O3层,1≤N≤10。
进一步地,第一子层的厚度为1~10nm。若第一子层的厚度小于1nm,则起不到提高外延层的晶体质量的作用,若第一子层的厚度大于10nm,则会使得复合缓冲层过厚,吸收LED芯片发出的光,降低芯片底部的出光效率,同时造成浪费。
其中,第二子层的厚度可以为1~10nm。若第二子层的厚度小于1nm,则起不到提高复合缓冲层整体的透光性的作用,若第二子层的厚度大于10nm,则会使得复合缓冲层过厚,造成浪费。
可选地,第一子层和第二子层的厚度相同或不同。当第一子层和第二子层的厚度相同时,以便于生长条件的控制。当第一子层和第二子层的厚度不同时,采用不同的厚度搭配,可以使得复合缓冲层的厚度取值多样化,以适应不同的厚度需求。
优选地,复合缓冲层的厚度为20~30nm,5≤N≤6,第一子层的厚度为2~2.5nm,第二子层的厚度为2~2.5nm。此时复合缓冲层的即可起到提高外延层的晶体质量的作用,同时又不会过厚,吸收LED芯片发出的光,降低芯片底部的出光效率。
优选地,第一子层和第二子层的生长条件相同。当第一子层和第二子层的生长条件相同时,无需频繁切换复合缓冲层2的生长条件,节省了生长时间。
具体地,将衬底放入PVD腔室,利用PVD法先在衬底表面沉积一层第一子层,然后在第一子层表面沉积一层第二子层,循环N次,最终形成厚度为10~50nm的AlN/Al2O3复合缓冲层。
在本实施例中,PVD腔室中的温度为400~800℃,压力为4~6torr,溅射功率为3000~5000W。
进一步地,步骤202还包括:
具体地,将沉积有复合缓冲层的衬底取出,再将衬底放入MOCVD腔室,在氢气气氛下对衬底高温热处理5~10分钟,其中,MOCVD腔室中的温度为900~1200℃。通过将沉积有复合缓冲层的衬底进行高温热处理,以获得高的表面平整度并去除衬底表面吸附的杂质。
在本实施例中,采用Veeco K465i or C4MOCVD设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(T分钟)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100-600torr。
步骤203、在复合缓冲层上生长未掺杂的GaN层。
具体地,利用MOCVD法在复合缓冲层表面生长未掺杂的GaN层。
在本实施例中,未掺杂的GaN层的厚度为1~5um。生长未掺杂的GaN层时,反应室温度为1000~1100℃,反应室压力控制在100~500torr。
步骤204、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层为掺Si的GaN层,厚度为1~5um。生长N型层时,反应室温度为1000~1200℃,反应室压力控制在100~500torr。其中,Si的掺杂浓度为1×1018~1×1019cm-3
步骤205:在N型层上生长多量子阱层。
多量子阱层为包括InGaN势阱层和GaN势垒层的超晶格结构,多量子阱层的周期数为5~11。其中,InGaN势阱层的生长温度为720~829℃,生长压力为100~500Torr,厚度为2~3nm,GaN势垒层的生长温度为850~959℃,生长压力为100~500Torr,厚度为9~20nm。
步骤206:在多量子阱层上生长电子阻挡层。
可选地,电子阻挡层为AlyGa1-yN层,0.1<y<0.5,生长温度为200~1000℃,生长压力为50~500Torr,生长厚度为20~100nm。
步骤207、在电子阻挡层上生长高温P型层。
可选地,高温P型层为GaN层,生长温度为600~1000℃,生长压力为100-300Torr,厚度为100~800nm。
步骤208、在高温P型层上生长P型接触层。
可选地,P型接触层为GaN层,生长温度为850~1050℃,生长压力为100~300Torr,厚度为5~300nm。
在结束氮化镓基发光二极管外延片的生长之后,将MOCVD设备内温度降低至650~850℃,在氮气气氛下对该氮化镓基发光二极管外延片进行退火处理5~15分钟,然后降至室温,结束外延生长。
本发明实施例通过采用复合缓冲层替代传统的AlN缓冲层,复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,第一子层为AlN层,其中AlN材料与GaN材料之间的晶格系数差异小,可以减小衬底与GaN材料的晶格失配,起到缓冲外延层与衬底之间因晶格差异造成的缺陷的作用,从而提高外延层的晶体质量,第二子层为Al2O3层,复合缓冲层的总厚度为10~50nm,与现有的AlN缓冲层的厚度相同,即相当于本发明减薄了AlN层的总厚度,同时在每层AlN层上均设有Al2O3层,Al2O3材料的透光性优于AlN材料,减少了复合缓冲层的吸光,从而提高了LED芯片底部的出光效率。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次层叠设置在所述衬底上的复合缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层,其特征在于,
所述复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,所述第一子层为AlN层,所述第二子层为Al2O3层,所述复合缓冲层的厚度为10~50nm,1≤N≤10。
2.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述第一子层的厚度为1~10nm,所述第二子层的厚度为1~10nm。
3.根据权利要求1或2所述的氮化镓基发光二极管外延片,其特征在于,所述复合缓冲层的厚度为20~30nm。
4.根据权利要求3所述的氮化镓基发光二极管外延片,其特征在于,5≤N≤6,所述第一子层的厚度为2~2.5nm,所述第二子层的厚度为2~2.5nm。
5.一种氮化镓基发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底表面沉积复合缓冲层,所述复合缓冲层包括N个周期的超晶格结构,每个周期的超晶格结构包括层叠设置在衬底上的第一子层和第二子层,所述第一子层为AlN层,所述第二子层为Al2O3层,所述复合缓冲层的厚度为10~50nm,1≤N≤10;
在所述复合缓冲层表面依次生长未掺杂的GaN层、N型层、多量子阱层和P型层。
6.根据权利要求5所述的制造方法,其特征在于,所述在所述衬底表面沉积复合缓冲层,包括:
将所述衬底放入物理气相沉积腔室,利用物理气相沉积法在所述衬底表面沉积一层厚度为1~10nm的第一子层,然后在所述第一子层表面沉积一层厚度为1~10nm的第二子层,循环N次,其中,所述物理气相沉积腔室中的温度为400~800℃,压力为4~6torr,溅射功率为3000~5000W。
7.根据权利要求5或6所述的制造方法,其特征在于,所述制造方法还包括:
将沉积有所述复合缓冲层的衬底取出,再将所述衬底放入金属有机化学气相沉积腔室,在氢气气氛下对所述衬底高温热处理5~10分钟,其中,所述金属有机化学气相沉积腔室中的温度为900~1200℃。
8.根据权利要求7所述的制造方法,其特征在于,所述制造方法还包括:
在所述P型层生长完成后,将所述金属有机化学气相沉积腔室内温度降低至650~850℃,在氮气气氛下对所述氮化镓基发光二极管外延片进行退火处理5~15分钟。
9.根据权利要求5或6所述的制造方法,其特征在于,所述复合缓冲层的厚度为20~30nm。
10.根据权利要求5或6所述的制造方法,其特征在于,5≤N≤6,所述第一子层的厚度为2~2.5nm,所述第二子层的厚度为2~2.5nm。
CN201810271136.4A 2018-03-29 2018-03-29 氮化镓基发光二极管外延片及其制造方法 Pending CN108630791A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810271136.4A CN108630791A (zh) 2018-03-29 2018-03-29 氮化镓基发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810271136.4A CN108630791A (zh) 2018-03-29 2018-03-29 氮化镓基发光二极管外延片及其制造方法

Publications (1)

Publication Number Publication Date
CN108630791A true CN108630791A (zh) 2018-10-09

Family

ID=63696341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810271136.4A Pending CN108630791A (zh) 2018-03-29 2018-03-29 氮化镓基发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN108630791A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671819A (zh) * 2018-11-30 2019-04-23 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838706A (en) * 1994-09-20 1998-11-17 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
CN1945863A (zh) * 2006-10-11 2007-04-11 中国科学院上海技术物理研究所 一种生长在蓝宝石衬底上的复合缓冲层及制备方法
CN105261681A (zh) * 2015-09-08 2016-01-20 安徽三安光电有限公司 一种半导体元件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838706A (en) * 1994-09-20 1998-11-17 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
CN1945863A (zh) * 2006-10-11 2007-04-11 中国科学院上海技术物理研究所 一种生长在蓝宝石衬底上的复合缓冲层及制备方法
CN105261681A (zh) * 2015-09-08 2016-01-20 安徽三安光电有限公司 一种半导体元件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671819A (zh) * 2018-11-30 2019-04-23 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法

Similar Documents

Publication Publication Date Title
CN108336203B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108346725B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN107195737B (zh) 一种发光二极管外延片及其制造方法
CN107331745A (zh) 一种发光二极管的外延片及其制备方法
CN108336198B (zh) 一种发光二极管外延片及其制造方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN106601882A (zh) 一种发光二极管的外延片及其制造方法
CN114695610B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN106601883A (zh) 一种发光二极管的外延片及制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109560171B (zh) 一种发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN110364598B (zh) 发光二极管外延片及其制作方法
CN106098874B (zh) 一种发光二极管的外延片及制备方法
CN111883623A (zh) 近紫外发光二极管外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109545922B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN113113518B (zh) 发光二极管外延片及其制备方法
CN108630791A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181009