[go: up one dir, main page]

CN108536324B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN108536324B
CN108536324B CN201710123374.6A CN201710123374A CN108536324B CN 108536324 B CN108536324 B CN 108536324B CN 201710123374 A CN201710123374 A CN 201710123374A CN 108536324 B CN108536324 B CN 108536324B
Authority
CN
China
Prior art keywords
signal line
insulating layer
signal
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710123374.6A
Other languages
English (en)
Other versions
CN108536324A (zh
Inventor
刘冲
赵海生
肖志莲
肖红玺
王薇
裴晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710123374.6A priority Critical patent/CN108536324B/zh
Priority to US15/745,000 priority patent/US10545594B2/en
Priority to PCT/CN2017/097471 priority patent/WO2018157563A1/en
Priority to JP2018512890A priority patent/JP6960908B2/ja
Priority to EP17835444.5A priority patent/EP3590030A4/en
Publication of CN108536324A publication Critical patent/CN108536324A/zh
Application granted granted Critical
Publication of CN108536324B publication Critical patent/CN108536324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板，包括：衬底；设置在所述衬底上的第一信号线和第二信号线，所述第一信号线与所述第二信号线同层设置且相互间隔；绝缘层，所述绝缘层覆盖所述第一信号线和所述第二信号线；所述绝缘层上形成有贯穿该绝缘层的槽，所述槽延伸至所述第一信号线和第二信号线所在层的底面而将所述第一信号线和所述第二信号线间隔开，使得所述第一信号线和所述第二信号线之间绝缘。相应地，本发明还提供一种阵列基板的制作方法、显示装置。本发明能够减少方格不良。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示装置。
背景技术
触控显示面板包括外挂式触控显示面板和内嵌式触控显示面板，由于内嵌式触控显示面板具有透光率高、厚度薄等特点，而得到广泛应用。内嵌式触控显示面板可以分为互电容式结构和自电容式结构。其中，自电容式结构包括多个块状的触控电极，每个触控电极通过触控信号线与驱动电路相连，驱动电路接收到通过每条触控信号线上的信号变化以及各触控电极的坐标位置判断触控位置。
图1为现有显示装置中阵列基板的结构示意图。为了提高触控位置判断的准确性，通常会在触控信号线11上并联一条并联信号线12(二者在非显示区进行并联，而图1为显示区的剖面图，因此图中没有体现二者的连接)，以使得驱动电路与触控电极13之间的连接电阻(即，触控信号线11和并联信号线12的整体电阻)减小；而为了减少工艺步骤，可以将并联信号线12和数据线14采用同一构图工艺制作。受到灰尘等异物的影响，容易导致在构图工艺中，不仅会形成数据线14和并联信号线12，而且还容易在数据线14和并联信号线12之间产生导电残留部15，这将导致数据线14和并联信号线12发生短路。而由于触控电极13在显示阶段复用为公共电极，即，并联信号线12在显示阶段加载公共电压信号，因此，当数据线14和并联信号线12发生短路时，数据线14上的电压会被拉低至并联信号线12上的公共电压，从而导致在显示过程中，数据线14无法为子像素提供所需的数据电压，进而导致子像素无法正常显示，产生方格不良。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其制作方法、显示装置，以改善现有技术中数据线与并联信号线发生短路的现象，从而减少方格不良。
为了解决上述技术问题之一，本发明提供一种阵列基板，包括：
衬底；
设置在所述衬底上的第一信号线和第二信号线，所述第一信号线与所述第二信号线同层设置且相互间隔；
绝缘层，所述绝缘层覆盖所述第一信号线和所述第二信号线；
所述绝缘层上形成有贯穿该绝缘层的槽，所述槽延伸至所述第一信号线和第二信号线所在层的底面而将所述第一信号线和所述第二信号线间隔开，使得所述第一信号线和所述第二信号线之间绝缘。
优选地，所述阵列基板还包括设置在所述绝缘层上的第三信号线，所述第三信号线与所述第一信号线的位置对应。
优选地，所述阵列基板还包括触控电极，所述第三信号线为与所述触控电极相连的触控信号线，所述第二信号线为数据线，所述第三信号线与所述第一信号线并联。
优选地，所述槽朝向所述衬底的投影为条形，该条形的延伸方向与所述第一信号线和所述第二信号线之间间隔区域的延伸方向相同，且所述条形的长度与所述第一信号线和所述第二信号线之间间隔区域的长度相同。
优选地，所述第一信号线和所述第二信号线平行。
相应地，本发明还提供一种阵列基板的制作方法，包括：
提供衬底；
在所述衬底上形成包括第一信号线和第二信号线的图形，所述第一信号线与所述第二信号线同层设置且相互间隔；
形成绝缘层，所述绝缘层覆盖所述第一信号线和所述第二信号线；
形成贯穿所述绝缘层的槽，所述槽的位置与所述第一信号线和所述第二信号线之间的间隔区域对应；
利用所述槽进行刻蚀，以去除所述第一信号线和第二信号线所在层的导电残留部。
优选地，所述形成贯穿所述绝缘层的槽的步骤之后还包括：
形成导电材料层；
利用所述槽进行刻蚀，以去除所述第一信号线和第二信号线所在层的导电残留部的步骤包括：
对所述导电材料层进行构图工艺，保留与所述第一信号线所在位置对应的导电材料，对其他区域的导电材料进行刻蚀，以形成与所述第一信号线对应的第三信号线，并去除所述槽内的导电残留部。
优选地，所述对所述导电材料层进行构图工艺的步骤之后还包括：形成包括触控电极的图形；
其中，所述第三信号线为与所述触控电极相连的触控信号线，所述第三信号线与所述第一信号线并联，所述第二信号线为数据线。
优选地，所述槽朝向所述衬底的投影为条形，该条形的延伸方向与所述第一信号线和所述第二信号线之间间隔区域的延伸方向相同，且所述条形的长度与所述第一信号线和所述第二信号线之间间隔区域的长度相同。
优选地，所述第一信号线和所述第二信号线平行。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
在本发明中，由于绝缘层上设置有贯穿绝缘层的槽，该槽对应于第一信号线和第二信号线之间的间隔区域，并延伸至第一信号线和第二信号线所在层的底面而将第一信号线和第二信号线间隔开，并使得第一信号线和第二信号线之间绝缘，从而可以减少第一信号线和第二信号线发生短路的情况，在内嵌式触控显示装置中，显示阶段将不再受到触控的影响，减少方格现象的发生，改善显示效果。并且，对槽所露出的导电残留部刻蚀时，可以在后续刻蚀形成第三信号线时，一并将槽内的导电残留部刻蚀掉，从而在不增加工艺步骤的情况下防止第一信号线和第二信号线发生短路。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中的阵列基板的结构示意图；
图2是本发明实施例中提供的阵列基板的结构示意图；
图3是本发明实施例中阵列基板上的第一信号线和第二信号线的分布示意图；
图4是本发明实施例中提供的阵列基板的制作方法具体流程图；
其中，附图标记为：
11、触控信号线；12、并联信号线；13、触控电极；14、数据线；15、导电残留部；
20、衬底；21、第一信号线；22、第二信号线；23、第三信号线；24、绝缘层；241、槽；251、栅极；252、栅极绝缘层；253、有源层；254、源极；255、漏极；26、触控电极；27、钝化层；28、像素电极。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板，如图2所示，包括衬底20、设置在衬底20上的第一信号线21和第二信号线22、绝缘层24。其中，第一信号线21与第二信号线22同层设置且相互间隔，绝缘层24覆盖第一信号线21和第二信号线22，绝缘层24上形成有贯穿该绝缘层24的槽241，槽241的位置与第一信号线21和第二信号线22之间的间隔区域对应，槽241延伸至第一信号线21和第二信号线22所在层的底面而将第一信号线21和第二信号线22间隔开，使得第一信号线21和第二信号线22之间绝缘。
第一信号线21和第二信号线22同层设置，因此，可以采用同一构图工艺形成，具体包括：形成金属层和光刻胶层；对光刻胶层进行曝光、显影，以保留第一区域和第二区域的光刻胶，去除其他区域的光刻胶；对金属层进行刻蚀，以将未被光刻胶覆盖的金属刻蚀掉，形成位于第一区域的第一信号线21和位于第二区域的第二信号线22；去除残留的光刻胶。而在实际生产中容易有灰尘等杂质附在第一区域和第二区域之间区域的金属层上或光刻胶内，这将导致灰尘位置的光刻胶仍有一定残留，从而导致刻蚀金属层时，这部分金属不能被刻蚀掉，在第一信号线21和第二信号线22中间产生金属残留(如图1中的导电残留部15)，进而容易导致第一信号线21和第二信号线22短路。
而在本发明中，由于绝缘层24上设置有贯穿绝缘层24的槽241，该槽241位于第一区域和第二区域之间的间隔区域，并延伸至第一信号线21和第二信号线22所在层的底面，实际生产时，可以将槽241设置在对应于由于灰尘等杂质而产生的导电残留部的位置，从而使槽241将导电残留部露出(灰尘等杂质已在光刻胶的去除步骤中一并去除)，因此，只需要对槽241内的导电残留部进行刻蚀，或者在后续形成其他信号线时，一并将槽241内的导电残留部进行刻蚀即可，从而保证槽241的设置使得第一信号线21和第二信号线22之间绝缘，减少第一信号线21和第二信号线22发生短路的情况，进而提高阵列基板的质量。
如图2所示，阵列基板还可以包括设置在衬底20上的薄膜晶体管和像素电极28等结构。薄膜晶体管的栅极251和有源层253之间设置有覆盖整个衬底20的栅极绝缘层252，像素电极28、第二信号线22均设置在栅极绝缘层252上，这种情况下，第一信号线21和第二信号线22所在层的底面即为栅极绝缘层252的上表面。当然，栅极绝缘层252也可以不完全覆盖衬底20，只覆盖栅极251，第一信号线21和第二信号线22直接设置在衬底20的上表面，这种情况下，第一信号线21和第二信号线22所在层的底面即为衬底20的上表面。
进一步地，如图2所示，阵列基板还包括设置在绝缘层24上的第三信号线23，第三信号线23与第一信号线21的位置对应。在形成第三信号线23时，先形成用于制作第三信号线23的导电材料层，然后通过构图工艺形成第三信号线23，由于第三信号线23与第一信号线21的位置对应，因此，在构图工艺中对导电材料层进行刻蚀时，需要对上述第一区域和第二区域之间的间隔区域的导电材料层进行刻蚀，这时，就可以一并将槽241内的导电残留部刻蚀掉，从而不需要额外的步骤就可以减少导电残留部的产生，进而减少第一信号线21和第二信号线22的短路现象。
在本发明中，槽241的数量、形状和尺寸均可以有不同的实施方式，例如，可以设置多个沿第一信号线21长度方向排列的圆柱形或方柱形的槽。优选地，槽241朝向衬底20的投影为条形，该条形的延伸方向与第一信号线21和第二信号线22之间间隔区域的延伸方向相同，且所述条形的长度与第一信号线21和第二信号线22之间间隔区域的长度相同；所述条形的宽度不作限定。这样，在构图形成第一信号线21和第二信号线22后，第一信号线21和第二信号线22之间的间隔区域中任意位置出现连接第一信号线21和第二信号线22的导电残留部时，绝缘层24上的槽241均可以将导电残留部的至少一部分露出，从而在后续刻蚀形成第三信号线23时，将露出的导电残留部去除，从而不需要检测导电残留部的位置就可以保证第一信号线21和第二信号线22之间绝缘。
其中，第一信号线21和第二信号线22可以平行。此时，槽241也与第一信号线21和第二信号线22平行。
本发明提供的阵列基板尤其适用于触控显示装置中，此时，所述阵列基板还包括触控电极26，第三信号线23为与触控电极26相连的触控信号线，第二信号线22为数据线，第三信号线23与第一信号线21并联。第三信号线23还与驱动电路(未示出)相连，以使驱动电路通过触控电极26上的信号判断触控位置。第一信号线21和第三信号线23并联后使得触控电极26与驱动电路之间的连接电阻降低，从而提高触控检测的准确性。
具体地，第三信号线23上方还可以设置有钝化层27，触控电极26设置在钝化层27上，并通过贯穿钝化层27的第一过孔与第三信号线23相连，钝化层27上还设置有与触控电极26同层设置的至少两个连接件，其中一个连接件的第一端通过贯穿钝化层27的第二过孔与第三信号线23的第一端相连、该连接件的第二端与同时贯穿钝化层27和绝缘层24的第三过孔与第一信号线21的第一端相连；另一个连接件的第一端通过贯穿钝化层27的第二过孔与第三信号线23的第二端相连，该连接件的第二端通过同时贯穿钝化层27和绝缘层24的第三过孔与第一信号线21的第二端相连。需要说明的是，第一过孔、第二过孔和第三过孔均设置在非显示区，即触控电极26与第三信号线23的连接位置、第三信号线23与第一信号线21的连接位置均设置在非显示区，而图2为阵列基板显示区的剖视图，因此图2中没有体现出上述连接关系。
需要说明的是，所述阵列基板上设置有多条第一信号线21和第二信号线22，且第二信号线22和第一信号线的21数量可以不同，如图3所示，阵列基板划分为多行多列像素区，每个像素区包括沿行方向排列的多个子像素区(如图3中的P1、P2和P3)，每列像素区对应一条第一信号线21，每列子像素区对应一条第二信号线22，考虑到第一信号线21与其距离较近的第二信号线22之间容易发生短路，与其距离较远的第二信号线22之间不容易发生短路，因此，在绝缘层24上形成槽241时，可以只在对应于相邻两个像素区之间的第一信号线21和第二信号线22之间的区域形成槽241，而当第一信号线21和第二信号线22之间存在至少一个子像素区时，该第一信号线21和第二信号线22之间的区域可以不设置过孔。
触控电极26可以在触控阶段作为触控电极，在显示阶段复用为公共电极。由于本发明中可以减少第一信号线21和第二信号线22发生短路的现象，因此，在包括所述阵列基板的显示装置中，在显示阶段，如果有触摸发生，触控电极26上的公共信号将不会受到影响，从而减少现有技术中的方格不良。
作为本发明的另一方面，提供一种阵列基板的制作方法，结合图2和图4所示，所述制作方法包括：
S1、提供衬底20。
S2、在衬底20上形成包括第一信号线21和第二信号线22的图形，第一信号线21与第二信号线22同层设置且相互间隔。
S3、形成绝缘层24，绝缘层24覆盖第一信号线21和第二信号线22。
S4、形成贯穿绝缘层24的槽241，槽24的位置与第一信号线21和第二信号线22之间的间隔区域对应；
S5、利用槽241进行刻蚀，以去除第一信号线21和第二信号线22之间的导电残留部，使得槽241到达第一信号线21和第二信号线22所在层的底面。
当步骤S2中形成的第一信号线21和第二信号线22之间没有绝缘间隔开，而是存在一定的导电残留部时，可以通过步骤S4在导电残留部的位置形成贯穿绝缘层24的槽241，槽241可以将导电残留部露出(灰尘等杂质已在光刻胶的去除步骤中一并去除)，因此，通过步骤S5中的刻蚀，可以将槽241内的导电残留部去除，从而保证第一信号线21和第二信号线22之间绝缘，防止第一信号线21和第二信号线22发生短路，提高阵列基板的质量。
其中，步骤S5中利用槽241进行刻蚀可以为单独对导电残留部进行刻蚀的步骤；为了减少工艺步骤，优选地，本发明在刻蚀形成其他信号线时一并对导电残留部进行刻蚀，以保证无论是否存在导电残留部均可以保证第一信号线21和第二信号线22之间绝缘。下面介绍本发明结合图2和图4对本发明的这种优选实施方式进行具体介绍。
所述阵列基板的制作方法包括：
S1、提供衬底20。
S11、在衬底20上形成包括薄膜晶体管的栅极251的图形。
S12、形成栅极绝缘层252。
S13、在栅极绝缘层252上形成包括薄膜晶体管的有源层253的图形。
S14、形成包括像素电极28的图形。
S2、在衬底20上形成包括第一信号线21和第二信号线22的图形，具体为：在栅极绝缘层252上形包括第一信号线21、第二信号线22、薄膜晶体管的源极254和漏极255的图形，第一信号线21与第二信号线22同层设置且相互间隔；第二信号线22为数据线。其中第一信号线21和第二信号线22可以平行。
S3、形成绝缘层24，绝缘层24覆盖第一信号线21和第二信号线22。
S4、形成贯穿绝缘层24的槽241，槽241的位置与第一信号线21和第二信号线22之间的间隔区域对应。优选地，槽241朝向衬底20的投影为条形，该条形的延伸方向与第一信号线21和第二信号线22之间间隔区域的延伸方向相同，且所述条形的长度与第一信号线21和第二信号线22之间间隔区域的长度相同。
S41、形成导电材料层，该导电材料层具体可以为金属材料层。
S5、利用槽241进行刻蚀，以去除第一信号线21和第二信号线22之间的导电残留部，具体包括：对所述导电材料层进行构图工艺，保留与第一信号线21所在位置对应的导电材料，对其他区域的导电材料进行刻蚀，以形成与第一信号线21对应的第三信号线23，并去除槽241内的导电残留部，从而保证第一信号线21和第二信号线22之间绝缘，此时，槽241到达第一信号线21和第二信号线22所在层的底面，将第一信号线21和第二信号线22所在层的底面(本发明中即为栅极绝缘层252的上表面)的与槽241对应的部分全部露出。
其中，导电材料层的具体材料可以与形成第一信号线21和第二信号线22的材料相同。当第一信号线21和第二信号线22之间存在导电残留部时，由于绝缘层24上的槽241贯穿绝缘层24，因此，槽24可以将导电残留部的至少一部分露出，那么在步骤S41中形成的导电材料层将会覆盖这部分露出的导电残留部上，而在步骤S5中对导电材料层进行刻蚀时，需要对槽241的位置的导电材料层进行刻蚀，这时就可以将第一信号线21和第二信号线22之间的导电残留部一并刻蚀掉，从而不需要额外的步骤就可以减少第一信号线21和第二信号线22之间短路的发生。
S6、形成钝化层27。
S7、形成包括触控电极26的图形。
其中，步骤S5中形成的第三信号线23为与触控电极26相连的触控信号线，第一信号线21与第三信号线23并联。具体地，为了使触控电极与第三信号线23相连、第三信号线23与第一信号线21并联，步骤S6和步骤S7之间还可以在钝化层27上形成贯穿钝化层27的第一过孔、贯穿钝化层27和绝缘层24的第二过孔和第三过孔，第一信号线21的两端处均设置有第二过孔和第三过孔。步骤S7中还可以形成两个连接件，两个连接件分别对应第三信号线23的两端。其中一个连接件的第一端通过贯穿钝化层27的第二过孔与第三信号线23的第一端相连、该连接件的第二端与同时贯穿钝化层27和绝缘层24的第三过孔与第一信号线21的第一端相连；另一个连接件的第一端通过贯穿钝化层27的第二过孔与第三信号线23的第二端相连，该连接件的第二端通过同时贯穿钝化层27和绝缘层24的第三过孔与第一信号线21的第二端相连。
作为本发明的第三个方面，提供一种显示装置，包括上述阵列基板。由于阵列基板中的数据线和触控信号线之间发生短路的情况减少，因此，可以减少显示装置在显示阶段受到触控影响而导致的方格现象，从而改善显示效果。
以上为对本发明提供的阵列基板及其制作方法、显示装置的描述，由于绝缘层上设置有贯穿绝缘层的槽，该槽对应于第一信号线和第二信号线之间的间隔区域，并延伸至第一信号线和第二信号线所在层的底面而将第一信号线和第二信号线间隔开，并使得所述第一信号线和第二信号线之间绝缘，从而可以减少第一信号线和第二信号线发生短路的情况，在内嵌式触控显示装置中，显示阶段将不再受到触控的影响，减少方格现象的发生，改善显示效果。并且，对槽所露出的导电残留部刻蚀时，可以在后续刻蚀形成第三信号线时，一并将槽内的导电残留部刻蚀掉，从而在不增加工艺步骤的情况下防止第一信号线和第二信号线发生短路。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种阵列基板，包括：
衬底；
设置在所述衬底上的第一信号线和第二信号线，所述第一信号线与所述第二信号线同层设置且相互间隔；
绝缘层，所述绝缘层覆盖所述第一信号线和所述第二信号线；
其特征在于，所述第一信号线和所述第二信号线分别用于传输不同的信号，所述绝缘层上形成有贯穿该绝缘层的槽，所述槽延伸至所述第一信号线和第二信号线所在层的底面而将所述第一信号线和所述第二信号线间隔开，使得所述第一信号线和所述第二信号线之间绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述绝缘层上的第三信号线，所述第三信号线与所述第一信号线的位置对应。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括触控电极，所述第三信号线为与所述触控电极相连的触控信号线，所述第二信号线为数据线，所述第三信号线与所述第一信号线并联。
4.根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述槽朝向所述衬底的投影为条形，该条形的延伸方向与所述第一信号线和所述第二信号线之间间隔区域的延伸方向相同，且所述条形的长度与所述第一信号线和所述第二信号线之间间隔区域的长度相同。
5.根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述第一信号线和所述第二信号线平行。
6.一种阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成包括第一信号线和第二信号线的图形，所述第一信号线与所述第二信号线同层设置且相互间隔，所述第一信号线和所述第二信号线分别用于传输不同的信号；
形成绝缘层，所述绝缘层覆盖所述第一信号线和所述第二信号线；
形成贯穿所述绝缘层的槽，所述槽的位置与所述第一信号线和所述第二信号线之间的间隔区域对应；
利用所述槽进行刻蚀，以去除所述第一信号线和第二信号线所在层的导电残留部。
7.根据权利要求6所述的制作方法，其特征在于，所述形成贯穿所述绝缘层的槽的步骤之后还包括：
形成导电材料层；
利用所述槽进行刻蚀，以去除所述第一信号线和第二信号线所在层的导电残留部的步骤包括：
对所述导电材料层进行构图工艺，保留与所述第一信号线所在位置对应的导电材料，对其他区域的导电材料进行刻蚀，以形成与所述第一信号线对应的第三信号线，并去除所述槽内的导电残留部。
8.根据权利要求7所述的制作方法，其特征在于，所述对所述导电材料层进行构图工艺的步骤之后还包括：形成包括触控电极的图形；
其中，所述第三信号线为与所述触控电极相连的触控信号线，所述第三信号线与所述第一信号线并联，所述第二信号线为数据线。
9.根据权利要求6至8中任意一项所述的制作方法，其特征在于，所述槽朝向所述衬底的投影为条形，该条形的延伸方向与所述第一信号线和所述第二信号线之间间隔区域的延伸方向相同，且所述条形的长度与所述第一信号线和所述第二信号线之间间隔区域的长度相同。
10.根据权利要求6至8中任意一项所述的制作方法，其特征在于，所述第一信号线和所述第二信号线平行。
11.一种显示装置，其特征在于，包括权利要求1至5中任意一项所述的阵列基板。
CN201710123374.6A 2017-03-03 2017-03-03 阵列基板及其制作方法、显示装置 Active CN108536324B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710123374.6A CN108536324B (zh) 2017-03-03 2017-03-03 阵列基板及其制作方法、显示装置
US15/745,000 US10545594B2 (en) 2017-03-03 2017-08-15 Array substrate, fabrication method and display device
PCT/CN2017/097471 WO2018157563A1 (en) 2017-03-03 2017-08-15 Array substrate, fabrication method and display device
JP2018512890A JP6960908B2 (ja) 2017-03-03 2017-08-15 アレイ基板、アレイ基板の製造方法及び表示装置
EP17835444.5A EP3590030A4 (en) 2017-03-03 2017-08-15 NETWORK SUBSTRATE, MANUFACTURING PROCESS, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710123374.6A CN108536324B (zh) 2017-03-03 2017-03-03 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN108536324A CN108536324A (zh) 2018-09-14
CN108536324B true CN108536324B (zh) 2020-07-17

Family

ID=63369732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710123374.6A Active CN108536324B (zh) 2017-03-03 2017-03-03 阵列基板及其制作方法、显示装置

Country Status (5)

Country Link
US (1) US10545594B2 (zh)
EP (1) EP3590030A4 (zh)
JP (1) JP6960908B2 (zh)
CN (1) CN108536324B (zh)
WO (1) WO2018157563A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460162B (zh) * 2018-10-31 2022-05-24 上海天马微电子有限公司 一种触控显示面板以及电子设备
CN113744629B (zh) * 2020-05-27 2023-01-31 群创光电股份有限公司 显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086564A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 显示基板及其修复方法
CN201886234U (zh) * 2010-11-29 2011-06-29 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
CN102346593A (zh) * 2010-07-30 2012-02-08 苹果公司 用于制造触摸传感器面板的方法
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
CN203858617U (zh) * 2014-05-30 2014-10-01 京东方科技集团股份有限公司 一种阵列基板、电容式内嵌触摸屏
CN104951143A (zh) * 2015-07-27 2015-09-30 京东方科技集团股份有限公司 一种阵列基板、触控面板及显示装置
CN105045440A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 触摸传感器集成型显示装置
CN106057823A (zh) * 2016-07-29 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276225B1 (ko) * 1998-06-01 2000-12-15 구본준 액정표시장치의 패드 단락 방지구조 및 그 방법
JP2002156755A (ja) * 2000-11-20 2002-05-31 Fuji Photo Film Co Ltd 平版印刷版原版
TWI291072B (en) * 2001-09-28 2007-12-11 Sanyo Electric Co Liquid crystal display unit
JP3806629B2 (ja) * 2001-09-28 2006-08-09 三洋電機株式会社 液晶表示装置
CN101903826A (zh) * 2007-12-19 2010-12-01 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶显示装置、液晶显示单元、电视接收机
CN103262011B (zh) * 2010-12-09 2016-03-09 夏普株式会社 触摸面板及具备其的显示装置以及触摸面板的制造方法
CN103293803B (zh) * 2012-12-26 2016-08-03 成都天马微电子有限公司 用于ffs模式液晶显示器的阵列基板及其制造方法
CN203250289U (zh) * 2012-12-27 2013-10-23 宸鸿光电科技股份有限公司 触控面板
CN103186287B (zh) * 2013-03-28 2015-12-23 合肥京东方光电科技有限公司 一种触控显示屏及触控显示装置
CN103927038B (zh) * 2013-06-09 2017-08-29 上海天马微电子有限公司 一种内嵌式触摸屏及其电压检测方法
CN103529993B (zh) * 2013-11-01 2016-08-17 京东方科技集团股份有限公司 阵列基板、触控显示面板及显示装置
JP6375223B2 (ja) * 2014-01-31 2018-08-15 株式会社ジャパンディスプレイ センサ付表示装置及びその駆動方法
CN104020913A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN105629613A (zh) * 2016-03-17 2016-06-01 深圳市华星光电技术有限公司 显示面板的信号线制作方法
CN106231787B (zh) * 2016-09-22 2019-03-08 深圳市迅捷兴科技股份有限公司 电磁局部屏蔽的印制电路板结构及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086564A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 显示基板及其修复方法
CN102346593A (zh) * 2010-07-30 2012-02-08 苹果公司 用于制造触摸传感器面板的方法
CN201886234U (zh) * 2010-11-29 2011-06-29 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
CN105045440A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 触摸传感器集成型显示装置
CN203858617U (zh) * 2014-05-30 2014-10-01 京东方科技集团股份有限公司 一种阵列基板、电容式内嵌触摸屏
CN104951143A (zh) * 2015-07-27 2015-09-30 京东方科技集团股份有限公司 一种阵列基板、触控面板及显示装置
CN106057823A (zh) * 2016-07-29 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
EP3590030A1 (en) 2020-01-08
WO2018157563A1 (en) 2018-09-07
US10545594B2 (en) 2020-01-28
JP2020512602A (ja) 2020-04-23
CN108536324A (zh) 2018-09-14
US20190012023A1 (en) 2019-01-10
EP3590030A4 (en) 2020-12-30
JP6960908B2 (ja) 2021-11-05

Similar Documents

Publication Publication Date Title
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
TWI400539B (zh) 薄膜電晶體陣列基板
US11075227B2 (en) Display substrate and method of manufacturing same, and display device
US8482006B2 (en) Mother substrate, array substrate and method for manufacturing the same
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
WO2020248701A1 (zh) 阵列基板、显示面板及显示装置
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
JPWO2008001517A1 (ja) Ｔｆｔ基板およびそれを備える表示パネルならびに表示装置、ｔｆｔ基板の製造方法
CN108666311A (zh) 半导体元件及其制作方法
CN104299975B (zh) 阵列基板及其制作方法
CN108536324B (zh) 阵列基板及其制作方法、显示装置
CN109270754B (zh) 阵列基板和显示装置
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN104090429A (zh) 阵列基板及其制作方法和液晶显示装置
US10510782B2 (en) Array substrate and manufacturing method thereof, and display device
JP2020535490A5 (zh)
CN101562152B (zh) 主动元件阵列基板的制造方法
US10593706B2 (en) Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
CN109962077A (zh) 一种内嵌式触控阵列基板及其制造方法
US9679924B2 (en) Array substrate and manufacturing method thereof, display device
WO2016165256A1 (zh) 阵列基板及其制造方法和显示装置
JP6621188B2 (ja) アレイ基板及びその製作方法
JP2010072216A (ja) 基板修理方法および基板
JP4670263B2 (ja) 表示装置
CN111831167A (zh) 电容式触控面板的制造方法及电容式触控面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant