[go: up one dir, main page]

CN108512533A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108512533A
CN108512533A CN201711318414.9A CN201711318414A CN108512533A CN 108512533 A CN108512533 A CN 108512533A CN 201711318414 A CN201711318414 A CN 201711318414A CN 108512533 A CN108512533 A CN 108512533A
Authority
CN
China
Prior art keywords
signal
delay
generate
latch
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711318414.9A
Other languages
English (en)
Other versions
CN108512533B (zh
Inventor
金暎勋
洪德和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108512533A publication Critical patent/CN108512533A/zh
Application granted granted Critical
Publication of CN108512533B publication Critical patent/CN108512533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种半导体器件可以包括：第一电路，其适用于根据输入码信号的变化通过限制选通信号的触发时段来而产生限制选通信号；以及第二电路，其适用于基于限制选通信号来同步输入码信号，并且输出同步的输入码信号作为输出码信号。

Description

半导体器件
相关申请的交叉引用
本申请要求2017年2月28日提交的申请号为10-2017-0026200的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种半导体器件。
背景技术
通常，半导体器件可以基于时钟信号，根据选通信号来同步与时钟信号无关而被产生的数据信号。例如，当选通信号进行转换时，半导体器件可以锁存数据信号。
然而，当在数据信号和选通信号之间不确保定时裕度时，数据信号可能不被正常锁存。如果选通信号和数据信号以类似的定时转换，则数据信号被随机地锁存为“低逻辑值(0)”和“高逻辑值(1)”中的任何一个。
发明内容
各种实施例涉及如下的半导体器件，其能够总是正常地同步与时钟信号无关而被输入的或产生的信号。
在一个实施例中，半导体器件可以包括：第一电路，适用于根据输入码信号的变化通过限制选通信号的触发时段来产生限制选通信号；以及第二电路，其适用于基于限制选通信号来同步输入码信号，并输出同步的输入码信号作为输出码信号。
第一电路可以在每次选通信号触发(toggle)时检测输入码信号是否已经被转换(transitioned)，并且根据检测结果来选择性地限制选通信号的一个周期的触发时段。
第一电路可以包括：延迟块，其适用于通过将选通信号延迟预定的延迟时间，来产生延迟选通信号；检测块，其适用于基于选通信号和延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；限制块，其适用于基于检测码信号来选择性地限制延迟选通信号的触发时段。
延迟时间可以被设定为比输入码信号的转换时间(transition time)更长。
检测块可以包括至少一个转换检测单元，以及转换检测单元可以包括：第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；第二锁存器，其适用于基于延迟选通信号来将输入信号锁存为第二锁存信号；以及比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
限制块可以包括：门控控制单元(gating control unit)，其适用于基于检测码信号来产生门控控制信号；补偿单元，其适用于通过对延迟选通信号的输出定时补偿与门控控制单元的操作时间相对应的时间来产生补偿选通信号；以及门控单元(gating unit)，其适用于通过基于门控控制信号对补偿选通信号进行门控(gating)，来产生限制选通信号。
第二电路可以基于限制选通信号来保留之前值的输入码信号，或者锁存当前值的输入码信号。
在一个实施例中，一种半导体器件可以包括：第一电路，其适用于根据输入码信号的转换通过将选通信号延迟第一延迟时间或第二延迟时间，来产生延迟选通信号；以及第二电路，其适用于基于延迟选通信号来同步输入码信号，并输出同步的输入码信号作为输出码信号。
第一电路可以在每次选通信号触发时检测输入码信号是否已经被转换，并且根据检测结果来将选通信号延迟第一延迟时间或第二延迟时间。
第一电路可以包括：延迟块，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号，并且通过将选通信号延迟第二延迟时间来产生第二延迟选通信号；检测块，其适用于基于选通信号和第一延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；以及选择块，其适用于基于检测码信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
第一延迟时间可以被设定为比输入码信号的转换时间更长，以及第二延迟时间可以被设定为比第一延迟时间更长。
延迟块可以包括：第一延迟单元，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号；以及第二延迟单元，其适用于通过将第一延迟选通信号延迟包括从第二延迟时间减去第一延迟时间而获得的时间的第三延迟时间，来产生第二延迟选通信号。
检测块可以包括至少一个转换检测单元，以及转换检测单元可以包括：第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；第二锁存器，其适用于基于延迟选通信号来将输入信号锁存为第二锁存信号；以及比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
选择块可以包括：选择控制单元，其适用于基于检测码信号来产生选择控制信号；以及选择单元，其适用于基于选择控制信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
在一个实施例中，一种半导体器件可以包括：第一电路，其适用于基于模式选择信号和输入码信号，通过限制选通信号的触发时段来产生调谐选通信号，或者通过将选通信号延迟预定的延迟时间来产生调谐选通信号；以及第二电路，其适用于基于调谐选通信号来同步输入码信号，并输出输出码信号。
第一电路可以包括：延迟块，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号，以及通过将选通信号延迟第二延迟时间来产生第二延迟选通信号；检测块，其适用于基于选通信号和第一延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；调谐块，其适用于基于第一延迟选通信号和第二延迟选通信号以及检测码信号来产生限制选通信号，其中第一延迟选通信号的触发周期被选择性地限制，并产生与第一延迟选通信号和第二延迟选通信号中的任何一个相对应的延迟选通信号；以及选择块，其适用于基于模式选择信号来选择限制选通信号和延迟选通信号中的任何一个作为调谐选通信号。
检测块可以在每次选通信号触发时检测输入码信号是否已经被转换，以及调谐块通过基于检测码信号选择性地限制选通信号的一个周期的触发时段来产生限制选通信号，并通过将选通信号延迟第一延迟时间或第二延迟时间来产生延迟选通信号。
检测块可以包括至少一个转换检测单元，并且转换检测单元可以包括：第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；第二锁存器，其适用于基于第一延迟选通信号来将输入信号锁存为第二锁存信号；以及比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
调谐块可以包括：公共控制单元，其适用于基于检测码信号来产生公共控制信号；补偿单元，其适用于通过对第一延迟选通信号的输出定时补偿与公共控制单元的操作时间相对应的时间，来产生补偿选通信号；门控单元，其适用于基于公共控制信号通过对补偿选通信号进行门控来产生限制选通信号；以及选择单元，其适用于基于公共控制信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
第一延迟时间可以被设定为比输入码信号的转换时间更长，以及第二延迟时间可以被设定为比第一延迟时间更长。
当限制选通信号可以被选择作为调谐选通信号时，第二电路可以基于调谐选通信号，来保留之前值的输入码信号，或者锁存当前值的输入码信号。
附图说明
图1是根据第一实施例的半导体器件的框图。
图2是图1中所示的第一电路的电路图。
图3是图示了图1中所示的半导体器件的操作的时序图。
图4是根据第二实施例的半导体器件的框图。
图5是图4中所示的第一电路的电路图。
图6是图示了图4中所示的半导体器件的操作的时序图。
图7是根据第三实施例的半导体器件的框图。
图8是图7中所示的第一电路的电路图。
图9和图10是图示了图7中所示的半导体器件的操作的时序图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本公开可以采用不同的形式来实施，并且不应被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将全面和完整的，并且将向本领域技术人员充分地传达本公开的范围。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记表示相同的部件。
本文使用的术语仅用于描述特定实施例的目的，而不旨在限制本发明的构思。如本文所使用的，单数形式也旨在包括复数形式，除非上下文另有明确指出。还应当理解的是，当术语“包括”、“包括有”、“包含”和/或“包含有”在本说明书中使用时，它们表示存在所述特征，但不排除存在或添加一个或更多个其它的特征。如本文所使用的，术语“和/或”表示一个或更多个相关列出项的任何和所有组合。
应当理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件和另一个元件。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
在图1中，图示了根据第一实施例的半导体器件100的框图。
参见图1，半导体器件100可以包括第一电路110和第二电路120。
第一电路110可以根据输入码信号INCD<N:0>的变化通过限制选通信号STRB的触发时段来产生限制选通信号LSTRB。例如，第一电路110可以在每次选通信号STRB触发时检测输入码信号INCD<N:0>是否已经被转换，并且可以根据检测结果来选择性地限制选通信号STRB的一个周期的触发时段。
在一些实施例中，输入码信号INCD<N:0>可以是与时钟信号无关地被产生的数据信号，并且可以基于时钟信号来产生选通信号STRB。例如，输入码信号INCD<N:0>可以包括从温度传感器(未示出)周期性地产生和更新的温度码信号。
第二电路120可以基于限制选通信号LSTRB来同步输入码信号INCD<N:0>，并输出输出码信号OUTCD<N:0>。例如，基于限制选通信号LSTRB，第二电路120可以将之前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>，或者将当前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>。
在图2中，图示了图1中所示的第一电路110的电路图。
参见图2，第一电路110可以包括延迟块111、检测块113和限制块115。
延迟块111可以通过将选通信号STRB延迟预定的延迟时间来产生延迟选通信号DSTRB。在一些实施例中，延迟时间可以被设定为比输入码信号INCD<N:0>的转换时间更长。
检测块113可以基于选通信号STRB和延迟选通信号DSTRB来检测输入码信号INCD<N:0>是否已经被转换，并且可以产生与检测结果相对应的检测码信号D<N:0>。例如，检测块113可以包括第一转换检测单元DET0至第(N+1)转换检测单元DETN。基于包括在输入码信号INCD<N:0>中的第一输入信号至第(N+1)输入信号INCD<N:0>，第一转换检测单元DET0至第(N+1)转换检测单元DETN可以分别产生包括在检测码信号D<N:0>中的第一检测信号至第(N+1)检测信号。第一转换检测单元DET0至第(N+1)转换检测单元DETN具有彼此相同的配置；因此，在下文中仅将第一转换检测单元DET0作为代表性示例进行描述。
第一转换检测单元DET0可以包括第一锁存器LAT00、第二锁存器LAT01和比较器XOR0。第一锁存器LAT00可以基于选通信号STRB将第一输入信号INCD<0>锁存为第一锁存信号LCD<00>。第二锁存器LAT01可以基于延迟选通信号DSTRB将第一输入信号INCD<0>锁存为第二锁存信号LCD<01>。比较器XOR0可以将第一锁存信号LAT<00>的逻辑电平与第二锁存信号LAT<01>的逻辑电平进行比较，并产生与比较结果相对应的第一检测信号D<0>。如果比较结果指示出第一锁存信号LAT<00>的逻辑电平与第二锁存信号LAT<01>的逻辑电平相同，则比较器XOR0可以产生指示出第一输入信号INCD<0>未被转换的第一检测信号D<0>。如果比较结果指示出第一锁存信号LAT<00>的逻辑电平与第二锁存信号LAT<01>的逻辑电平不同，则比较器XOR0可以产生指示出第一个输入信号INCD<0>已经被转换的第一检测信号D<0>。例如，比较器XOR0可以包括异或门。
限制块115可以基于检测码信号D<N:0>来选择性地限制延迟选通信号DSTRB的触发时段。例如，限制块115可以包括门控控制单元ORG、补偿单元IG和门控单元NORG。门控控制单元ORG可以基于检测码信号D<N:0>来产生门控控制信号GC。例如，门控控制单元ORG可以包括或门。补偿单元IG可以通过对延迟选通信号DSTRB的输出定时补偿与门控控制单元ORG的操作时间相对应的时间，来产生补偿选通信号CSTRB。例如，补偿单元IG可以包括串联耦接的一个或更多个反相器。门控单元NORG可以基于门控控制信号GC通过对补偿选通信号CSTRB门控来产生限制选通信号LSTRG。例如，门控单元NORG可以包括或非门。
在下文中，将参照图3来描述具有上述配置的根据第一实施例的半导体器件100的操作。
在图3中，示出了图1中所示的半导体器件100的操作的时序图。
参见图3，第一电路110可以接收选通信号STRB和输入码信号INCD<N:0>。选通信号STRB连续地触发，并且输入码信号INCD<N:0>在一段时间被周期性地更新，而与选通信号STRB无关。
第一电路110可以在每次选通信号STRB触发时检测输入码信号INCD<N:0>是否被更新。例如，第一电路110检测包括在输入码信号INCD<N:0>中的第一输入信号至第(N+1)输入信号INCD<N:0>中的一个或更多个输入信号是否基于选通信号STRB的上升沿而被转换。
第一电路110可以基于检测结果来选择性地限制选通信号STRB的触发时段，从而产生限制选通信号LSTRB。如果检测结果指示出输入码信号INCD<N:0>未被更新，则第一电路110可以不限制与选通信号STRB的一个周期相对应的触发时段。在这种情况下，第一电路110可以产生与选通信号STRB等同地触发的限制选通信号LSTRB。相反，如果检测结果指示出输入码信号INCD<N:0>已被更新，则第一电路110可以限制与选通信号STRB的一个周期相对应的触发时段。在这种情况下，第一电路110可以产生具有低逻辑电平的限制选通信号LSTRB。
第二电路120可以基于限制选通信号LSTRB来同步输入码信号INCD<N:0>。如果限制选通信号LSTRB触发，则第二电路120可以将与限制选通信号LSTRB的上升沿相对应的当前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>。如果限制选通信号LSTRB未触发，则第二电路120可以将之前值的输入码信号INCD<N:0>连续地锁存为输出码信号OUTCD<N:0>。
在图4中，图示了根据第二实施例的半导体器件200的框图。
参见图4，半导体器件200可以包括第一电路210和第二电路220。
第一电路210可以根据输入码信号INCD<N:0>的变化通过将选通信号STRB延迟第一延迟时间或第二延迟时间来产生延迟选通信号DDSTRB。例如，第一电路210可以在每次选通信号STRB触发时检测输入码信号INCD<N:0>是否已经被转换，并且可以根据检测结果来将选通信号STRB选择性地延迟第一延迟时间或第二延迟时间。在一些实施例中，第一延迟时间可以被设定为比输入码信号INCD<N:0>的转换时间更长，并且第二延迟时间可以被设定为比第一延迟时间更长。
在一些实施例中，输入码信号INCD<N:0>可以是与时钟信号无关地被产生的数据信号，并且可以基于时钟信号来产生选通信号STRB。例如，输入码信号INCD<N:0>可以包括从温度传感器(未示出)周期性地产生和更新的温度码信号。
第二电路220可以基于延迟选通信号DDSTRB来同步输入码信号INCD<N:0>，并输出输出码信号OUTCD<N:0>。例如，基于延迟选通信号DDSTRB，第二电路220可以将之前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>，或者可以将当前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>。
在图5中，图示了图4中所示的第一电路210的电路图。
参见图5，第一电路210可以包括：延迟块211、检测块213和选择块215。
延迟块211可以包括第一延迟单元DLY1和第二延迟单元DLY2。第一延迟单元DLY1可以通过将选通信号STRB延迟第一延迟时间来产生第一延迟选通信号DSTRB1。第二延迟单元DLY2可以通过将第一延迟选通信号DSTRB1延迟第三延迟时间来产生第二延迟选通信号DSTRB2。第三延迟时间可以包括通过从第二延迟时间减去第一延迟时间而获得的时间。
检测块213可以基于选通信号STRB和第一延迟选通信号DSTRB1来检测输入码信号INCD<N:0>是否已经被转换，并且可以产生与检测结果相对应的检测码信号D<N:0>。例如，检测块213可以包括第一转换检测单元DET0至第(N+1)转换检测单元DETN。基于包括在输入码信号INCD<N:0>中的第一输入信号至第(N+1)输入信号INCD<N:0>，第一转换检测单元DET0至第(N+1)转换检测单元DETN可以分别产生包括在检测码信号D<N:0>中的第一检测信号至第N+1检测信号。第一转换检测单元DET0至第(N+1)转换检测单元DETN具有与在第一实施例中描述的第一转换检测单元DET0至第(N+1)转换检测单元DETN相同的配置；因此，将省略其详细描述。
选择块215可以基于检测码信号D<N:0>来选择第一延迟选通信号DSTRB1或第二延迟选通信号DSTRB2作为延迟选通信号DDSTRB。例如，选择块215可以包括选择控制单元ORG和选择单元MUX。选择控制单元ORG可以基于检测码信号D<N:0>来产生选择控制信号SC。例如，选择控制单元ORG可以包括或门。选择单元MUX可以基于选择控制信号SC来选择第一延迟选通信号DSTRB1或第二延迟选通信号DSTRB2作为延迟选通信号DDSTRB。例如，选择单元MUX可以包括多路复用器。
在下文中，将参照图6来描述具有上述配置的根据第二实施例的半导体器件200的操作。
图6是图示了图4中所示的半导体器件200的操作的时序图。
参见图6，第一电路210可以接收选通信号STRB和输入码信号INCD<N:0>。选通信号STRB连续地触发，并且输入码信号INCD<N:0>在一段时间周期性地更新，而与可能产生的选通信号STRB无关。
第一电路210可以在每次选通信号STRB触发时检测输入码信号INCD<N:0>是否被更新。例如，第一电路210检测包括在输入码信号INCD<N:0>中的第一输入信号至第(N+1)输入信号INCD<N:0>中的一个或更多个输入信号是否基于选通信号STRB的上升沿被转变。
第一电路210可以基于检测结果，通过将选通信号STRB延迟每个触发时段的第一延迟时间或第二延迟时间来产生延迟选通信号DDSTRB。如果检测结果指示出输入码信号INCD<N:0>未被更新，则第一电路210可以产生与选通信号STRB相比延迟了第一延迟时间的延迟选通信号DDSTRB。相反，如果检测结果指示出输入码信号INCD<N:0>已被更新，则第一电路210可以产生与选通信号STRB相比延迟了第二延迟时间的延迟选通信号DDSTRB。
第二电路220可以基于延迟选通信号DDSTRB来同步输入码信号INCD<N:0>。例如，第二电路220可以将与延迟选通信号DDSTRB的上升沿相对应的当前值的输入码信号INCD<N:0>锁存为输出码信号OUTCD<N:0>。
图7图示了根据第三实施例的半导体器件300的框图。
参见图7，半导体器件300可以包括第一电路310和第二电路320。
第一电路310可以基于模式选择信号SEL，根据输入码信号INCD<N:0>的变化来调谐选通信号STRB。例如，第一电路310可以在每次选通信号STRB触发时检测输入码信号INCD<N:0>是否被转换。基于检测结果和模式选择信号SEL，第一电路310可以产生通过选择性地限制选通信号STRB的一个周期的触发时段而获得的调谐选通信号SSTRB，或者可以产生通过将选通信号STRB延迟第一延迟时间或第二延迟时间而获得的调谐选通信号SSTRB。
在一些实施例中，输入码信号INCD<N:0>可以是与时钟信号无关地被产生的数据信号，并且可以基于时钟信号来产生选通信号STRB。例如，输入码信号INCD<N:0>可以包括从温度传感器(未示出)周期性地产生和更新的温度码信号。
第二电路320可以基于调谐选通信号SSTRB来同步输入码信号INCD<N:0>，并输出输出码信号OUTCD<N:0>。
在图8中，图示了图7中所示的第一电路310的电路图。
参见图8，第一电路310可以包括延迟块311、检测块313、调谐块315和选择块317。
延迟块311可以通过将选通信号STRB延迟第一延迟时间来产生第一延迟选通信号DSTRB1，并且可以通过将选通信号STRB延迟第二延迟时间来产生第二延迟选通信号DSTRB2。在一些实施例中，第一延迟时间可以被设定为比输入码信号INCD<N:0>的转换时间更长，并且第二延迟时间可以被设定为比第一延迟时间更长。延迟块311具有与第二实施例中描述的延迟块211相同的配置；因此，将省略其详细描述。
检测块313可以基于选通信号STRB和第一延迟选通信号DSTRB1来检测输入码信号INCD<N:0>是否已被转换，并且可以产生与检测结果相对应的检测码信号D<N:0>。例如，检测块313可以包括第一转换检测单元DET0至第(N+1)转换检测单元DETN。基于包括在输入码信号INCD<N:0>中的第一输入信号至第(N+1)输入信号INCD<N:0>，第一转换检测单元DET0至第(N+1)转换检测单元DETN可以分别产生包括在检测码信号D<N:0>中的第一检测信号至第(N+1)检测信号。第一转换检测单元DET0至第(N+1)转换检测单元DETN具有与第二实施例中描述的第一转换检测单元DET0至第(N+1)转换检测单元DETN相同的配置；因此，将省略其详细描述。
基于第一延迟选通信号DSTRB1和第二延迟选通信号DSTRB2以及检测码信号D<N:0>，调谐块315可以产生限制选通信号LSTRB，其中第一延迟选通信号DSTRB1的触发周期被选择性地限制，并且调谐块315可以产生与第一延迟选通信号DSTRB1或第二延迟选通信号DSTRB2相对应的延迟选通信号DDSTRB。例如，调谐块315可以包括：公共控制单元ORG、补偿单元IG、门控单元NORG和选择单元MUX。公共控制单元ORG可以基于检测码信号D<N:0>来产生公共控制信号CC。例如，公共控制单元ORG可以包括或门。补偿单元IG可以通过对第一延迟选通信号DSTRB1的输出定时补偿与公共控制单元ORG的操作时间相对应的时间，来产生补偿选通信号CSTRB。例如，补偿单元IG可以包括串联耦接的一个或更多个反相器。门控单元NORG可以基于公共控制信号CC通过对补偿选通信号CSTRB门控，来产生限制选通信号LSTRB。例如，门控单元NORG可以包括或非门。选择单元MUX可以基于公共控制信号CC来选择第一延迟选通信号DSTRB1或第二延迟选通信号DSTRB2作为延迟选通信号DDSTRB。例如，选择单元MUX可以包括多路复用器。
选择块317可以基于指示第一模式或第二模式的模式选择信号SEL来选择限制选通信号LSTRB或延迟选通信号DDSTRB作为调谐选通信号SSTRB。例如，选择块317可以包括多路复用器。
在下文中，将参照图9和图10来描述具有上述结构的根据第三实施例的半导体器件300的操作。
图9是图示了通过模式选择信号SEL，根据半导体器件300的第一模式的半导体器件300的操作的时序图。图10是图示了通过模式选择信号SEL，根据半导体器件300的第二模式的半导体器件300的操作的时序图。
根据第一模式的半导体器件300的操作与根据第一实施例(参见图3)的半导体器件100的操作几乎相同。根据第二模式的半导体器件300的操作与根据第二实施例的半导体器件200(参见图6)的操作几乎相同。因此，将省略对根据第一模式或第二模式的半导体器件300的操作的描述。
然而，应当注意的是，第一模式对应于其中产生具有低逻辑电平的模式选择信号SEL的情况，并且在第一模式中产生的调谐选通信号SSTRB对应于在第一实施例中描述的限制选通信号LSTRB(图9)。此外，应当注意的是，第二模式对应于其中产生具有高逻辑电平的模式选择信号SEL的情况，并且在第二模式中产生的调谐选通信号SSTRB对应于在第二实施例中描述的延迟选通信号DDSTRB(图10)。
如上所述，根据实施例，存在的优点在于，在一段时间与选通信号无关地产生或更新的输入码信号可以总是被正常地锁存。
在各种实施例中，与时钟信号无关地产生的数据信号可以总是被正常地同步，从而可以提高半导体器件的操作可靠性。
尽管已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本公开的精神和范围的情况下，可以进行各种改变和修改。

Claims (21)

1.一种半导体器件，其包括：
第一电路，其适用于根据输入码信号的变化通过限制选通信号的触发时段来产生限制选通信号；以及
第二电路，其适用于基于限制选通信号来同步输入码信号，并且输出同步的输入码信号作为输出码信号。
2.根据权利要求1所述的半导体器件，其中，第一电路在每次选通信号触发时检测输入码信号是否已经被转换，并且根据检测结果来选择性地限制选通信号的一个周期的触发时段。
3.根据权利要求1所述的半导体器件，其中，第一电路包括：
延迟块，其适用于通过将选通信号延迟预定的延迟时间来产生延迟选通信号；
检测块，其适用于基于选通信号和延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；以及
限制块，其适用于基于检测码信号来选择性地限制延迟选通信号的触发时段。
4.根据权利要求3所述的半导体器件，其中，延迟时间被设定为比输入码信号的转换时间更长。
5.根据权利要求3所述的半导体器件，
其中，检测块包括至少一个转换检测单元，以及
其中，转换检测单元包括：
第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；
第二锁存器，其适用于基于延迟选通信号来将输入信号锁存为第二锁存信号；以及
比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
6.根据权利要求3所述的半导体器件，其中，限制块包括：
门控控制单元，适用于基于检测码信号来产生门控控制信号；
补偿单元，其适用于通过对延迟选通信号的输出定时补偿与门控控制单元的操作时间相对应的时间来产生补偿选通信号；以及
门控单元，其适用于基于门控控制信号通过对补偿选通信号进行门控，来产生限制选通信号。
7.根据权利要求1所述的半导体器件，其中，第二电路基于限制选通信号来保留之前值的输入码信号，或者锁存当前值的输入码信号。
8.一种半导体器件，其包括：
第一电路，其适用于根据输入码信号的转换通过将选通信号延迟第一延迟时间或第二延迟时间，来产生延迟选通信号；以及
第二电路，其适用于基于延迟选通信号来同步输入码信号，并输出同步的输入码信号作为输出码信号。
9.根据权利要求8所述的半导体器件，其中，第一电路在每次选通信号触发时检测输入码信号是否已经被转换，并且根据检测结果将选通信号延迟第一延迟时间或第二延迟时间。
10.根据权利要求8所述的半导体器件，其中，第一电路包括：
延迟块，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号，并且通过将选通信号延迟第二延迟时间来产生第二延迟选通信号；
检测块，其适用于基于选通信号和第一延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；以及
选择块，其适用于基于检测码信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
11.根据权利要求10所述的半导体器件，
其中，第一延迟时间被设定为比输入码信号的转换时间更长，以及
其中，第二延迟时间被设定为比第一延迟时间更长。
12.根据权利要求10所述的半导体器件，其中，延迟块包括：
第一延迟单元，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号；以及
第二延迟单元，其适用于通过将第一延迟选通信号延迟包括从第二延迟时间减去第一延迟时间而获得的时间的第三延迟时间，来产生第二延迟选通信号。
13.根据权利要求10所述的半导体器件，
其中，检测块包括至少一个转换检测单元，以及
其中，转换检测单元包括：
第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；
第二锁存器，其适用于基于延迟选通信号来将输入信号锁存为第二锁存信号；以及
比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
14.根据权利要求10所述的半导体器件，其中，选择块包括：
选择控制单元，其适用于基于检测码信号来产生选择控制信号；以及
选择单元，其适用于基于选择控制信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
15.一种半导体器件，其包括：
第一电路，其适用于基于模式选择信号和输入码信号，通过限制选通信号的触发时段来产生调谐选通信号，或者通过将选通信号延迟预定的延迟时间来产生调谐选通信号；以及
第二电路，其适用于基于调谐选通信号来同步输入码信号，并输出输出码信号。
16.根据权利要求15所述的半导体器件，其中，第一电路包括：
延迟块，其适用于通过将选通信号延迟第一延迟时间来产生第一延迟选通信号，以及通过将选通信号延迟第二延迟时间来产生第二延迟选通信号；
检测块，其适用于基于选通信号和第一延迟选通信号来检测输入码信号是否已经被转换，并且产生与检测结果相对应的检测码信号；
调谐块，其适用于基于第一延迟选通信号和第二延迟选通信号以及检测码信号来产生限制选通信号，其中第一延迟选通信号的触发周期被选择性地限制，并产生与第一延迟选通信号和第二延迟选通信号中的任何一个相对应的延迟选通信号；以及
选择块，其适用于基于模式选择信号来选择限制选通信号和延迟选通信号中的任何一个作为调谐选通信号。
17.根据权利要求16所述的半导体器件，
其中，检测块每次选通信号触发时检测输入码信号是否已经被转换，以及
其中，调谐块基于检测码信号通过选择性地限制选通信号的一个周期的触发时段来产生限制选通信号，并通过将选通信号延迟第一延迟时间或第二延迟时间来产生延迟选通信号。
18.根据权利要求16所述的半导体器件，
其中，检测块包括至少一个转换检测单元，
其中，转换检测单元包括：
第一锁存器，其适用于基于选通信号来将包括在输入码信号中的一个或更多个输入信号锁存为第一锁存信号；
第二锁存器，其适用于基于第一延迟选通信号来将输入信号锁存为第二锁存信号；以及
比较器，其适用于将第一锁存信号的逻辑电平与第二锁存信号的逻辑电平进行比较，并产生包括在检测码信号中的一个或更多个检测信号。
19.根据权利要求16所述的半导体器件，其中，调谐块包括：
公共控制单元，其适用于基于检测码信号来产生公共控制信号；
补偿单元，其适用于通过对第一延迟选通信号的输出定时补偿与公共控制单元的操作时间相对应的时间，来产生补偿选通信号；
门控单元，其适用于基于公共控制信号通过对补偿选通信号进行门控来产生限制选通信号；以及
选择单元，其适用于基于公共控制信号来选择第一延迟选通信号和第二延迟选通信号中的任何一个作为延迟选通信号。
20.根据权利要求16所述的半导体器件，
其中，第一延迟时间被设定为比输入码信号的转换时间更长，以及
其中，第二延迟时间被设定为比第一延迟时间更长。
21.根据权利要求15所述的半导体器件，其中，当限制选通信号被选择作为调谐选通信号时，第二电路基于调谐选通信号来保留之前值的输入码信号，或者锁存当前值的输入码信号。
CN201711318414.9A 2017-02-28 2017-12-12 半导体器件 Active CN108512533B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0026200 2017-02-28
KR1020170026200A KR102617240B1 (ko) 2017-02-28 2017-02-28 반도체 장치

Publications (2)

Publication Number Publication Date
CN108512533A true CN108512533A (zh) 2018-09-07
CN108512533B CN108512533B (zh) 2022-06-28

Family

ID=63246924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711318414.9A Active CN108512533B (zh) 2017-02-28 2017-12-12 半导体器件

Country Status (3)

Country Link
US (1) US10110228B2 (zh)
KR (1) KR102617240B1 (zh)
CN (1) CN108512533B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256795B1 (en) * 2017-10-11 2019-04-09 Micron Technology, Inc. Pipelined latches to prevent metastability

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0202085A2 (en) * 1985-05-10 1986-11-20 Tandem Computers Incorporated Self-checking, dual railed, leading edge synchronizer
US5128970A (en) * 1990-12-20 1992-07-07 Unisys Corporation Non-return to zero synchronizer
CN1655535A (zh) * 2005-02-25 2005-08-17 西安邮电学院 Sdh帧头检测及数据重排电路
US20090167397A1 (en) * 2007-12-26 2009-07-02 Ching Yen Chang Delay device for adjusting phase SMIA standard
CN101536310A (zh) * 2006-12-05 2009-09-16 富士通微电子株式会社 数字dll电路
CN103852713A (zh) * 2012-11-30 2014-06-11 瑞萨电子株式会社 半导体装置
CN103873031A (zh) * 2014-03-06 2014-06-18 无锡力芯微电子股份有限公司 非时钟触发寄存器
CN103886912A (zh) * 2012-12-20 2014-06-25 爱思开海力士有限公司 具有参数的半导体存储器件和半导体系统及其测试方法
CN105590650A (zh) * 2014-11-07 2016-05-18 爱思开海力士有限公司 移位寄存器电路和包括其的存储器装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252048B1 (ko) * 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
US20040225976A1 (en) * 2002-05-30 2004-11-11 Cheung Daniel Y. Glitch free programmable delay line for edge sensitive design
US7543172B2 (en) * 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
KR102059914B1 (ko) * 2013-08-30 2020-02-11 에스케이하이닉스 주식회사 스트로브 신호 생성 장치 및 이를 이용하는 메모리 장치
KR102089488B1 (ko) 2013-10-14 2020-03-17 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0202085A2 (en) * 1985-05-10 1986-11-20 Tandem Computers Incorporated Self-checking, dual railed, leading edge synchronizer
US5128970A (en) * 1990-12-20 1992-07-07 Unisys Corporation Non-return to zero synchronizer
CN1655535A (zh) * 2005-02-25 2005-08-17 西安邮电学院 Sdh帧头检测及数据重排电路
CN101536310A (zh) * 2006-12-05 2009-09-16 富士通微电子株式会社 数字dll电路
US20090167397A1 (en) * 2007-12-26 2009-07-02 Ching Yen Chang Delay device for adjusting phase SMIA standard
CN103852713A (zh) * 2012-11-30 2014-06-11 瑞萨电子株式会社 半导体装置
CN103886912A (zh) * 2012-12-20 2014-06-25 爱思开海力士有限公司 具有参数的半导体存储器件和半导体系统及其测试方法
CN103873031A (zh) * 2014-03-06 2014-06-18 无锡力芯微电子股份有限公司 非时钟触发寄存器
CN105590650A (zh) * 2014-11-07 2016-05-18 爱思开海力士有限公司 移位寄存器电路和包括其的存储器装置

Also Published As

Publication number Publication date
CN108512533B (zh) 2022-06-28
KR20180099998A (ko) 2018-09-06
KR102617240B1 (ko) 2023-12-27
US20180248549A1 (en) 2018-08-30
US10110228B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
JP4192273B2 (ja) 半導体記憶素子における遅延同期ループ及びその同期方法
JP6215505B2 (ja) クロック同期
TWI596620B (zh) 時脈產生電路與包含時脈產生電路的半導體裝置
KR20140012312A (ko) 지연 고정 루프 회로 및 그의 구동 방법
KR101004665B1 (ko) 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
JP2005251368A (ja) 半導体記憶素子におけるディレイロックループ及びそのロック方法
US7961018B2 (en) Semiconductor device including delay locked loop having periodically activated replica path
US8433019B2 (en) System and apparatus for synchronization between heterogeneous periodic clock domains, circuit for detecting synchronization failure and data receiving method
CN107046416A (zh) 占空比校正电路
KR100925393B1 (ko) 반도체 메모리 장치의 도메인 크로싱 회로
US8729940B2 (en) Delay locked loop circuit and semiconductor device having the same
US7872508B2 (en) Delay locked loop circuit
US8975921B1 (en) Synchronous clock multiplexer
CN108512533B (zh) 半导体器件
US20090115486A1 (en) Apparatus and method for generating multi-phase clocks
US10243545B2 (en) Shift register utilizing latches controlled by dual non-overlapping clocks
KR101074453B1 (ko) 지연 동기 루프 및 그것의 지연 동기 방법
KR102002466B1 (ko) 디지털 카운터
JP6631117B2 (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
US20150100814A1 (en) Semiconductor device and semiconductor systems including the same
US9647650B2 (en) Clock generating device
US20090003409A1 (en) Temperature sensor and semiconductor memory device using the same
KR20130142743A (ko) 지연 제어회로 및 이를 포함하는 클럭 생성회로
JP2011077791A (ja) データ伝送システム及び方法、データ送信装置及び受信装置
US8270557B2 (en) Integrated circuit and method for driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant