[go: up one dir, main page]

CN108470680A - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN108470680A
CN108470680A CN201710100565.0A CN201710100565A CN108470680A CN 108470680 A CN108470680 A CN 108470680A CN 201710100565 A CN201710100565 A CN 201710100565A CN 108470680 A CN108470680 A CN 108470680A
Authority
CN
China
Prior art keywords
type well
gate
implantation
well
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710100565.0A
Other languages
English (en)
Other versions
CN108470680B (zh
Inventor
李文剑
蒲海军
孟令成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710100565.0A priority Critical patent/CN108470680B/zh
Publication of CN108470680A publication Critical patent/CN108470680A/zh
Application granted granted Critical
Publication of CN108470680B publication Critical patent/CN108470680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种半导体结构的制作方法。本发明提供的半导体结构的制作方法，包括：形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；进行第一次离子注入形成第一注入区；在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层并进行第二次离子注入形成第二注入区；在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层并进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并形成第四注入区。由此，能够至少节省两层LDD的光罩，以及对应的至少两道工序，能够节约成本，优化制作工艺，缩短生产周期。

Description

半导体结构的制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构的制作方法。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)是在集成电路设计中，同时采用NMOS管和PMOS管两种器件，并通常配对出现的一种电路结构。由于CMOS电路的静态功耗非常小，电路结构简单，使得它可以用于大规模集成电路、超大规模集成电路。
随着半导体制造技术想着栅极沟道尺寸越做越小和外加电压越来越低的方向发展，传统的CMOS结构通过对离子注入的把控来控制源/漏极偏压引起的电场垂直分量，并减小可穿通的电子数量而抑制热电子效应。但是，目前的工艺通常都比较复杂，需要进行改善。
发明内容
本发明的目的在于提供一种半导体结构的制作方法，在提高MOS性能的基础上，节约生产成本，并缩短生产周期。
为解决上述技术问题，本发明提供一种半导体结构的制作方法，包括：
提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；
对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；
在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；
移除所述第一掩膜层；
在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；
移除所述第二掩膜层。
可选的，对于所述的半导体结构的制作方法，所述第一类型阱为N阱，所述第二类型阱为P阱。
可选的，对于所述的半导体结构的制作方法，所述N阱的栅极上的第二掩膜层厚度小于所述P阱的栅极上的第一掩膜层厚度。
可选的，对于所述的半导体结构的制作方法，所述P阱的栅极上的第一掩膜层的厚度为所述N阱的栅极上的第二掩膜层厚度为
可选的，对于所述的半导体结构的制作方法，所述第二注入区的掺杂浓度和注入深度大于所述第一注入区的掺杂浓度和注入深度；所述第四注入区的掺杂浓度和注入深度大于所述第三注入区的掺杂浓度和注入深度。
可选的，对于所述的半导体结构的制作方法，所述第一次离子注入为普注N型离子。
可选的，对于所述的半导体结构的制作方法，所述第二次离子注入为注入N型离子，所述第三次离子注入为注入P型离子。
可选的，对于所述的半导体结构的制作方法，所述第三次离子注入的角度为与前端结构上表面的法向呈30°-60°夹角。
可选的，对于所述的半导体结构的制作方法，在对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区之后；在所述第一类型阱和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入之前，还包括：
在所述栅极两侧形成栅极侧墙。
可选的，对于所述的半导体结构的制作方法，位于第一类型阱的栅极侧的栅极侧墙厚度小于位于第二类型阱的栅极侧的栅极侧墙厚度。
可选的，对于所述的半导体结构的制作方法，位于第二类型阱的栅极侧的栅极侧墙厚度为90nm-110nm，位于第一类型阱的栅极侧的栅极侧墙厚度为80nm-90nm。
可选的，对于所述的半导体结构的制作方法，所述前端结构还包括栅氧化层，所述栅氧化层位于所述第一类型阱和第二类型阱上，所述栅极位于所述栅氧化层上。
可选的，对于所述的半导体结构的制作方法，所述栅氧化层的厚度为
可选的，对于所述的半导体结构的制作方法，在提供前端结构之后，在对所述前端结构进行第一次离子注入之前，还包括：
对所述栅极进行快速热氧化处理。
可选的，对于所述的半导体结构的制作方法，在移除所述第二掩膜层之后，还包括：
进行退火工艺。
本发明提供的半导体结构的制作方法，包括：提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；移除所述第一掩膜层；在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；移除所述第二掩膜层。由此，通过第一次注入和第三次注入即可形成作为LDD的第一注入区和第三注入区，相比现有技术能够至少节省两层LDD的光罩，以及对应的至少两道工序，可见能够大大的节约成本，优化制作工艺，缩短生产周期。
并且，可以通过第一次离子注入和第二次离子注入实现NMOS性能的调节；通过第一次离子注入和第三次离子注入，并进一步结合栅极侧墙的厚度、掩膜层的厚度以及第三次离子注入角度的选择，实现对PMOS性能的调节，例如改善了MOS结构的漏电流，使得产品的性能得以保证。
附图说明
图1-图6为一种CMOS结构的制作过程示意图；
图7位本发明一实施例中半导体结构的制作方法的流程图；
图8为本发明一实施例中提供前端结构的示意图；
图9为本发明一实施例中进行第一次离子注入的示意图；
图10为本发明一实施例中形成栅极侧墙的示意图；
图11为本发明一实施例中进行第二次离子注入的示意图；
图12为本发明一实施例中进行第二次离子注入的示意图；
图13为本发明一实施例中获得的半导体结构的示意图。
具体实施方式
下面将结合示意图对本发明的半导体结构的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人在长期的研究中发现，当栅极宽度小于2μm时，源极与漏极之间偏压导致的电场垂直分量将高到足以加速电子使其隧道穿通薄的氧化层，这种热电子效应引起的漏电流将影响晶体管性能，也会因为栅极氧化层的电子俘获效应造成集成电路芯片可靠性问题。
传统的LDD(轻掺杂漏极)结通过使用低能量、低电流的离子注入工艺实现。沉积和回刻蚀电介质之后，侧壁间隔层会在多晶硅栅极两侧形成。高电流、低能量的离子注入形成重掺杂源/漏极，利用侧壁间隔层与栅极分开，从而可以降低源/漏极偏压引起的电场垂直分量，并减小可穿通的电子数量而抑制热电子效应。
请参考图1-图6，示出了一种CMOS结构的制作方法，包括如下步骤：
如图1所示，包括提供衬底1，通过离子注入形成PMOS区和NMOS区，具体为PMOS区包括N阱2，NMOS区包括P阱3，并由隔离结构(STI)4隔离，在衬底1上还形成有栅氧化层5。
如图2所示，形成栅极6，然后形成光阻7覆盖N阱2，暴露出P阱3，进行离子注入，获得LDD结构8。
如图3所示，去除光阻7并形成光阻9，覆盖P阱3，暴露出N阱2，进行离子注入，获得LDD结构10。
如图4所示，去除光阻9并形成侧墙11。
如图5所示，形成掩膜层12，覆盖N阱2和P阱3上的栅极结构(包括栅极16和侧墙)，进行离子注入，获得N型重掺杂区13。
如图6所示，去除掩膜层12，形成掩膜层14覆盖P阱3和N阱2上的栅极结构(包括栅极16和侧墙)，进行离子注入，获得P型重掺杂区15。
当图形化尺寸小于0.18μm时，LDD离子注入的剂量就不再属于轻注入，即源/漏扩展离子注入。同时，LDD是光罩选择性区域的离子注入，需要的光罩数为2或4层，对于多晶硅栅极CD(关键尺寸)较大的器件(例如≥0.18μm)，如果投入的光罩层数较多，势必导致成本较高，并且延长芯片的生产周期。
于是，本发明提供一种半导体结构的制作方法，改善这一问题。
如图7所示，本发明实施例提供一种半导体结构的制作方法，包括：
步骤S11，提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；
步骤S12，对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；
步骤S13，在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；
步骤S14，移除所述第一掩膜层；
步骤S15，在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；
步骤S16，移除所述第二掩膜层。
下面结合图8-13对上述步骤进行详细说明。
如图8所示，对于步骤S11，提供前端结构，所述前端结构形成有第一类型阱101和第二类型阱102，以及分别位于第一类型阱101和第二类型阱102上的栅极105。
具体的，可以是提供一衬底100，所述衬底100构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，衬底100选用单晶硅材料构成。在所述衬底100中还可以形成有埋层(图中未示出)等。
并且，所述衬底100通过离子注入形成第一类型阱101和第二类型阱102，所述第一类型阱101和第二类型阱102可以由隔离结构(例如是STI)103隔离。
进一步的，还在所述衬底100上形成栅氧化层104，例如可以经过炉管形成所述栅氧化层104，其厚度可以为
所述栅极105可以是多晶硅材质。
在本发明实施例中，以所述第一类型阱101为N阱，第二类型阱102为P阱为例进行说明。本领域技术人员在下文的基础上，通过改变离子注入的类型，也可以选择第一类型阱101为P阱，第二类型阱102为N阱进行制作，本发明对比并不做特别限制。
上述前端结构的提供可以采用现有工艺来完成，依据实际需要，可以灵活调整注入离子种类、浓度和膜层的厚度等尺寸。
请参考图9，对于步骤S12，对所述前端结构进行第一次离子注入，以分别在N阱101和P阱102中栅极两侧形成第一注入区106。
具体的，所述第一次离子注入为普注N型离子，即无光罩整面注入(Blanket LDDIMP)，例如，注入离子可以为磷(P)离子，注入浓度可以为2.2*103/cm2-2.5*103/cm2，深度约为
较佳的，为了在第一次离子注入时对栅极进行保护，可以在步骤S11之后，对所述栅极105进行快速热氧化处理，从而形成一层氧化层(未图示)，防止离子注入对栅极105造成损伤。
请参考图9-图10，步骤S13，在所述N阱101上和P阱102的栅极105上形成第一掩膜层108，并对所述P阱102进行第二次离子注入，在P阱102中栅极105两侧形成第二注入区109，所述第一次注入的离子和第二次注入的离子类型相同。此步骤也即是形成NMOS的过程。
具体的，如图10所示，先在所述栅极105两侧形成栅极侧墙107。为了有助于本发明获得较佳的MOS性能，可以使得N阱101上和P阱102上的栅极侧墙107有着不同的厚度(即如图10所示的横向宽度)，使得位于N阱101的栅极105侧的栅极侧墙107厚度D1小于位于P阱102的栅极105侧的栅极侧墙107厚度D2。例如，位于P阱102的栅极105侧的栅极侧墙107厚度D1为90nm-110nm，如100nm等，位于N阱101的栅极105侧的栅极侧墙107厚度D2为80nm-90nm，如85nm等。这一设计的作用将在步骤S15中具体探讨。
本步骤可以是所述第一掩膜层108完全覆盖N阱101(包括栅极105及栅极侧墙107)，而在P阱102上方则仅覆盖栅极105及栅极侧墙107。为了获得较佳的注入效果，所述第一掩膜层108在P阱102处的厚度H1为例如可以是等。在本实施例中，所述第一掩膜层108可以选择为光阻，以既能够实现离子注入的防护，又能够方便的去除。
进一步的，为了调整NMOS的性能，本步骤中的第二次离子注入还可以有着一定的夹角(如图11所示)。
所述第二次离子注入为注入N型离子，例如可以是磷、砷等，注入浓度可以为2.8*103/cm2-3.2*103/cm2，深度约为
在本步骤的第二次离子注入后，可以在P阱102中形成第二注入区109作为N型重掺杂区，所述第二注入区109的掺杂浓度和注入深度大于所述第一注入区106的掺杂浓度和注入深度。
步骤S14为移除所述第一掩膜层108，可以采用常规工艺来完成，例如灰化和清洗即可。
请参考图12，对于步骤S15，在所述P阱102上和N阱101的栅极105上形成第二掩膜层110，并对所述N阱101进行第三次离子注入，使得N阱101中的第一注入区106转变为第三注入区111，并在N阱101中栅极105两侧形成第四注入区112，所述第一次注入的离子和第三次注入的离子类型不同。此步骤也即是形成PMOS的过程。
在本实施例中，所述第二掩膜层110可以选择为光阻，以既能够实现离子注入的防护，又能够方便的去除。
可以理解的是，在N阱101中和P阱102中的LDD结构(即第一注入区106和第三注入区111)其掺杂类型是不一致的，而之前进行的第一次离子注入已经在N阱101中形成第一注入区106，因此，本步骤首先是通过第三次离子注入实现对N阱101中第一注入区106的中和，然后进一步将第一注入区106转变为第三注入区111。
为了较好的实现这一目的，如上文所述，在N阱101处的栅极侧墙107较薄，由此能够确保第三次离子注入可以影响到整个第一注入区106所在区域。
此外，也可以是调整第三次离子注入的角度，例如是所述第三次离子注入的角度为与前端结构上表面的法向呈30°-60°夹角θ，如35°等。
可以理解的是，上述栅极侧墙厚度、掩膜层厚度及注入角度这几个条件可以依据实际需要选择或者不选择，并且可以是多个条件结合在一起使用。
进一步的还可以对所述第二掩膜层110位于N阱101上的那部分的厚度进行调整，使得所述N阱101的栅极105上的第二掩膜层110厚度小于所述P阱102的栅极105上的第一掩膜层108厚度。例如，所述N阱101的栅极105上的第二掩膜层110厚度H2为如等。由此降低对离子注入的遮挡区域，也能够实现较好的离子注入。
所述第三次离子注入为注入P型离子，例如可以是硼、镓等，注入浓度可以为1.5*104/cm2-1.8*104/cm2，深度约为
在本步骤的第三次离子注入后，一方面形成了第三注入区111，另一方面也形成了第四注入区112，其中第三注入区111为LDD结构，第四注入区112作为N型重掺杂区，所述第四注入区112的掺杂浓度和注入深度大于所述第三注入区111的掺杂浓度和注入深度。
步骤S16为移除所述第二掩膜层110，可以采用常规工艺来完成，例如灰化和清洗即可。在移除后，可以获得如图13所示的结构，以本发明实施例的CMOS而言，包括衬底100，N阱101和P阱102，所述N阱101和P阱102由隔离结构103隔离，在N阱101中形成有第三注入区111和第四注入区112，在P阱102中形成有第一注入区106和第二注入区109，在N阱101上和P阱102上形成有栅氧化层104，以及栅极105和栅极侧墙107。
进一步的，在移除所述第二掩膜层之后，还包括：进行退火工艺，可以采用常规工艺完成。
可以理解的是，本发明同样可以适用于调节其他MOS结构，例如对于LV/HVMOS的工艺，同样可以通过调节光阻厚度或者离子注入角度等来保证一种结构(比如HVMOS)性能完善的情况下，反过来调节两道LDD工序保证另一种结构(比如LVMOS)性能满足要求，该种方法同样可以节省至少两层LDD光罩及对应的至少两道工序，从而节省制造成本，缩短了芯片生产周期。
综上所述，本发明提供的半导体结构的制作方法，包括：提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；移除所述第一掩膜层；在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；移除所述第二掩膜层。由此，通过第一次注入和第三次注入即可形成作为LDD的第一注入区和第三注入区，相比现有技术能够至少节省两层LDD的光罩，以及对应的至少两道工序，可见能够大大的节约成本，优化制作工艺，缩短生产周期。
并且，可以通过第一次离子注入和第二次离子注入实现NMOS性能的调节；通过第一次离子注入和第三次离子注入，并进一步结合栅极侧墙的厚度、掩膜层的厚度以及第三次离子注入角度的选择，实现对PMOS性能的调节，例如改善了MOS结构的漏电流，使得产品的性能得以保证。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种半导体结构的制作方法，包括：
提供前端结构，所述前端结构形成有第一类型阱和第二类型阱，以及分别位于第一类型阱和第二类型阱上的栅极；
对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区；
在所述第一类型阱上和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入，在第二类型阱中栅极两侧形成第二注入区，所述第一次注入的离子和第二次注入的离子类型相同；
移除所述第一掩膜层；
在所述第二类型阱上和第一类型阱的栅极上形成第二掩膜层，并对所述第一类型阱进行第三次离子注入，使得第一类型阱中的第一注入区转变为第三注入区，并在第一类型阱中栅极两侧形成第四注入区，所述第一次注入的离子和第三次注入的离子类型不同；
移除所述第二掩膜层。
2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第一类型阱为N阱，所述第二类型阱为P阱。
3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述N阱的栅极上的第二掩膜层厚度小于所述P阱的栅极上的第一掩膜层厚度。
4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述P阱的栅极上的第一掩膜层的厚度为所述N阱的栅极上的第二掩膜层厚度为
5.如权利要求2所述的半导体结构的制作方法，其特征在于，所述第二注入区的掺杂浓度和注入深度大于所述第一注入区的掺杂浓度和注入深度；所述第四注入区的掺杂浓度和注入深度大于所述第三注入区的掺杂浓度和注入深度。
6.如权利要求5所述的半导体结构的制作方法，其特征在于，所述第一次离子注入为普注N型离子。
7.如权利要求6所述的半导体结构的制作方法，其特征在于，所述第二次离子注入为注入N型离子，所述第三次离子注入为注入P型离子。
8.如权利要求2所述的半导体结构的制作方法，其特征在于，所述第三次离子注入的角度为与前端结构上表面的法向呈30°-60°夹角。
9.如权利要求2所述的半导体结构的制作方法，其特征在于，在对所述前端结构进行第一次离子注入，以分别在第一类型阱和第二类型阱中栅极两侧形成第一注入区之后；在所述第一类型阱和第二类型阱的栅极上形成第一掩膜层，并对所述第二类型阱进行第二次离子注入之前，还包括：
在所述栅极两侧形成栅极侧墙。
10.如权利要求9所述的半导体结构的制作方法，其特征在于，位于第一类型阱的栅极侧的栅极侧墙厚度小于位于第二类型阱的栅极侧的栅极侧墙厚度。
11.如权利要求10所述的半导体结构的制作方法，其特征在于，位于第二类型阱的栅极侧的栅极侧墙厚度为90nm-110nm，位于第一类型阱的栅极侧的栅极侧墙厚度为80nm-90nm。
12.如权利要求1所述的半导体结构的制作方法，其特征在于，所述前端结构还包括栅氧化层，所述栅氧化层位于所述第一类型阱和第二类型阱上，所述栅极位于所述栅氧化层上。
13.如权利要求12所述的半导体结构的制作方法，其特征在于，所述栅氧化层的厚度为
14.如权利要求1所述的半导体结构的制作方法，其特征在于，在提供前端结构之后，在对所述前端结构进行第一次离子注入之前，还包括：
对所述栅极进行快速热氧化处理。
15.如权利要求1所述的半导体结构的制作方法，其特征在于，在移除所述第二掩膜层之后，还包括：
进行退火工艺。
CN201710100565.0A 2017-02-23 2017-02-23 半导体结构的制作方法 Active CN108470680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710100565.0A CN108470680B (zh) 2017-02-23 2017-02-23 半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710100565.0A CN108470680B (zh) 2017-02-23 2017-02-23 半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN108470680A true CN108470680A (zh) 2018-08-31
CN108470680B CN108470680B (zh) 2020-11-03

Family

ID=63266720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710100565.0A Active CN108470680B (zh) 2017-02-23 2017-02-23 半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN108470680B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383997A (zh) * 2020-03-02 2020-07-07 上海华虹宏力半导体制造有限公司 用于高压bcd平台互补金属氧化物半导体的制作方法
CN113555362A (zh) * 2021-07-29 2021-10-26 上海华虹宏力半导体制造有限公司 Cmos器件及工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348233B1 (en) * 2005-08-19 2008-03-25 Advanced Micro Devices, Inc. Methods for fabricating a CMOS device including silicide contacts
CN102369592A (zh) * 2009-03-27 2012-03-07 国家半导体公司 组态及制造具有延伸漏极场效应晶体管的半导体结构
CN104465344A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种改善pmos器件性能的离子注入方法
CN104900591A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 低成本半导体器件制造方法
CN105226022A (zh) * 2014-05-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348233B1 (en) * 2005-08-19 2008-03-25 Advanced Micro Devices, Inc. Methods for fabricating a CMOS device including silicide contacts
CN102369592A (zh) * 2009-03-27 2012-03-07 国家半导体公司 组态及制造具有延伸漏极场效应晶体管的半导体结构
CN104900591A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 低成本半导体器件制造方法
CN105226022A (zh) * 2014-05-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104465344A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种改善pmos器件性能的离子注入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383997A (zh) * 2020-03-02 2020-07-07 上海华虹宏力半导体制造有限公司 用于高压bcd平台互补金属氧化物半导体的制作方法
CN113555362A (zh) * 2021-07-29 2021-10-26 上海华虹宏力半导体制造有限公司 Cmos器件及工艺方法

Also Published As

Publication number Publication date
CN108470680B (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
US7741138B2 (en) Semiconductor device and fabricating method thereof
US8404551B2 (en) Source/drain extension control for advanced transistors
US8536653B2 (en) Metal oxide semiconductor transistor
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US7396713B2 (en) Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US9466670B2 (en) Sandwich epi channel for device enhancement
US20130109145A1 (en) Method of manufacturing semiconductor device
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
US20160027702A1 (en) MOS Devices with Modulated Performance and Methods for Forming the Same
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
US10177246B2 (en) Semiconductor structure and fabrication method thereof
CN108470680B (zh) 半导体结构的制作方法
WO2013155760A1 (zh) 半导体结构及其制造方法
US20070020865A1 (en) Multi-work function gates for CMOS circuit and method of manufacture
CN111785774A (zh) Bcd工艺中cmos器件及其制造方法
CN103247528B (zh) 金属氧化物半导体场效应管的制造方法
CN101477953A (zh) 晶体管及其制造方法
CN109427681A (zh) 半导体结构及其形成方法
US10727130B2 (en) Semiconductor device and fabrication method thereof
CN108573873A (zh) 半导体器件的制造方法
CN106548983A (zh) 半导体器件及其形成方法
CN114038758B (zh) 改善热载流子注入的nmos的形成方法
US8962410B2 (en) Transistors with different threshold voltages
CN108281482B (zh) 半导体结构及其形成方法
KR20070013032A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant