CN108459181A - 集成电路之测试探针卡 - Google Patents

Abstract

本发明涉及一种集成电路之测试探针卡，藉由一探针座与一扇出(Fan Out)结构之连接构成新式的探针卡结构(Modifying Cantilever Probe Card,MCPC)，以缩短现有水平式探针卡(Cantilever Probe Card,CPC)的制作时间，并且可提供容易维修探针卡的方式，更有效地提升测试作业的效率。亦可藉由在探针讯号的传输路径中设计应用电路及/或做阻抗控制，使本发明的探针卡适用于高频/高速作应用。而且由于本发明的探针卡之探针以垂直方向朝芯片的测试点，故可避免产生横向刮痕，有助于后段封装作业的良率提升。

Description

集成电路之测试探针卡

【技术领域】

本发明涉及一种测试探针卡，特别是涉及一种集成电路之测试探针卡。

【背景技术】

随着电子产品朝精密化与多功能化发展，在电子产品内的集成电路之芯片结构趋于复杂，而且所述芯片结构的操作频率也大幅提高，以用于更高频率波段的电子产品领域。例如是图1所示之集成电路的探针卡结构，一般称为水平式探针卡(或是称为cantileverprobe card)，包括印刷电路板10、设置于所述印刷电路板的固定环12、以及焊锡20焊接于印刷电路板10与的固定环12的多根排列探针14，所述水平式探针卡透过垂直向下电性接触晶圆16上芯片(未图标)的接触垫18，以测试每一芯片的功能是否正常。然而，每一探针是以人工焊接制作，而且由于受测芯片的尺寸日益缩减，其脚位的间距也一起缩小，相对地，探针之间的间距必须缩小，故探针的焊接施工更为不易，制作的时间更久。此外，当水平式探针卡使用一段时间之后，探针的磨耗而必须维修或是更换时，间距过度紧密的探针，不容易维修。因此需要提出一种新式的测试探针卡，以解决上述之问题。

【发明内容】

本发明之一目的在于提供一种集成电路之测试探针卡，藉由一探针座与一扇出结构之连接构成新式的探针卡结构(Modifying Cantilever Probe Card,MCPC)，以缩短现有水平式探针卡(Cantilever Probe Card,CPC)的制作时间，并且容易维修测试探针卡及其装设的探针。

本发明之另一目的在于提供一种集成电路之测试探针卡，藉由在探针讯号的传输路径中设计应用电路及/或做阻抗控制，使本发明的探针卡结构适用于高频/高速讯号传输作应用。

本发明之又一目的在于提供一种集成电路之探针卡，藉由测试探针卡的探针以垂直方向朝芯片的测试点，故可避免产生横向刮痕，有助于后段封装作业的良率提升。

本发明之又一目的在于提供一种集成电路之探针卡，藉由探针座固定机构使探针座、扇出结构以及电路板形成稳固的固定状态。

为达成上述目的，本发明之一实施例中集成电路的测试探针卡，包括一探针座，设有若干插孔以及插接于所述若干插孔中的若干探针；以及一扇出结构，电性连接所述探针座，包括：一电路载体，固接于所述探针座；及若干线路，设置于所述电路载体上，每一线路包括一第一接触垫、一第二接触垫、以及电性连接所述第一接触垫与所述第二接触垫之间的一连接线，所述若干探针在所述电路载体上相对应电性抵住于所述扇出结构的所述若干第一接触垫，其中相邻两探针之第一间距小于所述若干线路的相邻两个第二接触垫之第二间距；一电路板，所述扇出结构设置于所述探针座与所述电路板之间，所述电路板设有若干层间导通孔结构，用以电性连接所述若干线路的所述若干第二接触垫；以及一探针座固定机构，设置于所述扇出结构侧边以及所述电路板上，所述探针座固定机构用以固定所述探针座的延伸部，使所述扇出结构定位于所述电路板上。

在一实施例中，每一探针包括第一端部以及相对于所述第一端部的第二端部，所述第二端部以所述垂直方向电性抵住于一芯片的测试点。

在一实施例中，每一探针的第一端部以垂直方向电性抵住每一线路的第一接触垫。

在一实施例中，所述扇出结构的所述连接线是设置于所述电路载体的表面上并且介于所述探针座与所述扇出结构之间。

在一实施例中，所述扇出结构还包括一调谐电路，设置于所述若干线路之间，用以调谐所述若干探针的特性阻抗。

在一实施例中，所述调谐电路包括一电容组件或是一接地区域，以电性连接于所述第一接触垫与第二接触垫之间。

在一实施例中，所述若干线路的材质为导电材质。

在一实施例中，所述导电材质为金属或石墨烯材质。

在一实施例中，所述金属材质是选自铜、银以及金所组成的族群。

在一实施例中，所述扇出结构还包括一保护层，设置于所述电路载体上，用以保护所述若干线路。

在一实施例中，所述保护层的材质包括环氧树脂或是聚亚酰胺树脂。

在一实施例中，所述扇出结构为单层电路板或是多层电路板。

在一实施例中，所述电路板的每一层间导通孔结构包括一第三接触垫以及一第四接触垫，所述第三接触垫用以电性连接所述扇出结构的所述若干第二接触垫，以使所述若干探针的讯号经由所述第三接触垫以及所述第四接触垫传输至一测试机台。

在一实施例中，集成电路的测试探针卡还包括一导电结构，设置于所述第二接触垫与所述第三接触垫之间，以电性连接所述第二接触垫与所述第三接触垫。

在一实施例中，所述导电结构的面积等于或是大于所述第三接触垫以及所述第四接触垫的面积。

在一实施例中，所述电路板还包括一防焊层，用以覆盖所述电路板的表面，并且曝露所述若干层间导通孔结构的若干第四接触垫。

在一实施例中，所述探针座固定机构还包括一第一螺丝组，用以固定所述探针座固定机构于所述电路板上。

在一实施例中，测试探针卡还包括一缓冲层，设置于所述扇出结构的所述电路载体与所述电路板之间，用以缓冲所述扇出结构受到所述探针座所施加的外力。

在一实施例中，测试探针卡还包括一第二螺丝组，用以固定所述探针座的延伸部与所述探针座固定机构，藉由所述探针座与所述探针座固定机构的连结，以使所述扇出结构定位于所述电路板上。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例的详细说明中所需要使用的附图作介绍。

图1绘示习知技术的集成电路的探针卡结构。

图2绘示本发明实施例中集成电路的测试探针卡之示意图。

图3A-3B绘示本发明实施例中测试探针卡的扇出结构之示意图。

图4A-4D绘示本发明实施例中集成电路的测试点类型之示意图。

【具体实施方式】

请参照图式，其中相同的组件符号代表相同的组件或是相似的组件，本发明的原理是以实施在适当的运算环境中来举例说明。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。

参考图2以及图3，图2绘示本发明实施例中集成电路的测试探针卡之示意图，图3A绘示本发明实施例中测试探针卡的扇出结构之示意图。所述集成电路例如是具有测试点210的芯片208。集成电路的测试探针卡包括探针座200、扇出结构202、电路板220以及探针座固定机构216。所述测试探针卡上的探针座200设有若干插孔204以及相对应插接于所述若干插孔204中的复上数探针206。在一实施例中，每一探针206包括第一端部206a以及一第二端部206b，其中第一端部206a以及第二端部206b分别定位于探针座200下方以及上方的插孔204中，其中定位方式例如是探针206卡接于插孔204，并且当芯片208的测试点210接触所述第二端部206b时，所述探针206在探针座200中产生挠性移动，使探针206的第二端部206b顶住所述测试点210，提供更佳的接触，以检测所述芯片的电气特性。在一优选实施例中，每一探针206的第二端部206b以所述垂直方向VD电性抵住于一芯片208的测试点210，藉由测试探针卡的探针206以垂直方向VD朝芯片208的测试点210，有效避免测试点210产生横向(即水平方向)的刮痕，以确保芯片208的测试点210之完整性，有助于后段封装作业的良率提升。

如图2以及图3A所示，扇出结构202电性连接所述探针座200，扇出结构202包括电路载体212以及若干线路214，电路载体212例如是电路基板，若干线路214设置于所述电路载体212上，每一线路214包括一第一接触垫214a、一第二接触垫214b、以及电性连接所述第一接触垫214a与所述第二接触垫214b之间的一连接线214c，所述若干探针206在所述电路载体212上(例如是上表面)相对应电性抵住于所述扇出结构202的所述若干第一接触垫214a，其中相邻两探针206之第一间距P1小于所述若干线路214的相邻两个第二接触垫214b之第二间距P2。

如图2以及图3A所示，所述扇出结构202设置于所述探针座200与所述电路板220之间，所述电路板220设有若干层间导通孔结构221，用以电性连接所述若干线路的所述若干第二接触垫214b。探针座固定机构216设置于所述扇出结构202的侧边203以及所述电路板220上，所述探针座固定机构216用以固定所述探针座200的延伸部201，使所述扇出结构202定位于所述电路板220上。如图2所示之实施例中，探针座固定机构216固定于所述电路板220上，并且所述探针座固定机构216承载所述探针座200的延伸部201，以藉由所述延伸部201与所述电路板220夹持所述扇出结构202，以稳固地定位所述扇出结构202。在一实施例中，延伸部201是以第三螺丝组224c固定于探针座200，如图2所示，亦可以铆接或是黏着方式固定于探针座200。

在一优选实施例中，所述探针座200是以一垂直方向VD电性结合于所述扇出结构202，使每一探针206的第一端部206a以所述垂直方向VD电性抵住于每一线路214的每一第一接触垫214a。在一实施例中，图3A所示之扇出结构202是以半导体微影制程加工方式形成，以依据电路设计需求形成不同配置方式的线路214。其中相邻的所述若干探针206之第一间距P1小于所述若干线路214的相邻所述若干第二接触垫214b之第二间距P2有助于在电路板220设计出所需要的层间导通孔结构221，以形成探针206、线路214以及层间导通孔结构221讯号传输路径。

在一实施例中，本发明可透过人工植针或是自动化植针方式将探针206定位于探针座200，改善习知技术中探针206的磨耗而必须维修或是更换间距过度紧密的探针，造成不容易维修之问题。更重要的是，本发明之集成电路之测试探针卡，藉由一探针座200与一扇出结构202之电性连接构成新式的探针卡结构(MCPC)，以缩短现有水平式探针卡(CPC)的制作时间，并且容易维修测试探针卡。在不同的实施例中，探针206可为市场上各种样式的探针组成探针座200，例如是弹簧针、线针、眼镜蛇型态(cobra)探针、以及微机电技术(MEMS)所制造而成的探针，以与本发明的结构组合成新式的探针卡结构(MCPC)。

如图2以及图3A所示，所述扇出结构202的所述连接线214c是设置于所述电路载体212的表面上并且介于所述探针座200与所述扇出结构202之间。如图2以及图3B所示，图3B绘示本发明实施例中测试探针卡的扇出结构202之示意图，所述扇出结构202还包括一调谐(tuning)电路214d，设置于所述若干线路214之间，用以调谐所述若干探针206的特性阻抗，让终端的芯片208的阻抗值达到匹配的状态。在一实施例中，所述调谐电路214d包括线路区域214e以及/或是接地区域214f，以供电子零件(例如电容、电感以及电阻等零件)摆放，以电性连接于所述第一接触垫214a与第二接触垫214b之间。本发明之集成电路之测试探针卡，藉由在探针讯号的传输路径中设计应用电路及/或做阻抗控制，使本发明的探针卡结构适用于高频/高速讯号传输作应用。如图2、图3A以及图3B所示，所述若干线路214的材质为导电材质，所述导电材质为金属或石墨烯材质，而所述金属材质是选自铜、银以及金所组成的族群。所述扇出结构202还包括一保护层(未图标)，设置于所述电路载体212上(例如是上表面)，用以保护所述若干线路，所述保护层的材质例如是环氧树脂(epoxy)或是聚亚酰胺树脂(polyimide)，但不限于此。如图2所示，所述扇出结构为单层电路板。在另一实施例中，所述扇出结构202为多层电路板。例如当芯片208的脚位间距缩小或是测点数目增加时，或是扇出结构202的布线空间不足时，透过增加扇出结构的层数来进行不同脚位间距的转换，其中所述扇出结构202的所述若干不同层之间例如是以盲孔(即层与层之间的通孔)来建立连接结构。

继续参考图2，所述电路板220的每一层间导通孔结构221包括一第三接触垫220a以及一第四接触垫220b，所述第三接触垫220a用以电性连接所述扇出结构202的所述若干第二接触垫214b，以使所述若干探针206的讯号经由所述第三接触垫220a以及所述第四接触垫220b透过传输路径226传输至一测试机台(未图示)。在一实施例中，所述第三接触垫220a藉由导电结构225用以电性连接所述扇出结构202的所述若干第二接触垫214b，以使所述若干探针206的讯号经由所述第三接触垫220a以及所述第四接触垫220b透过传输路径226传输至一测试机台(未图标)，导电结构225例如是锡球，但不限于此，所述导电结构225用以提高第二接触垫214b与所述第三接触垫220a之间的电性连接，使所述扇出结构202与所述电路板220形成电性接触，并且所述导电结构225还具有所述扇出结构202与电路板220之间的缓冲功能；在一实施例中，导电结构225的面积等于或是大于第三接触垫220a以及所述第四接触垫220b的面积，并且两个导电结构225之间有效分开隔离，使所述导电结构225紧密电性结合于第三接触垫220a以及所述第四接触垫220b之间。所述电路板220还包括一防焊层223，用以覆盖所述电路板220的表面，并且曝露所述若干层间导通孔结构221的若干第四接触垫220b以供所述测试机台连接。所述扇出结构202的表面亦可提供后续应用电路上的焊接零件之运用。

继续参考图2，所述探针座固定机构216还包括第一螺丝组224a，用以固定所述探针座固定机构216于所述电路板上220上。在一实施例中，测试探针卡还包括缓冲层222，设置于所述扇出结构202的所述电路载体212与所述电路板220之间，用以缓冲所述扇出结构202受到所述探针座200所施加的外力，所述缓冲层222例如是具有预定厚度的薄膜或是支撑板件。在一实施例中，测试探针卡还包括第二螺丝组224b，用以固定所述探针座200的延伸部201与所述探针座固定机构216，藉由所述探针座200与所述探针座固定机构216的连结，以使所述扇出结构202定位于所述电路板220上，如图2所示。本发明利用探针座固定机构、第一螺丝组224a以及第二螺丝组224b，使探针座200、扇出结构202以及电路板220形成稳固的固定状态。

图4A-4D绘示本发明实施例中集成电路的测试点类型之示意图。周边型集成电路(例如是芯片208)的测点400例如是两边并列形状，如图4A所示之周边型集成电路。或是周边型集成电路(例如是芯片208)的测点400例如是四边之方形排列形状，如图4B所示。例如是图4C所示之测点400的数组形状，或是图4D所示之测点400的类数组形状。上述之测点400可为任意形状。在其他实施例中，测点400可为圆形排列形状(未图示)，但是不限于此。

综上所述，本发明之集成电路之测试探针卡，藉由一探针座与一扇出结构之连接构成新式的探针卡结构(MCPC)，以缩短现有水平式探针卡(CPC)的制作时间，并且容易维修测试探针卡及其装设的探针。并且利用在探针讯号的传输路径中设计应用电路及/或做阻抗控制，使本发明的探针卡结构适用于高频/高速讯号传输作应用。同时藉由测试探针卡的探针以垂直方向朝芯片的测试点，故可避免产生横向刮痕，有助于后段封装作业的良率提升。

虽然本发明已用优选实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (20)

1.一种集成电路的测试探针卡，包括：

一探针座，设有若干插孔以及插接于所述若干插孔中的若干探针；以及

一扇出结构，电性连接所述探针座，包括：

一电路载体，固接于所述探针座；及

若干线路，设置于所述电路载体上，每一所述若干线路包括一第一接触垫、一第二接触垫、以及电性连接所述第一接触垫与所述第二接触垫之间的一连接线，所述若干探针在所述电路载体上相对应电性抵住于所述扇出结构的所述若干第一接触垫，其中相邻两探针之第一间距小于所述若干线路的相邻两个第二接触垫之第二间距；

一电路板，所述扇出结构设置于所述探针座与所述电路板之间，所述电路板设有若干层间导通孔结构，用以电性连接所述若干线路的所述若干第二接触垫；以及

一探针座固定机构，设置于所述扇出结构侧边以及所述电路板上，所述探针座固定机构用以固定所述探针座的延伸部，使所述扇出结构定位于所述电路板上。

2.根据权利要求1所述之集成电路的测试探针卡，其特征在于，每一所述若干探针包括第一端部以及相对于所述第一端部的第二端部，所述第二端部以所述垂直方向电性抵住于一芯片的测试点。

3.根据权利要求2所述之集成电路的测试探针卡，其特征在于，每一所述若干探针的第一端部以垂直方向电性抵住每一所述若干线路的第一接触垫。

4.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述扇出结构的所述连接线是设置于所述电路载体的表面上并且介于所述探针座与所述扇出结构之间。

5.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述扇出结构还包括一调谐电路，设置于所述若干线路之间，用以调谐所述若干探针的特性阻抗。

6.根据权利要求5所述之集成电路的测试探针卡，其特征在于，所述调谐电路包括一线路区域或是一接地区域，以电性连接于所述第一接触垫与所述第二接触垫之间。

7.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述若干线路的材质为导电材质。

8.根据权利要求7所述之集成电路的测试探针卡，其特征在于，所述导电材质为金属或是石墨烯材质。

9.根据权利要求8所述之集成电路的测试探针卡，其特征在于，所述金属材质是选自铜、银以及金所组成的族群。

10.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述扇出结构还包括一保护层，设置于所述电路载体上，用以保护所述若干线路。

11.根据权利要求10所述之集成电路的测试探针卡，其特征在于，所述保护层的材质包括环氧树脂或是聚亚酰胺树脂。

12.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述扇出结构为单层电路板。

13.如申请专利范围第1项所述之集成电路的测试探针卡，其特征在于，所述扇出结构为多层电路板。

14.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述电路板的每一所述若干层间导通孔结构包括一第三接触垫以及一第四接触垫，所述第三接触垫用以电性连接所述扇出结构的所述若干第二接触垫，以使所述若干探针的讯号经由所述第三接触垫以及所述第四接触垫传输至一测试机台。

15.根据权利要求14所述之集成电路的测试探针卡，还包括一导电结构，设置于所述第二接触垫与所述第三接触垫之间，以电性连接所述第二接触垫与所述第三接触垫。

16.根据权利要求14所述之集成电路的测试探针卡，其特征在于，所述导电结构的面积等于或是大于所述第三接触垫以及所述第四接触垫的面积。

17.根据权利要求14所述之集成电路的测试探针卡，其特征在于，所述电路板还包括一防焊层，用以覆盖所述电路板的表面，并且曝露所述若干层间导通孔结构的若干第四接触垫。

18.根据权利要求1所述之集成电路的测试探针卡，其特征在于，所述探针座固定机构还包括一第一螺丝组，用以固定所述探针座固定机构于所述电路板上。

19.根据权利要求1所述之集成电路的测试探针卡，还包括一缓冲层，设置于所述扇出结构的所述电路载体与所述电路板之间，用以缓冲所述扇出结构受到所述探针座所施加的外力。

20.根据权利要求1所述之集成电路的测试探针卡，还包括一第二螺丝组，用以固定所述探针座的延伸部与所述探针座固定机构，藉由所述探针座与所述探针座固定机构的连结，以使所述扇出结构定位于所述电路板上。