[go: up one dir, main page]

CN108447822A - Ltps tft基板的制作方法 - Google Patents

Ltps tft基板的制作方法 Download PDF

Info

Publication number
CN108447822A
CN108447822A CN201810482889.XA CN201810482889A CN108447822A CN 108447822 A CN108447822 A CN 108447822A CN 201810482889 A CN201810482889 A CN 201810482889A CN 108447822 A CN108447822 A CN 108447822A
Authority
CN
China
Prior art keywords
layer
active layer
polysilicon active
gate
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810482889.XA
Other languages
English (en)
Inventor
张鑫
肖军城
陈海峰
田海军
管延庆
田超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810482889.XA priority Critical patent/CN108447822A/zh
Publication of CN108447822A publication Critical patent/CN108447822A/zh
Priority to US16/308,814 priority patent/US20200321475A1/en
Priority to PCT/CN2018/107151 priority patent/WO2019218566A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种LTPS TFT基板的制作方法，通过对栅极金属层进行两次蚀刻，以采用自对准的方式完成对多晶硅有源层的离子重掺杂和离子轻掺杂，能够使得多晶硅有源层的LDD结构在栅极两侧对称分布，有利于提高器件特性，相较于传统技术更为稳定可靠，并可以减少制程光罩数量，节省光罩成本、运行成本、材料成本和时间成本，并进一步通过栅极绝缘层薄化工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。

Description

LTPS TFT基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种LTPS TFT基板的制作方法。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括层叠设置于衬底基板上的栅极、栅极绝缘层、有源层、源漏极、及绝缘保护层。
其中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管与传统非晶硅(A-Si)薄膜晶体管相比，虽然制作工艺复杂，但因其具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的LCD和AMOLED显示面板的制作，低温多晶硅被视为实现低成本全彩平板显示的重要材料。
热载流子效应是金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件的一个重要失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。在LTPS阵列技术中，为了有效抑制器件的热载流子效应，提高器件工作的稳定性及改善器件在负偏置条件下的漏电流，现有的LTPS TFT制作工艺通常采取轻掺杂漏区(Lightly DopedDrain，LDD)方式，即是在多晶硅(Poly-Si)沟道中靠近源漏极的附近设置一个低掺杂的区域，让该低掺杂的区域也承受部分分压，才能保证器件特性。
现有技术是通过光罩分别对多晶硅进行重掺杂和轻掺杂的离子注入形成LDD结构，以N型MOS(NMOS)器件为例，制作LTPS阵列基板的过程包括如下步骤：
步骤S10、如图1所示，在基板100上依次形成缓冲层200和多晶硅有源层300；
步骤S20、如图2所示，在所述多晶硅有源层300上涂覆光阻，并通过一道光罩经曝光显影处理形成第一光阻图案980，以所述第一光阻图案980为遮蔽层，向多晶硅有源层300两端植入高剂量的N型离子(磷离子P+，1x1014～1x1015ions/cm2)，形成重掺杂区(N+)310；
步骤S30、如图3所示，剥离去除所述光阻图案980，在所述缓冲层200上沉积形成覆盖多晶硅有源层300的栅极绝缘层400，在所述栅极绝缘层400上沉积第一金属层，在第一金属层上形成第二光阻图案990，以所述第二光阻图案990为遮蔽层，对第一金属层进行蚀刻，在对应多晶硅有源层300欲形成沟道区的上方形成栅极500；
步骤S40、如图4所示，以所述栅极500为遮蔽层，向多晶硅有源层300两端植入低剂量的N型离子(P+，1x1012～1x1013ions/cm2)，形成沟道区320以及沟道区320和重掺杂区310之间的轻掺杂区(N-)330。
上述制作LTPS阵列基板的方法，需要光罩数目多，且通过光罩在多晶硅有源层300上先掺杂形成重掺杂区310，然后再通过栅极500自对准进行轻掺杂区330掺杂形成LDD结构。由于重掺杂区310是通过光罩掺杂，由于对位偏差等，重掺杂区310在多晶硅有源层300两端可能不对称，轻掺杂后形成的LDD结构可能在多晶硅有源层300两端不对称，可能会一边偏大一边偏小，LDD区过小或过大都会影响到器件的特性和稳定性。
因此，传统LTPS阵列基板的制作方法，由于存在对位偏差，很难做到有源层两端LDD区对称，LDD区不对称会导致器件特性变差，影响产品品质。
如何能有效的降低LTPS阵列基板的制作周期，提升产品的良率，有效提升产品生产产能，降低成本，是目前面板设计行业关注的重点，也是增加公司市场竞争力的有效途径。
发明内容
本发明的目的在于提供一种LTPS TFT基板的制作方法，能够使得多晶硅有源层的LDD结构在栅极两侧对称分布，有利于提高器件特性，相较于传统技术更为稳定可靠，并可以减少制程光罩数量，节省光罩成本、运行成本、材料成本和时间成本。
为实现上述目的，本发明提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上形成多晶硅材料层并对多晶硅材料层进行图案化，得到多晶硅有源层；
步骤S2、覆盖多晶硅有源层的栅极绝缘层，在所述栅极绝缘层上沉积形成栅极金属层；
步骤S3、在所述栅极金属层上涂布光阻，经曝光、显影后得到对应于所述多晶硅有源层中部上方的光阻层，以所述光阻层为遮蔽层，对所述栅极金属层进行第一次蚀刻形成位于多晶硅有源层中部上方的准栅极；
步骤S4、以所述光阻层和准栅极为遮蔽层，对栅极绝缘层进行蚀刻，以减薄多晶硅有源层两端上方栅极绝缘层的厚度；
步骤S5、以所述光阻层和准栅极为遮蔽层，对所述多晶硅有源层进行离子重掺杂，形成多晶硅有源层两端的源漏极接触区；
步骤S6、对所述栅极金属层进行第二次蚀刻，使所述准栅极两侧被横向蚀刻而宽度减小，由准栅极得到栅极，剥离去除光阻层；
步骤S7、以所述栅极为遮蔽层，对所述多晶硅有源层进行离子轻掺杂，得到多晶硅有源层中部的对应位于所述准栅极下方的沟道区以及位于所述源漏极接触区和沟道区之间的LDD区。
所述步骤S4中，对所述栅极绝缘层的蚀刻深度为
所述步骤S2中，形成的栅极绝缘层的厚度为
所述步骤S5中，对所述多晶硅有源层进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
所述步骤S7中，对所述多晶硅有源层进行离子轻掺杂时的掺杂离子浓度为1x1012-1x1014ions/cm2。
所述步骤S5中，对所述多晶硅有源层进行的离子重掺杂为N型离子重掺杂，所掺入的离子为磷离子；
所述步骤S7中，对所述多晶硅有源层进行的离子轻掺杂为N型离子轻掺杂，所掺入的离子为磷离子。
所述步骤S5中，对所述多晶硅有源层进行的离子重掺杂为P型离子重掺杂，所掺入的离子为硼离子；
所述步骤S7中，对所述多晶硅有源层进行的离子轻掺杂为P型离子轻掺杂，所掺入的离子为硼离子。
所述步骤S1还包括在图案化形成多晶硅有源层之后，对所述多晶硅有源层进行沟道掺杂。
所述步骤S1中，对所述多晶硅有源层进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
所述步骤S1还包括在形成所述缓冲层之前，在所述衬底基板上形成对应位于多晶硅有源层下方的遮光块。
本发明的有益效果：本发明的LTPS TFT基板的制作方法，通过对栅极金属层进行两次蚀刻，以采用自对准的方式完成对多晶硅有源层的离子重掺杂和离子轻掺杂，能够使得多晶硅有源层的LDD结构在栅极两侧对称分布，有利于提高器件特性，相较于传统技术更为稳定可靠，并可以减少制程光罩数量，节省光罩成本、运行成本、材料成本和时间成本，并进一步通过栅极绝缘层薄化(GI Loss)工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为采用现有技术制作LTPS TFT基板的步骤S10的示意图；
图2为采用现有技术制作LTPS TFT基板的步骤S20的示意图；
图3为采用现有技术制作LTPS TFT基板的步骤S30的示意图；
图4为采用现有技术制作LTPS TFT基板的步骤S40的示意图；
图5为本发明的LTPS TFT基板的制作方法的流程示意图；
图6为本发明的LTPS TFT基板的制作方法的步骤S1的示意图；
图7为本发明的LTPS TFT基板的制作方法的步骤S2的示意图；
图8为本发明的LTPS TFT基板的制作方法的步骤S3的示意图；
图9为本发明的LTPS TFT基板的制作方法的步骤S4的示意图；
图10为本发明的LTPS TFT基板的制作方法的步骤S5的示意图；
图11为本发明的LTPS TFT基板的制作方法的步骤S6的示意图；
图12为本发明的LTPS TFT基板的制作方法的步骤S7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图5，本发明提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、如图6所示，提供衬底基板10，在所述衬底基板10上依次形成遮光块60及覆盖遮光块60的缓冲层20，在所述缓冲层20上形成多晶硅材料层并对多晶硅材料层进行图案化，得到多晶硅有源层30；然后对多晶硅有源层30进行沟道掺杂。
具体地，所述步骤S1中，对所述多晶硅有源层30进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
具体地，所述步骤S1中，所述多晶硅层的制作过程为：在所述缓冲层20上沉积非晶硅材料，采用低温结晶工艺将所述非晶硅材料转化为多晶硅材料，所述低温结晶工艺为固相晶化、准分子激光晶化、快速热退火、或金属横向诱导法。
步骤S2、如图7所示，在所述缓冲层20上形成覆盖多晶硅有源层30的栅极绝缘层40，在所述栅极绝缘层40上沉积形成栅极金属层50。
具体地，所述栅极绝缘层40为氧化硅层、氮化硅层或两者的组合。
具体地，所述步骤S2中形成的栅极绝缘层40的厚度为
步骤S3、如图8所示，在所述栅极金属层50上涂布光阻，经曝光、显影后得到对应于所述多晶硅有源层30中部上方的光阻层90，以所述光阻层90为遮蔽层，对所述栅极金属层50进行第一次蚀刻形成位于多晶硅有源层30中部上方的准栅极51。
步骤S4、如图9所示，以所述光阻层90和准栅极51为遮蔽层，对栅极绝缘层40进行蚀刻，以减薄多晶硅有源层30两端上方即后续用于对多晶硅有源层30进行重掺杂区域上方的栅极绝缘层40的厚度；使得栅极绝缘层40在多晶硅有源层30上形成“凸”字形结构。
具体地，所述步骤S4中对所述栅极绝缘层40的蚀刻深度为可以有效提高后续重掺杂的离子注入效率。
步骤S5、如图10所示，以所述光阻层90和准栅极51为遮蔽层，对所述多晶硅有源层30进行离子重掺杂，形成多晶硅有源层30两端的源漏极接触区31。
具体地，所述步骤S5中，对所述多晶硅有源层30进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
步骤S6、如图11所示，对所述栅极金属层50进行第二次蚀刻，使所述准栅极51两侧被横向蚀刻而宽度减小，由准栅极51得到栅极55，剥离去除光阻层90。
具体地，所述步骤S6中，由于光阻层90边缘处的厚度较薄，在对所述栅极金属层50蚀刻的同时会蚀刻部分光阻层90，光阻层90边缘较薄处可以被完全蚀刻，所述栅极金属层50上没有被光阻层90保护的部分会被蚀刻掉，而使得准栅极51两侧宽度减小。
步骤S7、如图12所示，以所述栅极55为遮蔽层，对所述多晶硅有源层30进行离子轻掺杂，得到多晶硅有源层30中部的对应位于所述准栅极51下方的沟道区32以及位于所述源漏极接触区31和沟道区32之间的LDD区33。
具体地，所述步骤S7中，对所述多晶硅有源层30进行离子轻掺杂时的掺杂离子浓度为1x1012-1x1014ions/cm2。
具体地，本发明的LTPS TFT基板的制作方法同时适用于NMOS型和PMOS型LTPS TFT基板，以NMOS型LTPS TFT基板为例，对所述多晶硅有源层30进行的沟道掺杂、离子重掺杂、离子轻掺杂为均N型离子掺杂，所掺入的离子为磷(P)离子或其他N型元素离子。同理，对于PMOS型LTPS TFT基板为例，对所述多晶硅有源层30进行的沟道掺杂、离子重掺杂、离子轻掺杂为均P型离子掺杂，所掺入的离子为硼(B)离子或其他P型元素离子。
本发明的LTPS TFT基板的制作方法，对于多晶硅有源层30的离子重掺杂和离子轻掺杂均不需要光罩，而全是通过栅极金属层50自对准来进行掺杂的，这就保证多晶硅有源层30两端的LDD结构是对称的，使得器件更稳定，同时通过对栅极绝缘层40进行一次蚀刻处理，使得栅极绝缘层40在对应重掺杂区域即源漏极接触区31的部分与对应沟道区32和LDD区33的部分厚度不同，通过减薄对应于重掺杂区域上方的栅极绝缘层40的厚度，可提高离子注入效率，保证掺杂离子有效注入到目标位置，提高TFT器件的电学特性。
综上所述，本发明的LTPS TFT基板的制作方法，通过对栅极金属层进行两次蚀刻，以采用自对准的方式完成对多晶硅有源层的离子重掺杂和离子轻掺杂，能够使得多晶硅有源层的LDD结构在栅极两侧对称分布，有利于提高器件特性，相较于传统技术更为稳定可靠，并可以减少制程光罩数量，节省光罩成本、运行成本、材料成本和时间成本，并进一步通过栅极绝缘层薄化工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种LTPS TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供衬底基板(10)，在所述衬底基板(10)上形成缓冲层(20)，在所述缓冲层(20)上形成多晶硅材料层并对多晶硅材料层进行图案化，得到多晶硅有源层(30)；
步骤S2、形成覆盖多晶硅有源层(30)的栅极绝缘层(40)，在所述栅极绝缘层(40)上沉积形成栅极金属层(50)；
步骤S3、在所述栅极金属层(50)上涂布光阻，经曝光、显影后得到对应于所述多晶硅有源层(30)中部上方的光阻层(90)，以所述光阻层(90)为遮蔽层，对所述栅极金属层(50)进行第一次蚀刻形成位于多晶硅有源层(30)中部上方的准栅极(51)；
步骤S4、以所述光阻层(90)和准栅极(51)为遮蔽层，对栅极绝缘层(40)进行蚀刻，以减薄多晶硅有源层(30)两端上方栅极绝缘层(40)的厚度；
步骤S5、以所述光阻层(90)和准栅极(51)为遮蔽层，对所述多晶硅有源层(30)进行离子重掺杂，形成多晶硅有源层(30)两端的源漏极接触区(31)；
步骤S6、对所述栅极金属层(50)进行第二次蚀刻，使所述准栅极(51)两侧被横向蚀刻而宽度减小，由准栅极(51)得到栅极(55)，剥离去除光阻层(90)；
步骤S7、以所述栅极(55)为遮蔽层，对所述多晶硅有源层(30)进行离子轻掺杂，得到多晶硅有源层(30)中部的对应位于所述准栅极(51)下方的沟道区(32)以及位于所述源漏极接触区(31)和沟道区(32)之间的LDD区(33)。
2.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中，对所述栅极绝缘层(40)的蚀刻深度为
3.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S2中，形成的栅极绝缘层(40)的厚度为
4.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S5中，对所述多晶硅有源层(30)进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
5.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S7中，对所述多晶硅有源层(30)进行离子轻掺杂时的掺杂离子浓度为1x1012-1x1014ions/cm2。
6.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S5中，对所述多晶硅有源层(30)进行的离子重掺杂为N型离子重掺杂，所掺入的离子为磷离子；
所述步骤S7中，对所述多晶硅有源层(30)进行的离子轻掺杂为N型离子轻掺杂，所掺入的离子为磷离子。
7.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S5中，对所述多晶硅有源层(30)进行的离子重掺杂为P型离子重掺杂，所掺入的离子为硼离子；
所述步骤S7中，对所述多晶硅有源层(30)进行的离子轻掺杂为P型离子轻掺杂，所掺入的离子为硼离子。
8.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1还包括在图案化形成多晶硅有源层(30)之后，对所述多晶硅有源层(30)进行沟道掺杂。
9.如权利要求8所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1中，对所述多晶硅有源层(30)进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
10.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1还包括在形成所述缓冲层(20)之前，在所述基板(10)上形成对应位于多晶硅有源层(30)下方的遮光块(60)。
CN201810482889.XA 2018-05-18 2018-05-18 Ltps tft基板的制作方法 Pending CN108447822A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810482889.XA CN108447822A (zh) 2018-05-18 2018-05-18 Ltps tft基板的制作方法
US16/308,814 US20200321475A1 (en) 2018-05-18 2018-09-22 Manufacturing method for ltps tft substrate
PCT/CN2018/107151 WO2019218566A1 (zh) 2018-05-18 2018-09-22 Ltps tft基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810482889.XA CN108447822A (zh) 2018-05-18 2018-05-18 Ltps tft基板的制作方法

Publications (1)

Publication Number Publication Date
CN108447822A true CN108447822A (zh) 2018-08-24

Family

ID=63204967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810482889.XA Pending CN108447822A (zh) 2018-05-18 2018-05-18 Ltps tft基板的制作方法

Country Status (3)

Country Link
US (1) US20200321475A1 (zh)
CN (1) CN108447822A (zh)
WO (1) WO2019218566A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616479A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 Ltps tft基板的制作方法
CN110349972A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
WO2019218566A1 (zh) * 2018-05-18 2019-11-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957713B2 (en) * 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof
KR20200142631A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941592A (en) * 2008-03-26 2009-10-01 Au Optronics Corp Thin-film-transistor structure, pixel structure and manufacturing method thereof
CN107275340A (zh) * 2017-05-24 2017-10-20 厦门天马微电子有限公司 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN107403758B (zh) * 2017-08-09 2022-09-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108447822A (zh) * 2018-05-18 2018-08-24 武汉华星光电技术有限公司 Ltps tft基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711087A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218566A1 (zh) * 2018-05-18 2019-11-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法
CN109616479A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 Ltps tft基板的制作方法
CN110349972A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
WO2021203462A1 (zh) * 2020-04-08 2021-10-14 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
US11862642B2 (en) 2020-04-08 2024-01-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, array substrate, and manufacturing method thereof

Also Published As

Publication number Publication date
WO2019218566A1 (zh) 2019-11-21
US20200321475A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN108447822A (zh) Ltps tft基板的制作方法
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN204391121U (zh) 一种显示装置、阵列基板及薄膜晶体管
US20160276376A1 (en) Array substrate, method for fabricating the same, and display device
US10224416B2 (en) Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device
CN101656233B (zh) 薄膜晶体管基板的制造方法
CN108511464B (zh) Cmos型ltps tft基板的制作方法
WO2017092142A1 (zh) 低温多晶硅tft基板的制作方法
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN106024633A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105702623A (zh) Tft阵列基板的制作方法
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
CN104779167A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
US20210408063A1 (en) Array substrate and method of manufacturing same
CN109616479A (zh) Ltps tft基板的制作方法
US10957606B2 (en) Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US11699761B2 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
WO2020173205A1 (zh) Cmos薄膜晶体管及其制作方法和阵列基板
WO2017101203A1 (zh) 低温多晶硅tft基板及其制作方法
US20190355759A1 (en) Array substrate, method for fabricating the same, display panel, and display device
CN106206429B (zh) 阵列基板的制备方法、阵列基板和显示装置
CN110379821A (zh) 一种阵列基板及其制造方法
CN108257975A (zh) 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180824

RJ01 Rejection of invention patent application after publication