[go: up one dir, main page]

CN108336057B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108336057B
CN108336057B CN201810053857.8A CN201810053857A CN108336057B CN 108336057 B CN108336057 B CN 108336057B CN 201810053857 A CN201810053857 A CN 201810053857A CN 108336057 B CN108336057 B CN 108336057B
Authority
CN
China
Prior art keywords
semiconductor device
inner peripheral
outer peripheral
terminal
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810053857.8A
Other languages
English (en)
Other versions
CN108336057A (zh
Inventor
永水隼人
森琢郎
大坪义贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108336057A publication Critical patent/CN108336057A/zh
Application granted granted Critical
Publication of CN108336057B publication Critical patent/CN108336057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

就半导体装置而言，在外周壳体(5)形成多个作为凹部的引导部分(5a)。多个引导部分(5a)包含上端开口部(5b)。在外周壳体(5)的内周面形成内周侧开口部(5c)，该内周侧开口部(5c)与上端开口部(5b)相连，从上端面侧向基座板(4)侧延伸并且与引导部分(5a)相连。第1插入部(16a)插入至多个引导部分(5a)中的第1引导部分(5a)。第1外侧端子部(16b)与第1插入部(16a)相连且经由第1引导部分(5a)的上端开口部(5b)延伸至外周壳体(5)的外侧。第1连接端子部(16c)与第1插入部(16a)相连且经由内周侧开口部(5c)与导电图案(1)连接。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，更特定地说，涉及在壳体的内部配置有半导体元件的半导体装置及其制造方法。
背景技术
当前，已知通过壳体将搭载有半导体元件的绝缘电路基板的外周包围的构造的半导体装置(例如，参照日本特开2008-252055号公报、日本特开2009-21286号公报、日本特开2013-171870号公报)。
在日本特开2008-252055号公报中使用了如下构造，即，通过键合线等导电材料将搭载有半导体元件的基板与连接端子之间连接，其中，该连接端子用于与外部连接。就该构造而言，在将来自半导体元件的热量从连接端子向外部散热的情况下，其散热性依赖于导电材料的散热性能。因此，会想到由于导电材料的散热性能，使得散热性不能够充分满足市场要求的情况。另外，在连接导电材料时通常使用由超声波振动实现的连接。在该情况下，由于需要将连接端子牢固地固定于壳体，为了固定连接端子需要涂敷粘接材料、嵌入用于将端子固定的固定盖的工序，因此存在构件、工序增加的缺点。另外，会想到对于壳体的材质也存在限制。即，在刚性高的壳体材料的情况下，存在由于固定端子时的压入等、由于端子弯曲、壳体缺损等导致半导体装置的可靠性降低的风险。
关于日本特开2009-21286号公报，在将端子固定于壳体时，由于是使壳体局部地弹性变形而将端子固定于壳体的规定的凹部，因此壳体材料需要使用弹性体。因此，在日本特开2009-21286号公报所公开的半导体装置中，存在产生下述问题的风险，即，壳体的材料选择性差，其结果，半导体装置高成本化、可靠性降低。
关于日本特开2013-171870号公报，由于对端子进行固定的工序包含将端子折弯的工序，其结果，存在如下缺点，即，会增加半导体装置的制造工序数。另外，由于在将端子折弯时对该端子施加外力，因此存在该外力对端子的健全性造成影响、进一步对半导体装置的可靠性造成影响的风险。另外，在日本特开2013-171870号公报中，没有考虑到将端子的位置灵活地变更。
发明内容
本发明就是为了解决上述那样的课题而提出的，本发明的目的在于提供具有良好的散热性，设计的自由度高且低成本的半导体装置及其制造方法。
本公开所涉及的半导体装置具备：基体、绝缘板、导体层、半导体元件、外周壳体、端子构件、以及树脂层。绝缘板配置于基体的表面之上。导体层形成在绝缘板的表面。半导体元件与导体层连接。外周壳体配置为将基体的外周包围。在外周壳体形成多个凹部。多个凹部包含上端开口部，该上端开口部是在外周壳体处在与基体侧相反侧的上端面开设的。在外周壳体的内周面形成内周侧开口部，该内周侧开口部与上端开口部相连，从上端面侧向基体侧延伸并且与凹部相连。在外周壳体的周向，内周侧开口部的宽度比凹部的宽度窄。端子构件包含第1插入部、第1外侧端子部、以及第1连接端子部。第1插入部插入至多个凹部中的第1凹部。第1外侧端子部与第1插入部相连且经由第1凹部的上端开口部延伸至外周壳体的外侧。第1连接端子部与第1插入部相连且经由内周侧开口部延伸至导体层之上并且与导体层连接。树脂层在被绝缘板和外周壳体包围的区域至少将半导体元件和第1连接端子部封装。
在本公开涉及的半导体装置的制造方法中，实施准备层叠体的工序。层叠体包含基体、绝缘板、导体层、以及半导体元件。绝缘板配置于基体的表面之上。导体层形成在绝缘板的表面。半导体元件与导体层连接。另外，在半导体装置的制造方法中，实施以将基体的外周包围的方式将外周壳体与层叠体连接的工序。在外周壳体形成有多个凹部。多个凹部包含上端开口部，该上端开口部是在外周壳体处在与基体侧相反侧的上端面开设的。在外周壳体的内周面形成内周侧开口部，该内周侧开口部与上端开口部相连，从上端面侧向基体侧延伸并且与凹部相连。在外周壳体的周向，内周侧开口部的宽度比所述凹部的宽度窄。在上述半导体装置的制造方法中，实施从上端开口部将端子构件插入至多个凹部中的第1凹部的工序。端子构件包含第1插入部、第1外侧端子部、以及第1连接端子部。第1插入部插入至第1凹部。第1外侧端子部与第1插入部相连且经由第1凹部的上端开口部延伸至外周壳体的外侧。第1连接端子部与第1插入部相连且经由内周侧开口部延伸至导体层之上。在半导体装置的制造方法中，实施将第1连接端子部与导体层连接的工序。并且，在半导体装置的制造方法中，实施形成树脂层的工序，该树脂层在被绝缘板和外周壳体包围的区域至少将半导体元件和第1连接端子部封装。
通过结合附图进行理解的、与本发明相关的以下的详细说明，会使本发明的上述及其它目的、特征、方案以及优点变得明确。
附图说明
图1是本发明的实施方式1涉及的半导体装置的局部剖面示意图。
图2是图1所示的半导体装置的局部斜视示意图。
图3是表示图1及图2所示的半导体装置的变形例的局部斜视示意图。
图4是用于对本发明的实施方式1涉及的半导体装置的制造方法进行说明的流程图。
图5是用于对图4所示的半导体装置的制造方法进行说明的示意图。
图6是用于对图4所示的半导体装置的制造方法进行说明的示意图。
图7是用于对图4所示的半导体装置的制造方法进行说明的斜视示意图。
图8是本发明的实施方式2涉及的半导体装置的局部斜视示意图。
图9是表示图8所示的半导体装置的变形例的局部斜视示意图。
图10是本发明的实施方式3涉及的半导体装置的局部剖面示意图。
图11是图10所示的半导体装置的局部斜视示意图。
图12是本发明的实施方式4涉及的半导体装置的局部剖面示意图。
图13是表示图12所示的半导体装置的变形例的局部剖面示意图。
图14是本发明的实施方式5涉及的半导体装置的局部斜视示意图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行说明。在以下附图中，对相同或相当的部分标注相同的参照标号，不重复其说明。另外，包含图1在内，在以下的附图中各结构构件的尺寸关系有时与实际不同。并且，在说明书全文示出的结构要素的方式只是例示，并不限于这些记载。
实施方式1.
[半导体装置的结构]
图1是本发明的实施方式1涉及的半导体装置的局部剖面示意图。图2是图1所示的半导体装置的局部斜视示意图。图1示出以垂直于基座板4的方式将半导体装置切断时的剖面。就图1所示的半导体装置而言，以将基座板4的外周包围的方式，将外周壳体5粘接于搭载有半导体芯片3和具有导电图案1的绝缘板2的基座板4。沿着外周壳体5配置的外部连接端子6(以下，也称为端子6)的一端与导电图案1进行电连接。外周壳体5的内周侧被热固性的树脂层7封装。
图2示出沿着作为在外周壳体5形成的端子定位用凹部的引导部分5a而插入有端子6的状态。在图2中，作为端子6的一端的连接部分6a与导电图案1(参照图1)之上的任意的连接位置1a进行电连接。优选端子6的与导电图案连接的连接部分6a的形状如图2所示那样尽可能地宽，但鉴于连接的容易性，也可以设为图3所示的连接部分6c。
此处，图3是表示图1及图2所示的半导体装置的变形例的局部斜视示意图。在图3中，端子6的连接部分6c的宽度比图2所示的端子6的连接部分6a的宽度窄。即使采用这样的结构，也会经由端子6得到充分的散热效果。
[半导体装置的作用效果]
本公开所涉及的半导体装置具备：作为基体的基座板4；绝缘板2；作为导体层的导电图案1；作为半导体元件的半导体芯片3；外周壳体5；作为端子构件的外部连接端子6；以及树脂层7。绝缘板2配置于基座板4的表面之上。导电图案1形成在绝缘板2的表面。半导体芯片3与导电图案1连接。外周壳体5配置为将基座板4的外周包围。在外周壳体5形成多个作为凹部的引导部分5a。多个引导部分5a包含上端开口部5b，该上端开口部5b是在外周壳体5处在与基座板4侧相反侧的上端面开设的。在外周壳体5的内周面形成内周侧开口部5c，该内周侧开口部5c与上端开口部5b相连，从上端面侧向基座板4侧延伸并且与引导部分5a相连。在外周壳体5的周向，内周侧开口部5c的宽度比引导部分5a的宽度窄。外部连接端子6包含第1插入部16a、第1外侧端子部16b、以及第1连接端子部16c。第1插入部16a插入至多个引导部分5a中的第1引导部分5a。第1外侧端子部16b与第1插入部16a相连且经由第1引导部分5a的上端开口部5b延伸至外周壳体5的外侧。第1连接端子部16c与第1插入部16a相连且经由内周侧开口部5c延伸至导电图案1之上并且与导电图案1连接。树脂层7在被绝缘板2和外周壳体5包围的区域至少将半导体芯片3和第1连接端子部16c封装。
这样，通过将外部连接端子6配置于外周壳体5的多个引导部分5a中的任意位置，从而针对外部连接端子6的配置，能够扩大设计的自由度。另外，由于外部连接端子6的第1连接端子部16c与导电图案1连接，因此与经由导线等将外部连接端子6和导电图案1连接的情况相比能够减少散热性能的限制。因此，能够提高从外部连接端子6进行散热的散热性。另外，能够经由上端开口部5b将外部连接端子6的第1插入部16a插入至第1引导部分5a内，不额外需要外部连接端子6的弯曲加工等。另外，由于在将外部连接端子6的第1插入部16a插入至引导部分5a时，不需要使外周壳体5弹性变形的工序，因此作为外周壳体5的材料能够应用弹性体以外的材料。因此，外周壳体5的材料的选择的自由度大。这样，能够得到具有良好的散热性，设计的自由度高且低成本的半导体装置。
就上述半导体装置而言，在第1插入部16a和第1连接端子部16c的边界部形成切口部16d。在外周壳体5处，内周侧开口部5c的构成侧壁的部分的一部分配置于切口部16d的内侧。在该情况下，通过在切口部16d的内部配置外周壳体5的一部分，从而能够容易地相对于外周壳体5对外部连接端子6进行定位。这样，就上述半导体装置而言，外部连接端子6的散热性良好，成本低，能够选择各种外周壳体5的材料，能够灵活地应对外部连接端子6的各种端子配置。
另外，从不同的观点来说，在图1及图2所示的半导体装置的构造中，通过将外部连接端子6与导电图案1直接连接，从而在外部连接端子6产生的热量容易导热至基座板4，能够抑制端子发热。另外，如后述所示，由于在将外周壳体5向基座板4粘接后将外部连接端子6向引导部分5a插入，因此能够在制造时选择各种引脚布局。因此，能够灵活地应对半导体装置的各种引脚布局要求。
此处，在日本特开2008-252055号公报所示的现有构造中，需要在外部连接端子6和导电图案1之间连接键合线等导电材料，在连接键合线时需要使外部连接端子6已牢固地固定。但是，在本实施方式中由于没有这样的导电材料的连接工序，因此不需要牢固地固定外部连接端子6。并且，在日本特开2008-252055号公报、日本特开2009-21286号公报所公开的现有构造中，为了将外部连接端子6牢固地固定，采用将外部连接端子6向外周壳体5压入的方法、将外部连接端子6嵌入至使用了弹性构件的带有棘爪的外周壳体5等方法。在使用这样的方法的情况下，在将外部连接端子6压入至由刚性高的材料形成的外周壳体5时存在外部连接端子6破损、或外周壳体5破损的风险。在本实施方式中由于不需要这样的压入工序，因此即使是由刚性高的材料，例如PPS(Polyphenylene Sulfide)等材料成型的外周壳体5也能够使用，而没有破损的风险。另外，除了压入之外，为了牢固地固定外部连接端子6，还想到通过粘接材料等将外部连接端子6与外周壳体5粘接、或嵌入盖子而将外部连接端子6固定的方法。但是，在本实施方式中，由于不需要这样的工序、盖子等部件，因此能够使半导体装置低成本化。
[半导体装置的变形例的结构及作用效果]
在上述半导体装置中，作为基座板也可以使用一体型绝缘基座板，该一体型绝缘基座板具有绝缘板2和由铜等构成的基座板4成为一体的构造。即，就上述半导体装置而言，也可以使基座板4和绝缘板2成为一体。在该情况下，由于能够削减将基座板4和绝缘板2连接的工序，另外，部件的操作(handling)也变得容易，因此能够降低半导体装置的制造成本。此外，作为绝缘板2，使用的是环氧树脂等树脂绝缘物、氮化硅、氮化铝、以及氧化铝等陶瓷绝缘物。
[半导体装置的制造方法]
图4是用于对本发明的实施方式1涉及的半导体装置的制造方法进行说明的流程图。图5及图6是用于对图4所示的半导体装置的制造方法进行说明的示意图。图7是用于对图4所示的半导体装置的制造方法进行说明的斜视示意图。使用图4～图7，对本实施方式涉及的半导体装置的制造方法进行说明。
首先，实施将壳体粘接于图4所示的基座板的工序(S10)。在该工序(S10)中，如图5所示，准备形成有绝缘板2和导电图案1的基座板4，在该基座板4安装外周壳体5。外周壳体5和基座板4的连接可以使用粘结剂，也可以采用其它任意的连接方法。绝缘板2使用的是例如环氧树脂等树脂绝缘物、氮化硅、氮化铝、以及氧化铝等陶瓷绝缘物。在将外周壳体5向基座板4粘接的工序中，例如也可以在外周壳体5的缘部涂敷硅粘结剂等，与基座板4接合而粘接。
然后，实施将外部连接端子向引导部分插入的工序(S20)。在该工序(S20)中，如图5、图7所示，沿着预先在外周壳体5的外周设置的多个引导部分5a在任意位置设置外部连接端子6。即，在将外部连接端子6向半导体装置安装时，如图5所示，首先通过工序(S10)在形成有绝缘板2和导电图案1的基座板4之上安装外周壳体5，之后，将外部连接端子6插入至外周壳体5的规定的引导部分5a而固定。以外部连接端子6的连接部分6a位于导电图案1之上的方式对外部连接端子6进行定位。在从上部观察外周壳体5的情况下，如图6所示在外周壳体5外周部预先有规律地形成多个端子引导部分5a。
然后，实施将外部连接端子与导电图案连接的工序(S30)。在该工序(S30)中，将外部连接端子6的连接端子部16c，具体而言将连接端子部16c的顶端部即连接部分6a直接与导电图案1电连接。在该连接工序中，能够采用任意方法。例如，能够采用使用了焊料的接合方法、超声波接合法。
然后，实施通过热固性树脂进行封装的工序(S40)。在该工序(S40)中，通过准备热固性树脂并填充到外周壳体5的内侧以覆盖导电图案1，对该树脂进行加热、冷却而使其固化，从而形成树脂层7。如上所述，进行半导体装置的封装及外部连接端子6的固定。作为热固性树脂而使用例如环氧树脂。环氧树脂与硅凝胶等树脂相比，导热率高，密合力、固化时的强度优异。在作为封装材料的树脂层7使用了环氧树脂的情况下，根据上述特性而提高半导体芯片3周围的散热性、抑制过度的收缩，由此能够期待可靠性提高等优点。如上所述，能够得到图1等所示的半导体装置。
如果总结上述半导体装置的制造方法的特征结构，则在本公开涉及的半导体装置的制造方法中，实施准备层叠体的工序(S10)。层叠体包含基座板4、绝缘板2、作为导体层的导电图案1、以及作为半导体元件的半导体芯片3。绝缘板2配置于基座板4的表面之上。导电图案1形成在绝缘板2的表面。半导体芯片3与导电图案1连接。另外，在半导体装置的制造方法中，实施以将基体的外周包围的方式将外周壳体5与层叠体连接的工序(S10)。如图6等所示，在外周壳体5形成有多个作为凹部的引导部分5a。多个引导部分5a包含上端开口部5b，该上端开口部5b是在外周壳体5处在与基座板4侧相反侧的上端面开设的。在外周壳体5的内周面形成内周侧开口部5c，该内周侧开口部5c与上端开口部5b相连，从上端面侧向基座板4侧延伸并且与引导部分5a相连。在外周壳体5的周向，内周侧开口部5c的宽度比所述引导部分5a的宽度窄。在上述半导体装置的制造方法中，实施将作为端子构件的外部连接端子6从上端开口部5b插入至多个引导部分5a中的第1引导部分5a的工序(S20)。外部连接端子6包含第1插入部16a、第1外侧端子部16b、以及第1连接端子部16c。第1插入部16a插入至第1引导部分5a。第1外侧端子部16b与第1插入部16a相连且经由第1引导部分5a的上端开口部5b延伸至外周壳体5的外侧。第1连接端子部16c与第1插入部16a相连且经由内周侧开口部5c延伸至导电图案1之上。在半导体装置的制造方法中，实施将第1连接端子部16c与导电图案1连接的工序(S30)。然后，在半导体装置的制造方法中，实施形成树脂层7的工序(S40)，该树脂层7在被绝缘板2和外周壳体5包围的区域至少将半导体芯片3和第1连接端子部16c封装。这样，能够得到本公开涉及的半导体装置。
实施方式2.
[半导体装置的结构]
图8是本发明的实施方式2涉及的半导体装置的局部斜视示意图。图9是表示图8所示的半导体装置的变形例的局部斜视示意图。
图8所示的半导体装置基本具备与图1及图2所示的半导体装置相同的结构，但外部连接端子6的形状与图1所示的半导体装置不同。即，就图8所示的半导体装置而言，如图8所示为了提高散热性，作为插入至外周壳体5的2个相邻的引导部分5a处的端子，使用在外周壳体5的内侧多个插入部16a在连接端子部16c处被连结起来的端子。在外周壳体5的引导部分5a的上部，该端子进行了分支。在该情况下，与将对应于多个引导部分5a的每一个而独立的外部连接端子6排列配置的情况相比，散热区域变宽，外部连接端子6的散热性提高。
另外，如图8所示，优选外部连接端子6和导电图案1的接合部位6d宽。但是，从外部连接端子6产生的热量不仅从导电图案1而且也通过作为封装剂的树脂层7散热。因此，如图9所示的半导体装置那样，也可以使用具有分为多个部位的接合部位6e的外部连接端子6。在该情况下也会得到充分的提高散热性的效果。例如，也可以是仅在要求高散热性的部位使用图8、图9所示的连结端子即外部连接端子6，其它部位使用对应于每个引导部分5a而独立的外部连接端子6。
[半导体装置的作用效果]
就上述半导体装置而言，如图8及图9所示，多个引导部分5a包含与第1引导部分5a相邻的第2引导部分5a。例如，在图8及图9中，从右侧起排列有第1引导部分5a及第2引导部分5a。外部连接端子6包含第2插入部16a、以及第2外侧端子部16b。第2插入部16a插入至第2引导部分5a。第2外侧端子部16b与第2插入部16a相连且经由第2引导部分5a的上端开口部5b延伸至外周壳体5的外侧。第1连接端子部16c构成为延伸至与第2插入部16a相邻的位置并且与第2插入部16a相连。
在该情况下，由于第1连接端子部16c以能够与第1插入部16a和第2插入部16a这两者连接的方式形成得宽，因此能够提高外部连接端子6的散热性。另外，与在第1引导部分5a和第2引导部分5a分别插入独立的外部连接端子6相比，由于将1个外部连接端子6固定于第1及第2引导部分5a，因此能够简化半导体装置的制造工序，能够使组装性提高。
实施方式3.
[半导体装置的结构]
图10是本发明的实施方式3涉及的半导体装置的局部剖面示意图。图11是图10所示的半导体装置的局部斜视示意图。图10及图11所示的半导体装置基本具备与图1及图2所示的半导体装置相同的结构，但外部连接端子6的形状及外周壳体5的形状与图1所示的半导体装置不同。即，就图10及图11所示的半导体装置而言，预先在外周壳体5形成有斜面。另外，外部连接端子6配置为沿着该斜面，具有直线地延伸至导电图案1这样的端子构造。
[半导体装置的作用效果]
就上述半导体装置而言，第1连接端子部16c包含相对于导电图案1的表面倾斜的倾斜部。在该情况下，就外部连接端子6的第1连接端子部16c而言，与相对于导电图案1的表面平行的部分和垂直的部分通过弯曲部连接的结构的情况相比，能够将第1连接端子部16c的电流路径长度缩短。因此，能够降低外部连接端子6的电感。
实施方式4.
[半导体装置的结构]
图12是本发明的实施方式4涉及的半导体装置的局部剖面示意图。图12所示的半导体装置基本具备与图1所示的半导体装置相同的结构，但外部连接端子6和导电图案1的连接部的结构不同。即，就图12所示的半导体装置而言，在将外部连接端子6和导电图案1连接时，在将外部连接端子6以与导电图案1接触的方式进行配置后从外部连接端子6的上部使用工具对外部连接端子6施加了超声波振动。通过由该超声波振动产生的摩擦热，外部连接端子6和导电图案1通过热焊接部11而电接合。由于在该超声波振动接合中，不需要加热及冷却的工序，因此能够简化半导体装置的制造工序。
图13是表示图12所示的半导体装置的变形例的局部剖面示意图。图13所示的半导体装置基本具备与图12所示的半导体装置相同的结构，但外部连接端子6和导电图案1的连接部的结构不同。即，就图13所示的半导体装置而言，通过焊料21将外部连接端子6和导电图案1连接。这样的连接构造是例如通过下述这样的工序形成的。首先，将焊料设置或涂敷于外部连接端子6之上，然后，将该外部连接端子6配置于导电图案1之上。随后，针对该构造加热至超过焊料的熔点的温度，然后进行冷却，从而能够得到图13所示的构造。
[半导体装置的作用效果]
就图12所示的上述半导体装置而言，第1连接端子部16c经由作为超声波接合部的热焊接部11与导电图案1连接。在该情况下，由于使用超声波接合法将第1连接端子部16c与导电图案1连接，所以不需要诸如预先将焊料等接合材料配置于第1连接端子部16c这样的工序，因此能够简化半导体装置的制造工序。
就图13所示的上述半导体装置而言，使用焊料21将第1连接端子部16c与导电图案1连接。在该情况下，能够经由焊料21将第1连接端子部16c和导电图案1可靠地连接。因此，能够使半导体装置的可靠性提高。
实施方式5.
[半导体装置的结构]
图14是本发明的实施方式5涉及的半导体装置的局部斜视示意图。图14所示的半导体装置基本具备与图1及图2所示的半导体装置相同的结构，但外部连接端子6的形状与图1所示的半导体装置不同。即，就图14所示的半导体装置而言，使用的是外部连接端子6的外部连接部分即外侧端子部16b呈压脚(press foot)形状的端子。压脚形状是如图14那样的外侧端子部16b具有空隙区域的构造，是通过以空隙部分为中心将端子弯曲而使延伸方向上的长度能够伸缩的构造。作为压脚形状的例子，既可以是如图14那样的环状的构造，也可以是盘簧形状，还可以形成能够弹性变形的弯曲部。
[半导体装置的作用效果]
就上述半导体装置而言，第1外侧端子部16b包含使第1外侧端子部16b的延伸方向上的长度可变的弹性变形部即压脚形状。在该情况下，在第1外侧端子部16b与外部电极等连接时，通过以将该第1外侧端子部16b按压于外部电极的方式配置半导体装置，从而能够使第1外侧端子部16b可靠地与外部电极接触。其结果，能够提高外部连接端子6和外部电极的电连接的可靠性。另外，无需进行焊接等处理就能够将从外部连接端子6的上部配置的控制基板等的电极与外部连接端子6连接。由此，提高外部连接端子6的便利性。
针对本发明的实施方式进行了说明，但应当认为本次公开的实施方式在所有方面都是例示，并不是限制性的内容。本发明的范围由权利要求书表示，意在包含与权利要求书等同的含义以及范围内的全部变更。

Claims (9)

1.一种半导体装置，其具备：
基体；
绝缘板，其配置于所述基体的表面之上；
导体层，其形成于所述绝缘板的表面；
半导体元件，其与所述导体层连接；以及
外周壳体，其配置为将所述基体的外周包围，
在所述外周壳体形成多个凹部，
所述多个凹部包含上端开口部，该上端开口部是在所述外周壳体处在与所述基体侧相反侧的上端面开设的，
在所述外周壳体的内周面形成内周侧开口部，该内周侧开口部与所述上端开口部相连，从所述上端面侧向所述基体侧延伸并且与所述凹部相连，
在所述外周壳体的周向，所述内周侧开口部的宽度比所述凹部的宽度窄，
该半导体装置具备端子构件和树脂层，
该端子构件包含：第1插入部，其插入至所述多个凹部中的第1凹部；第1外侧端子部，其与所述第1插入部相连且经由所述第1凹部的所述上端开口部延伸至所述外周壳体的外侧；以及第1连接端子部，其与所述第1插入部相连，经由所述内周侧开口部延伸至所述导体层之上并且与所述导体层连接，
该树脂层在被所述绝缘板和所述外周壳体包围的区域至少将所述半导体元件和所述第1连接端子部封装，
所述端子构件在所述第1插入部和所述第1连接端子部的边界部包含切口部，
所述切口部具有：锥形部分，随着从所述第1连接端子部靠近所述内周侧开口部，该锥形部分从比所述内周侧开口部的宽度宽变得比所述内周侧开口部的宽度窄；以及窄幅部分，其设置于所述锥形部分和所述第1插入部之间，比所述内周侧开口部的宽度窄，
所述第1连接端子部是使用焊料与所述导体层连接的。
2.根据权利要求1所述的半导体装置，其中，
所述基体和所述绝缘板成为一体。
3.根据权利要求1或2所述的半导体装置，其中，
所述多个凹部包含与所述第1凹部相邻的第2凹部，
所述端子构件包含：第2插入部，其插入至所述第2凹部；以及第2外侧端子部，其与所述第2插入部相连且经由所述第2凹部的所述上端开口部延伸至所述外周壳体的外侧，
所述第1连接端子部构成为延伸至与所述第2插入部相邻的位置并且与所述第2插入部相连。
4.根据权利要求1或2所述的半导体装置，其中，
所述第1连接端子部包含相对于所述导体层的表面倾斜的倾斜部。
5.根据权利要求3所述的半导体装置，其中，
所述第1连接端子部包含相对于所述导体层的表面倾斜的倾斜部。
6.根据权利要求1或2所述的半导体装置，其中，
所述第1外侧端子部包含弹性变形部，该弹性变形部使所述第1外侧端子部的延伸方向上的长度可变。
7.根据权利要求3所述的半导体装置，其中，
所述第1外侧端子部包含弹性变形部，该弹性变形部使所述第1外侧端子部的延伸方向上的长度可变。
8.根据权利要求1或2所述的半导体装置，其中，
所述第1连接端子部经由超声波接合部与所述导体层连接。
9.一种半导体装置的制造方法，其具备下述工序：
准备层叠体的工序，该层叠体包含基体、绝缘板、导体层、以及半导体元件，该绝缘板配置于所述基体的表面之上，该导体层形成在所述绝缘板的表面，该半导体元件与所述导体层连接；以及
以将所述基体的外周包围的方式将外周壳体与所述层叠体连接的工序，
在所述外周壳体形成多个凹部，
所述多个凹部包含上端开口部，该上端开口部是在所述外周壳体处在与所述基体侧相反侧的上端面开设的，
在所述外周壳体的内周面形成内周侧开口部，该内周侧开口部与所述上端开口部相连，从所述上端面侧向所述基体侧延伸并且与所述凹部相连，
在所述外周壳体的周向，所述内周侧开口部的宽度比所述凹部的宽度窄，
该半导体装置的制造方法具备从所述上端开口部将端子构件插入至所述多个凹部中的第1凹部的工序，
所述端子构件包含：第1插入部，其插入至所述第1凹部；第1外侧端子部，其与所述第1插入部相连且经由所述第1凹部的所述上端开口部延伸至所述外周壳体的外侧；以及第1连接端子部，其与所述第1插入部相连且经由所述内周侧开口部延伸至所述导体层之上，
并且，所述端子构件在所述第1插入部和所述第1连接端子部的边界部包含切口部，
所述切口部具有：锥形部分，随着从所述第1连接端子部靠近所述内周侧开口部，该锥形部分从比所述内周侧开口部的宽度宽变得比所述内周侧开口部的宽度窄；以及窄幅部分，其设置于所述锥形部分和所述第1插入部之间，比所述内周侧开口部的宽度窄，
该半导体装置的制造方法具备：
将所述第1连接端子部与所述导体层连接的工序；以及
形成树脂层的工序，该树脂层在被所述绝缘板和所述外周壳体包围的区域至少将所述半导体元件和所述第1连接端子部封装。
CN201810053857.8A 2017-01-19 2018-01-19 半导体装置及其制造方法 Active CN108336057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017007666A JP6755197B2 (ja) 2017-01-19 2017-01-19 半導体装置およびその製造方法
JP2017-007666 2017-01-19

Publications (2)

Publication Number Publication Date
CN108336057A CN108336057A (zh) 2018-07-27
CN108336057B true CN108336057B (zh) 2022-01-28

Family

ID=62716859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810053857.8A Active CN108336057B (zh) 2017-01-19 2018-01-19 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10319661B2 (zh)
JP (1) JP6755197B2 (zh)
CN (1) CN108336057B (zh)
DE (1) DE102017221427B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
JP7479310B2 (ja) * 2021-01-20 2024-05-08 三菱電機株式会社 半導体モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
US20140167242A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
CN106158761A (zh) * 2015-05-15 2016-11-23 三菱电机株式会社 电力用半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334070A (ja) * 1993-05-27 1994-12-02 Sanyo Electric Co Ltd 混成集積回路装置
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JP5041798B2 (ja) * 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置
JP2009130007A (ja) * 2007-11-21 2009-06-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4894784B2 (ja) * 2008-02-27 2012-03-14 三菱電機株式会社 半導体装置とその製造方法
JP5211364B2 (ja) 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
WO2011149017A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 半導体モジュール基板および半導体モジュール
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US9136193B2 (en) * 2012-02-13 2015-09-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the same
JP5935374B2 (ja) 2012-02-17 2016-06-15 富士電機株式会社 半導体モジュールの製造方法
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
JP6057016B2 (ja) * 2014-03-19 2017-01-11 富士電機株式会社 半導体装置及びその製造方法
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
JP6541593B2 (ja) * 2015-05-15 2019-07-10 三菱電機株式会社 電力用半導体装置
JP6625044B2 (ja) 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261966A (zh) * 2007-03-08 2008-09-10 富士电机电子设备技术株式会社 半导体装置及其制造方法
US20140167242A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
CN106158761A (zh) * 2015-05-15 2016-11-23 三菱电机株式会社 电力用半导体装置

Also Published As

Publication number Publication date
US10319661B2 (en) 2019-06-11
CN108336057A (zh) 2018-07-27
DE102017221427A1 (de) 2018-07-19
US20180204782A1 (en) 2018-07-19
JP6755197B2 (ja) 2020-09-16
JP2018117071A (ja) 2018-07-26
DE102017221427B4 (de) 2022-08-25

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP5171777B2 (ja) 電力用半導体装置
US20140029201A1 (en) Power package module and manufacturing method thereof
US20140167237A1 (en) Power module package
CN109599372B (zh) 半导体装置
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
CN108336057B (zh) 半导体装置及其制造方法
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP4967701B2 (ja) 電力半導体装置
CN110914975B (zh) 功率半导体模块
JP2015026820A (ja) 電子装置
JP6666048B2 (ja) 回路基板装置
CN108735614B (zh) 半导体装置及半导体装置的制造方法
CN112750801B (zh) 功率半导体装置
JP2017092388A (ja) 半導体装置および半導体装置の製造方法
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
CN108257940B (zh) 半导体装置及其制造方法
JP6928129B2 (ja) 電力変換装置
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2009277959A (ja) 半導体装置及びその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2023157585A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment