[go: up one dir, main page]

CN108305881B - 阵列基板及其制造方法、显示面板、显示装置 - Google Patents

阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN108305881B
CN108305881B CN201810247221.7A CN201810247221A CN108305881B CN 108305881 B CN108305881 B CN 108305881B CN 201810247221 A CN201810247221 A CN 201810247221A CN 108305881 B CN108305881 B CN 108305881B
Authority
CN
China
Prior art keywords
array substrate
interlayer dielectric
data line
dielectric layer
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810247221.7A
Other languages
English (en)
Other versions
CN108305881A (zh
Inventor
于亚楠
徐敬义
任艳伟
赵欣
王晓康
王跃林
张慧杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810247221.7A priority Critical patent/CN108305881B/zh
Publication of CN108305881A publication Critical patent/CN108305881A/zh
Priority to US16/621,325 priority patent/US11145682B2/en
Priority to PCT/CN2019/077903 priority patent/WO2019179339A1/zh
Application granted granted Critical
Publication of CN108305881B publication Critical patent/CN108305881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种阵列基板，包括层间介质层，所述层间介质层包含第一部分和第二部分，所述第一部分的厚度大于所述第二部分的厚度；所述第一部分位于所述阵列基板扇出区的外边缘区域的正投影中，所述第二部分位于所述阵列基板扇出区的正投影中。本发明还公开了一种阵列基板制作方法、显示面板和显示装置。本发明提的阵列基板及其制造方法、显示面板、显示装置的一个实施例，可提升产品良率。

Description

阵列基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制造方法、显示面板、显示装置。
背景技术
随着显示技术的发展，现有技术中的窄边框技术已经成为现有显示技术的主要发展方向。然而随着产品边框逐渐变窄，则要求在阵列基板上布线更细且更密，当窄边框产品在源漏(SD)层进行布线时，扇出(fanout)区的数据线的关键尺寸(Critical Dimension，简称CD)和间距(Space)均较小，容易出现线路弱连接甚至断开的情况，发生开路(Open)、显示暗线等不良，从而造成一定的良率损失。
在阵列基板的源漏层上制备数据线引线时，通常利用等离子气相沉积(PECVD)技术对源漏层进行干法刻蚀，经图案化后形成数据线引线。但是在靠近阵列基板边缘的区域通常不需要形成数据线引线，等离子体在轰击此边缘区域的源漏层时容易进一步影响到靠近此边缘区域的需要保留的数据线，造成靠近阵列基板边缘区域的数据线过细，进而出现数据线易断裂的问题。
发明内容
有鉴于此，本发明实施例的目的之一在于提出一种阵列基板及其制造方法、显示面板、显示装置，可提升产品良率。
基于上述目的，本发明实施例的第一个方面，提供了一种阵列基板，包括层间介质层，所述层间介质层包含第一部分和第二部分，所述第一部分的厚度大于所述第二部分的厚度；所述第一部分位于所述阵列基板的扇出区的外边缘区域中，所述第二部分位于所述阵列基板的扇出区中。
可选的，所述的阵列基板，还包括数据线引线，所述数据线引线形成在所述层间介质层的第二部分之上。
可选的，所述数据线引线包括有效走线和空白走线，所述空白走线位于所述有效走线和所述第一部分之间。
可选的，所述第一部分和所述空白走线之间的间距，与所述数据线引线之间的间距相等。
可选的，所述第一部分和所述空白走线之间的间距范围为2.0μm～2.5μm。
可选的，所述第一部分和第二部分的厚度差不小于所述数据线引线的厚度。
本发明实施例的第二个方面，提供了一种阵列基板制造方法，包括：制备层间介质层的过程，其中，所述层间介质层包括第一部分和第二部分，所述第一部分的厚度大于所述第二部分的厚度；将所述第一部分设置在所述阵列基板的扇出区的外边缘区域中，所述第二部分设置于所述阵列基板的扇出区中。
可选的，制备所述层间介质层的过程包括：
形成层间介质薄膜；
利用半色调掩膜版，通过构图工艺，形成所述层间介质层。
可选的，所述的方法还包括：
在所述层间介质层上形成数据线引线，所述数据线引线包括有效走线和空白走线，将所述空白走线设置在所述有效走线和所述第一部分之间。
本发明实施例的第三个方面，提供了一种显示面板，包括如上任一项所述的阵列基板。
本发明实施例的第四个方面，提供了一种显示装置，包括如前所述的显示面板。
从上面所述可以看出，本发明实施例提供的阵列基板及其制造方法、显示面板、显示装置，通过将层间介质层的第一部分的厚度设置成大于第二部分的厚度，在层间介质层上继续形成的金属材料层(用于制备数据线)，位于第一部分之上的金属材料层也能形成得较高，位于第二部分之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线的过程中，由于靠近所述阵列基板边缘的层间介质层的第一部分设置的较高，当等离子体轰击金属材料时，能避免第一部分弹出的等离子体在水平方向溅射，使得靠近第一部分的数据线过细，进而造成断线等问题。
附图说明
图1为本发明提供的阵列基板的一个实施例的结构示意图；
图2为本发明提供的阵列基板的一个实施例的扇出区的区域分布示意图；
图3为本发明提供的阵列基板的另一个实施例的结构示意图；
图4为本发明提供的阵列基板的又一个实施例的结构示意图；
图5为本发明提供的阵列基板的又一个实施例的结构示意图；
图6为本发明提供的阵列基板制造方法的一个实施例的流程示意图；
图7为本发明提供的阵列基板制造方法的另一个实施例的流程示意图；
图8a为本发明提供的阵列基板制造方法实施例中形成层间介质薄膜后的阵列基板结构示意图；
图8b为本发明提供的阵列基板制造方法实施例中形成层间介质层后的阵列基板结构示意图；
图8c为本发明提供的阵列基板制造方法实施例中形成金属材料层后的阵列基板结构示意图；
图8d为本发明提供的阵列基板制造方法实施例中曝光光刻胶层时的阵列基板结构示意图；
图8e为本发明提供的阵列基板制造方法实施例中显影光刻胶层后的阵列基板结构示意图；
图8f为本发明提供的阵列基板制造方法实施例中刻蚀金属材料层形成数据线引线后的阵列基板结构示意图；
图8g为本发明提供的阵列基板制造方法实施例中去除光刻胶后的阵列基板结构示意图；
图8h为本发明提供的阵列基板制造方法实施例中形成平坦层后的阵列基板结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种阵列基板的一个实施例，可提升产品良率。如图1所示，为本发明提供的阵列基板的一个实施例的结构示意图。
所述阵列基板，包括层间介质层10，所述层间介质层10包含第一部分101和第二部分102，所述第一部分101的厚度大于第二部分102的厚度。所述第一部分101位于所述阵列基板的扇出区的外边缘区域101’中(参考图2所示)。所述第二部分102位于所述阵列基板的扇出区(走线区域)102’中。可选的，这里所指的扇出区的外边缘区域101’，是指阵列基板的扇出区的靠近阵列基板外侧的边缘区域；可选的，所述扇出区102’可以是所述阵列基板的扇出区。
需要说明的是，通常情况下，一个阵列基板中仅包含一个扇出区，但并不代表该方案仅能适用于仅有一个扇出区的阵列基板。可以知道，当阵列基板中存在两个扇出区时，也存在同样的技术问题，此时，该方案则可同时适用于两个扇出区中。当然多个扇出区同理，在此不再赘述。
可选的，图1中所示的层级结构是阵列基板通常会具有的层级结构，所述层级结构可包括遮光层(Light Shield，简称LS)40、栅绝缘层(GI)50、栅极层60、层间介质层10等。在此需要说明的是，所述阵列基板的层级结构不限于前述的层级结构，也可以根据需要增加其他的层(图中未示出)，例如衬底基板、有源层、源漏极层、平坦化层等，或者根据需要选择其中的任意一层或多层。并且，排列顺序也不限于图1所示的排列顺序，因此不应把保护范围限制在本发明实施例实际给出的层级结构之上。
从上述实施例可以看出，本发明实施例提供的阵列基板，通过将层间介质层10的第一部分101的厚度设置成大于第二部分102的厚度，在层间介质层10上继续形成的金属材料层(用于制备数据线引线)，位于第一部分101之上的金属材料层也能形成得较高，位于第二部分102之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。在此需要说明的是，干法刻蚀是指PECVD进行辉光放电，电离特定气体产生等离子体并轰击目标靶材，使金属或非金属材料脱离靶材形成所需图案的一种工艺。
需要说明的是，图1所示为扇出区对应的阵列基板结构示意图。所述阵列基板的其他部分的结构可参照现有技术中的结构，在此不再赘述。
本发明实施例还提出了一种阵列基板的另一个实施例，可提升产品良率。如图3所示，为本发明提供的阵列基板的另一个实施例的结构示意图。
所述阵列基板，包括层间介质层10，所述层间介质层10包含第一部分101和第二部分102，所述第一部分101的厚度大于所述第二部分102的厚度。所述第一部分101位于所述阵列基板的扇出区的外边缘区域101’中(参考图2所示)。所述第二部分102位于所述阵列基板的扇出区(走线区域)102’中(参考图2所示)。可选的，这里所指的扇出区的外边缘区域101’，是指阵列基板的扇出区的靠近阵列基板外侧的边缘区域；可选的，所述扇出区102’可以是所述阵列基板的扇出区。
需要说明的是，通常情况下，一个阵列基板中仅包含一个扇出区，但并不代表该方案仅能适用于仅有一个扇出区的阵列基板。可以知道，当阵列基板中存在两个扇出区时，也可能存在同样的技术问题，此时，该方案则可同时适用于两个扇出区中。当然多个扇出区同理，在此不再赘述。
如图3所示，所述阵列基板还包括数据线引线20，所述数据线引线20形成在所述层间介质层10的第二部分102上，能有效利用边缘高的层间介质层(ILD)10的阻挡保护边缘的数据线引线不出现过刻现象，从而当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射到第二部分102，使得靠近第一部分101的数据线引线(例如数据线引线202)过细，进而造成断线等问题。
可选的，所述第一部分101和第二部分102的厚度差大于所述数据线引线20的厚度，从而能够较好地防止等离子体在水平方向溅射到第二部分102中，进而防止造成数据线引线过细。
可选的，图4示出了所述阵列基板的又一实施例，其中，所述数据线引线20包括有效走线202、203和空白走线201，所述空白走线201位于所述有效走线202和所述第一部分101之间，空白走线201(Dummy SD)不工作，能进一步阻挡干法刻蚀时等离子体影响工作的有效走线202和203。
可选的，处于扇出区的所述数据线引线20中的有效走线202、203和空白走线201的宽度一致；在不增加工艺复杂度的情况下能够起到更好的阻挡作用。
可选的，图3中所示的层级结构是阵列基板通常会具有的层级结构，所述层级结构可包括遮光层(Light Shield，简称LS)40、栅绝缘层(GI)50、栅极层60、层间介质层10等。在此需要说明的是，所述阵列基板的层级结构不限于前述的层级结构，也可以根据需要增加其他的层(图中未示出)，例如衬底基板、有源层、源漏极层、平坦化层等，或者根据需要选择其中的任意一层或多层。并且，排列顺序也不限于图3所示的排列顺序，因此不应把保护范围限制在本发明实施例实际给出的层级结构之上。
从上述实施例可以看出，本发明实施例提供的阵列基板，通过将层间介质层10的第一部分101的厚度设置成大于第二部分102的厚度，在层间介质层10上继续形成的金属材料层(用于制备数据线引线)，位于第一部分101之上的金属材料层也能形成得较高，位于第二部分102之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。
需要说明的是，图3所示为扇出区对应的阵列基板结构示意图。所述阵列基板的其他部分的结构可参照现有技术中的结构，在此不再赘述。
本发明实施例还提出了一种阵列基板的又一个实施例，可提升产品良率。如图5所示，为本发明提供的阵列基板的又一个实施例的结构示意图。
所述阵列基板，包括层间介质层10，所述层间介质层10包含第一部分101和第二部分102，所述第一部分101的厚度大于所述第二部分102的厚度。所述第一部分101位于所述阵列基板的扇出区的外边缘区域101’中(参考图2所示)。所述第二部分102位于所述阵列基板的扇出区(走线区域)102’中(参考图2所示)。可选的，这里所指的扇出区的外边缘区域101’，是指所述阵列基板的扇出区的靠近阵列基板外侧的边缘区域；可选的，所述扇出区102’可以是指所述阵列基板的扇出区。
需要说明的是，通常情况下，一个阵列基板中仅包含一个扇出区，但并不代表该方案仅能适用于仅有一个扇出区的阵列基板。可以知道，当阵列基板中存在两个扇出区时，也可能存在同样的技术问题，此时，该方案则可同时适用于两个扇出区中。当然多个扇出区同理，在此不再赘述。
所述阵列基板还包括数据线引线20，所述数据线引线20形成在所述层间介质层10的第二部分102上，能有效利用边缘高的层间介质层(ILD)10的阻挡保护边缘的数据线引线不出现过刻现象，从而当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射到第二部分102，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。
如图5所示，所述数据线引线20上形成有平坦层30；这样，通过平坦层填平阵列基板，使得所述层间介质层增厚的区域不对阵列基板的平坦度产生影响。
可选的，图5中所示的层级结构是阵列基板通常会具有的层级结构，所述层级结构可包括遮光层(Light Shield，简称LS)40、栅绝缘层(GI)50、栅极层60、层间介质层10等。在此需要说明的是，所述阵列基板的层级结构不限于前述的层级结构，也可以根据需要增加其他的层(图中未示出)，例如衬底基板、有源层、源漏极层、平坦化层等，或者根据需要选择其中的任意一层或多层。并且，排列顺序也不限于图5所示的排列顺序，因此不应把保护范围限制在本发明实施例实际给出的层级结构之上。
从上述实施例可以看出，本发明实施例提供的阵列基板，通过将层间介质层10的第一部分101的厚度设置成大于第二部分102的厚度，在层间介质层10上继续形成的金属材料层(用于制备数据线引线)，位于第一部分101之上的金属材料层也能形成得较高，位于第二部分102之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。
需要说明的是，图5所示为扇出区对应的阵列基板结构示意图。所述阵列基板的其他部分的结构可参照现有技术中的结构，在此不再赘述。
可选的，在上述任意实施例中，所述第一部分101和与其相邻的数据线引线20(例如Dummy SD)之间的间距，与相邻数据线引线20之间的间距相等，使得所述第一部分101和与其相邻的数据线引线20之间可以模拟扇出区内部数据线引线的排布结构，从而达到最佳的阻挡效果。
可选的，所述第一部分101和与其相邻的数据线引线20之间的间距范围为2.0μm～2.5μm。
可选的，在上述任意实施例中，所述第一部分101的宽度范围可以为2.5μm～20μm，从而能够更为有效避免因曝光过量导致的Dummy SD及相邻SD线过细问题，并且在干法刻蚀过程中能有效避免由于粒子反弹导致的过刻现象。
较佳的，在上述任意实施例中，所述第一部分101的宽度为2.5μm。由于有效走线的宽度通常为2.5μm左右，因此这样能够将Dummy SD的周围结构模拟为内部的有效走线的周围结构，从而能够在扇出区中得到均一性较好的Dummy SD及SD线。
本发明实施例的第二个方面，提出了一种阵列基板制造方法的一个实施例，可提升产品良率。如图6所示，为本发明提供的阵列基板制造方法的一个实施例的流程示意图。
所述阵列基板制造方法，包括：
步骤901：制备层间介质层10的过程(参考附图8b)；其中，所述层间介质层10包括第一部分101和第二部分102，所述第一部分101的厚度大于所述第二部分102的厚度；将所述第一部分101设置在所述阵列基板的扇出区的外边缘区域101’中(参考图2所示)，所述第二部分102设置在所述阵列基板的扇出区(走线区域)102’中(参考图2所示)。
可选的，所述阵列基板的层级结构可以是通常会具有的层级结构，参考图1所示，所述层级结构可包括遮光层(Light Shield，简称LS)40、栅绝缘层(GI)50、栅极层60、层间介质层10等。在此需要说明的是，所述阵列基板的层级结构不限于前述的层级结构，也可以根据需要增加其他的层(图中未示出)，例如衬底基板、有源层、源漏极层、平坦化层等，或者根据需要选择其中的任意一层或多层。并且，排列顺序也不限于图1所示的排列顺序，因此不应把保护范围限制在本发明实施例实际给出的层级结构之上。
从上述实施例可以看出，本发明实施例提供的阵列基板制造方法，通过将层间介质层10的第一部分101的厚度设置成大于第二部分102的厚度，在层间介质层10上继续形成的金属材料层(用于制备数据线引线)，位于第一部分101之上的金属材料层也能形成得较高，位于第二部分102之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。
本发明实施例还提出了一种阵列基板制造方法的另一个实施例，可提升产品良率。如图7所示，为本发明提供的阵列基板制造方法的另一个实施例的流程示意图。
所述阵列基板制造方法，包括：
步骤1001：参考图8a，形成层间介质薄膜11。
步骤1002：利用半色调掩膜版(Halftone Mask)，通过构图工艺，形成层间介质层10(参考附图8b)；其中，所述层间介质层10包括第一部分101和第二部分102，所述第一部分101的厚度大于所述第二部分102的厚度；所述第一部分101处于所述阵列基板的扇出区的外边缘区域101’中(参考图2所示)，所述第二部分102处于所述阵列基板的扇出区(走线区域)102’中(参考图2所示)。通过半色调掩膜版形成所述层间介质层，能够简化工艺且一致性较好。
可选的，所述阵列基板制造方法，还可包括：
步骤1003：参考图8g，在所述层间介质层10上形成数据线引线20，所述数据线引线20包括有效走线和空白走线，将所述空白走线设置在所述有效走线和所述第一部分之间，由于空白走线Dummy SD不工作，使得其能进一步阻挡干法刻蚀时等离子体影响工作的有效走线。
较佳的，采用上述方法制作得到的数据线引线20，其中的有效走线202、203和空白走线201的宽度相等，使得有效走线202、203和空白走线201均能更好地实现其功能。
可选的，在所述层间介质层10上形成数据线引线20可采用以下步骤实现：
形成金属材料薄膜21(参考图8c)，通过构图工艺形成包括数据线引线201、202、203的图案(参考图8g)。
可选的，形成所述金属材料薄膜21通常可采用沉积、涂敷、溅射等多种方式中的一种或多种。
适用于经典mask过程的构图工艺通常可包括光刻胶涂敷以形成光刻胶层70、利用掩膜版80进行曝光(参考图8d)、显影形成作为抗蚀层的光刻胶701、702、703(参考图8e)、刻蚀金属材料薄膜21以形成数据线引线201、202、203(参考图8f)、光刻胶剥离(参考图8g)等工艺。
有时候也不需要传统的构图工艺即可制作图案，比如利用离地剥离技术等。此外，在一些情况下，还存在无需采用mask即能完成构图的情况，比如可以为打印、印刷等更多其他的构图方式。也就是说，只要可以形成所需的图案的工艺都可以称为构图工艺。
可选的，所述阵列基板制造方法，还可包括：
步骤1004：参考图8h，在所述数据线引线20上形成平坦层30；通过平坦层填平阵列基板，使得所述层间介质层增厚的区域不对阵列基板的平坦度产生影响。
从上述实施例可以看出，本发明实施例提供的阵列基板制造方法，通过将层间介质层10的第一部分101的厚度设置成大于第二部分102的厚度，在层间介质层10上继续形成的金属材料层(用于制备数据线引线)，位于第一部分101之上的金属材料层也能形成得较高，位于第二部分102之上的金属材料层会相应较低。当采用等离子化学气相沉积(PECVD)工艺对所述金属材料层进行干法刻蚀，经图案化制作数据线引线的过程中，由于靠近所述阵列基板边缘的层间介质层10的第一部分101设置的较高，当等离子体轰击金属材料时，能避免第一部分101弹出的等离子体在水平方向溅射，使得靠近第一部分101的数据线引线过细，进而造成断线等问题。在此需要说明的是，干法刻蚀是指PECVD进行辉光放电，电离特定气体产生等离子体并轰击目标靶材，使金属或非金属材料脱离靶材形成所需图案的一种工艺。
需要说明的是，在必要的情况下，前述步骤中所描述的阵列基板制造方法的步骤可能还包括制作其他层的步骤，本发明实施例中仅仅是给出示例，并不代表在本发明的阵列基板实施例中排除其他必要层结构。
本发明实施例的第三个方面，提出了一种显示面板的一个实施例，可提升产品良率。
所述显示面板，包括如上任一实施例所述的阵列基板。
本发明实施例的第四个方面，提出了一种显示装置的一个实施例，可提升产品良率。
所述显示装置，包括如前所述显示面板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，上述形成层的操作，包括但不仅限于(化学相、物理相)沉积成膜、(磁控)溅射成膜，并且本领域技术人员可以理解，在形成每个层之后，可以根据需要在其上进一步形成相应的图案，本发明对此不再赘述。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种阵列基板，包括层间介质层和数据线引线，所述层间介质层包含第一部分和第二部分，所述第一部分的厚度大于所述第二部分的厚度，所述数据线引线形成在所述层间介质层的第二部分之上；所述第一部分位于所述阵列基板的扇出区的外边缘区域中，所述第二部分位于所述阵列基板的扇出区中；所述数据线引线是采用等离子化学气相沉积制作的，所述第一部分用于减小等离子体在水平方向溅射对所述数据线引线产生的影响；所述数据线引线包括有效走线和空白走线，所述空白走线位于所述有效走线和所述第一部分之间；所述第一部分和所述空白走线之间的间距范围为2.0μm～2.5μm，所述第一部分的宽度与所述有效走线的宽度相等。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一部分和所述空白走线之间的间距，与所述数据线引线之间的间距相等。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一部分和第二部分的厚度差不小于所述数据线引线的厚度。
4.一种阵列基板制造方法，其特征在于，包括：制备层间介质层的过程，其中，所述层间介质层包括第一部分和第二部分，所述第一部分的厚度大于所述第二部分的厚度；将所述第一部分设置在所述阵列基板的扇出区的外边缘区域中，所述第二部分设置于所述阵列基板的扇出区中；
采用等离子化学气相沉积制作数据线引线，所述数据线引线形成在所述层间介质层的第二部分之上，所述第一部分用于减小等离子体在水平方向溅射对所述数据线引线产生的影响；
所述方法还包括：
在所述层间介质层上形成数据线引线，所述数据线引线包括有效走线和空白走线，将所述空白走线设置在所述有效走线和所述第一部分之间；
其中，所述第一部分和所述空白走线之间的间距范围为2.0μm～2.5μm，所述第一部分的宽度与所述有效走线的宽度相等。
5.根据权利要求4所述的方法，其特征在于，制备所述层间介质层的过程包括：
形成层间介质薄膜；
利用半色调掩膜版，通过构图工艺，形成所述层间介质层。
6.一种显示面板，其特征在于，包括如权利要求1-3任一项所述的阵列基板。
7.一种显示装置，其特征在于，包括如权利要求1-3任一项所述的阵列基板。
CN201810247221.7A 2018-03-23 2018-03-23 阵列基板及其制造方法、显示面板、显示装置 Active CN108305881B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810247221.7A CN108305881B (zh) 2018-03-23 2018-03-23 阵列基板及其制造方法、显示面板、显示装置
US16/621,325 US11145682B2 (en) 2018-03-23 2019-03-13 Array substrate and method for fabricating the same, display panel, display device
PCT/CN2019/077903 WO2019179339A1 (zh) 2018-03-23 2019-03-13 阵列基板及其制造方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810247221.7A CN108305881B (zh) 2018-03-23 2018-03-23 阵列基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN108305881A CN108305881A (zh) 2018-07-20
CN108305881B true CN108305881B (zh) 2020-08-11

Family

ID=62846705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810247221.7A Active CN108305881B (zh) 2018-03-23 2018-03-23 阵列基板及其制造方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US11145682B2 (zh)
CN (1) CN108305881B (zh)
WO (1) WO2019179339A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305881B (zh) * 2018-03-23 2020-08-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN109768054B (zh) 2019-02-25 2020-11-10 云谷（固安）科技有限公司 阵列基板及显示屏
CN112068366B (zh) * 2020-09-04 2021-08-24 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
US20240347543A1 (en) * 2022-04-29 2024-10-17 Boe Technology Group Co., Ltd. Display Back Plate and Display Device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3700674B2 (ja) * 2002-05-02 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN101536064B (zh) * 2006-11-21 2011-06-15 夏普株式会社 有源矩阵基板、显示面板和显示装置
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
CN101393363B (zh) * 2007-09-21 2010-06-09 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
KR101646100B1 (ko) * 2008-12-02 2016-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN101840922B (zh) * 2009-03-16 2012-05-30 北京京东方光电科技有限公司 阵列基板及制造方法
CN104867940B (zh) 2015-04-22 2019-03-15 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN105655295A (zh) 2016-01-28 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN107527894B (zh) * 2017-08-31 2023-12-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN207924332U (zh) * 2018-03-23 2018-09-28 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN108305881B (zh) 2018-03-23 2020-08-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN108305881A (zh) 2018-07-20
US20200168639A1 (en) 2020-05-28
US11145682B2 (en) 2021-10-12
WO2019179339A1 (zh) 2019-09-26

Similar Documents

Publication Publication Date Title
CN108305881B (zh) 阵列基板及其制造方法、显示面板、显示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
US9730331B2 (en) Display panel motherboard and manufacturing method thereof
WO2017166465A1 (zh) 扇出线结构、显示面板及其制造方法
WO2013149477A1 (zh) 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
CN106898578A (zh) 一种显示基板的制备方法、阵列基板及显示装置
CN103715140B (zh) 一种避免oled显示设备中金属线路短路的方法
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
TWI478024B (zh) Touch panel and the touch panel making method
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
CN108231797A (zh) 一种导电结构图案及其制备方法、阵列基板、显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN106898616A (zh) Tft基板的制作方法及tft基板
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
WO2016206203A1 (zh) 导电结构及其制作方法、阵列基板、显示装置
CN105446037A (zh) 显示基板及其制作方法、显示器件
US10942403B2 (en) Display substrate and display apparatus
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN105161454B (zh) 一种阵列基板及其制备方法、显示装置
WO2018098994A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
CN103794556A (zh) 阵列基板及其制作方法和液晶显示装置
US11177134B2 (en) Conductive pattern and method for manufacturing the same, thin film transistor, display substrate, and display device
CN109103144B (zh) 一种阵列基板及其制备方法、显示面板
CN110634748A (zh) 薄膜晶体管的制备方法及薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant