[go: up one dir, main page]

CN108258039B - 电导率调制漏极延伸mosfet - Google Patents

电导率调制漏极延伸mosfet Download PDF

Info

Publication number
CN108258039B
CN108258039B CN201711334068.3A CN201711334068A CN108258039B CN 108258039 B CN108258039 B CN 108258039B CN 201711334068 A CN201711334068 A CN 201711334068A CN 108258039 B CN108258039 B CN 108258039B
Authority
CN
China
Prior art keywords
region
type
transistor
diode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711334068.3A
Other languages
English (en)
Other versions
CN108258039A (zh
Inventor
A·C·阿帕索瓦米
J·P·迪·萨罗
法尔赞·法尔比斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108258039A publication Critical patent/CN108258039A/zh
Application granted granted Critical
Publication of CN108258039B publication Critical patent/CN108258039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/409—Combinations of FETs or IGBTs with lateral BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电导率调制漏极延伸MOSFET。集成电路被制造在半导体衬底上。在所述半导体衬底上形成绝缘栅双极晶体管IGBT(200)，其中所述IGBT具有阳极端子(203)、阴极端子(205)及栅极端子(204)以及漂移区。二极管(211)也形成在所述半导体衬底上，且具有阳极端子及阴极端子，其中所述二极管的所述阳极耦合到所述IGBT的所述阳极端子(210)，且所述二极管的所述阴极通过触点(212)耦合到所述IGBT的所述漂移区。

Description

电导率调制漏极延伸MOSFET
技术领域
本发明涉及漏极延伸MOSFET，且特定来说，涉及绝缘栅双极型晶体管。
背景技术
绝缘栅双极晶体管(IGBT)是主要用作电子开关的三端子功率半导体装置。其结合了高效率及快速切换。IGBT在许多现代电器中切换电功率：变频驱动器(VFD)、电动汽车、火车、变速电冰箱、灯镇流器、空调，及甚至具有开关放大器的立体声系统。因为其经设计以快速接通及关断，所以使用其的放大器通常与脉宽调制及低通滤波器合成复杂的波形。在开关应用中，现代装置将脉冲重复速率充分特征化到超声波范围中—由所述装置在用作模拟音频放大器时处置的最高音频频率的至少十倍的频率。
IGBT将金属氧化物半导体场效应晶体管(MOSFET)的简单栅极驱动特性与双极晶体管的高电流及低饱和电压能力组合。IGBT将控制输入的隔离栅极FET与双极型功率晶体管组合为单个装置中的开关。大型IGBT模块通常包含许多并联装置，且可具有非常高的电流处置能力，其数量级为数百安培，阻断电压为6000V。这些IGBT可控制数百千瓦的负载。
已经设计了用于IGBT的各种结构，例如：平面型IGBT、沟槽型IGBT及横向型IGBT以用于针对特定应用定制装置的操作性质。例如，平面型或垂直型IGBT将方便结构用于高功率(例如，高电压及高电流)开关。平面型IGBT包含底侧处的集电极、顶侧处的栅极及顶侧处包围栅极的发射极。沟槽型栅极IGBT具有与平面型IGBT类似的通用结构。然而，沟槽型IGBT包含栅极所在的沟槽。沟槽降低了装置的通态压降。平面型及沟槽型IGBT的电流路径从集电极到发射极是垂直的。
横向型IGBT(LIGBT)通常用于较低功率的控制及检测电路。横向型IGBT不利用平面型及沟槽型IGBT的垂直结构，其中在半导体材料的顶部及底部上提供集电极及发射极触点。相反，横向型IGBT通常包含底侧处的衬底触点、顶侧的一侧处的集电极、顶侧的另一侧处的发射极，及在顶侧安置在发射极与集电极之间的栅极。横向型IGBT的电流路径在装置内从集电极到发射极是水平的(例如横向的)。
发明内容
根据本发明的一个实施例，提供了一种晶体管。所述晶体管包括半导体衬底；第一p+区，其形成在与p型dwell区相邻的n型区内，所述第一p+区及所述n型区及所述p型dwell区在所述半导体衬底内一起形成pnp结构，其中本征二极管是由所述p+区及所述n型区形成；第二n型区，其形成在所述p型dwell区内；绝缘导电栅极，其位于所述p型dwell区上，其经配置以控制所述p型dwell区中的沟道区；垫，其耦合到所述第一p+区；及第二二极管，其与所述本征二极管并联耦合在所述垫与n型漂移区之间。
附图说明
现在将仅通过实例方式且参考附图描述根据本发明的特定实施例：
图1是IGBT的示意图；
图2到5是在阳极中具有n+注入区的LIGBT的实施例的俯视图及横截面；
图6是说明通过图5的LIGBT的饱和电流流动的改进的曲线图；
图7到9说明了具有p+注入区的LIGBT的另一实施例的示意图、俯视图及横截面视图；
图10是LIGBT的另一实施例的横截面视图；
图11是说明用于制造LIGBT的方法的流程图；及
图12是包含LIGBT的集成电路的框图。
本实施例的其它特征从附图及以下详述中将是显而易见的。
具体实施方式
现在将参考附图详细地描述本发明的特定实施例。各个图中的相同元件为了一致性是由相同元件符号标示。在本发明的实施例的以下详述中，陈述数种特定细节以提供对本发明的透彻理解。然而，所属领域的一般技术人员将明白，本发明可在没有这些具体细节的情况下实践。在其它实例中，尚未详细描述众所周知的特征以避免不必要地使描述复杂化。
由于漏极延伸区中的高注入效应，漏极延伸MOS装置可能在低漏极电流下展现出输出特性的压缩。漏极延伸装置可能由于漏极延伸部中的低掺杂而具有有限的饱和漏极电流(IDSAT)。漏极延伸区也影响大电流驱动器的裸片尺寸。通过凭借将p+区引入漏极延伸部而将少数载流子注入漏极延伸区，IGBT装置可增强漏极延伸装置的导通电流。通过有效地使用漏极延伸部中的p+区作为漏极可获得电导率调制。实验已经证明使用此配置的IDSAT有3倍的改进。
本文中揭示了横向型IGBT构造，其允许独立地改进本征二极管以进行性能优化。另一实施例允许调整注入水平及PNP增益以改进安全操作区(SOA)。在另一实施例中，可通过控制少数载流子注入到漏极延伸区中的量来提供针对SCR(可控硅整流器)作用的鲁棒性。实际上，可减小IGBT的pnp部分的增益，以抑制SCR作用，并允许在更宽范围的电压及电流下安全操作。
此解决方案具有较高的面积效率并且是广泛适用的。本发明的实施例可提供更小的装置，特别是关于静电放电(ESD)电路。
图1是众所周知的IGBT 100的示意图。IGBT的一般操作是众所周知的，且在本文中不需要详细描述，例如参见：朴永满(Jong Mun Park)在2004年发表的“智能功率应用的新型功率装置(Novel Power Devices for Smart Power Applications)”。本文中将包含简要描述以解释本文中揭示的改进。横向扩散型MOSFET(LDMOSFET)的主要限制是由于多数载流子传导机制而导致的其相对较高的特定导通电阻(Rsp)。IGBT是相对较新的功率装置，其经设计以克服功率MOSFET的高通态损耗。所述装置本质上是pnp双极结构101与n沟道MOSFET 102的组合，所述pnp双极结构101提供高电流处置能力，所述n沟道MOSFET 102给予对双极基极电流的高阻抗电压控制。所述装置可被制造为大功率离散式垂直型IGBT或低功耗横向型IGBT(LIGBT)。LIGBT可与低压控制电路一起集成在单个集成电路上。
LIGBT 100的结构与LDMOSFET的结构的类似之处在于：栅极也由双扩散形成。LIGBT结构与LDMOSFET之间的主要区别在于：LIGBT具有p+阳极103，而不是LDMOSFET的n+漏极。在此结构中，因为发射极结J1被反向偏置，所以当相对于阴极105将负电压施加到阳极时，不会发生电流流动。发射极结J1是发射极阳极(E)与n缓冲区基极区(B)之间的结。这为装置提供其反向阻断状态，且耗尽区在n漂移区中延伸。当正电压被施加到阳极103且栅极短接到阴极时，集电极结J2(n漂移及p阱结)变为反向偏置，且装置以其正向阻断状态操作。通常，衬底电连接到源极触点。当高于阈值电压的正栅极电压相对于阴极(源极)105被施加到栅极104时，形成将n+阴极105连接到n漂移区的反型沟道。这在LIGBT结构中产生横向pnp结构101的基极电流。如果在p+阳极103与阴极105之间施加正电压，那么大部分电压跨J1下降，直到结变为正向偏置为止。在正向偏置下，任何额外电压增加跨沟道及漂移区下降。来自阳极的空穴被注入n漂移区，且电子从源极通过沟道流入漂移区。由于注入的电子及空穴，n漂移区经电导率调制。随着阳极电压的进一步增加，更多电压跨反型沟道下降且电子电流增加以补偿增加的空穴电流。如果空穴浓度超过n漂移区的背景掺杂水平，那么装置特性类似于正向偏置pin二极管的特性。因此，与常规的LDMOSFET相比，其可在更高的电流密度下操作。
如果反型层电导率由于接近阈值电压的栅极偏压而降低，那么跨沟道发生显著的电压降。当此电压降和栅极偏压与阈值电压之间的差异相当时，沟道被夹断。此时，电子电流饱和。因此，所述装置在栅极控制的输出电流的情况下在其有源区中以电流饱和操作。为了关断装置，需要通过将栅极短接到阴极来使栅极放电。
当栅极到阴极电压降低到零时，所述装置从其导通状态切换到关断状态；由于电子电流的截止，电流将下降到稳态值的一小部分。
由于装置中的本征寄生pnpn晶闸管，LIGBT容易以与离散式IGBT相同的方式遭受闩锁。在高电流电平下，跨阴极-本体结处的电压降足以使寄生npn结构导通。npn结构的集电极电流形成横向pnp结构的基极电流。当这两个结构的电流增益的和达到单位1时，发生闩锁，且失去栅极控制。用于抑制闩锁的已知方法旨在通过在阴极区处将p+隐埋层及深p+沉陷区与n缓冲层一起使用来降低npn结构的增益。此n缓冲区可通过控制装置的发射极效率来帮助减少电荷注入。
图2是在阳极中具有n+注入区的LIGBT 200的实施例的示意图。LIGBT 200类似于图1的LIGBT 100。LIGBT 200本质上是pnp双极结构201与n沟道MOSFET 202的组合，所述pnp双极结构201提供高电流处置能力，所述n沟道MOSFET 202给予对双极基极电流的高阻抗电压控制。因为发射极结J1被反向偏置，所以当相对于阴极205将负电压施加到阳极203时，不会发生电流流动。发射极结J1是发射极阳极(E)与n缓冲区基极区(B)之间的结。被施加到栅极204的控制电压以与参考图1针对LIGBT 100所描述的类似方式来控制通过LIGBT 200的电流。
LIGBT所具有的问题是电流可能受限于跨本征二极管J1的电压降。在此情况下，可能希望增加J1二极管的大小，但是这又将增加整个LIGBT 200的大小。在此实施例中，将n+区添加到漏极区以允许用于额外的外部二极管211的触点212，所述额外的外部二极管211本质上可与本征二极管J1并联地添加。二极管211的另一端可耦合到也耦合到阳极203的垫210。例如，垫210然后可耦合到电源电压。
二极管211的大小可经设计以处置负载电流的部分，在所述情况下，部分I1流过阳极203及本征结J1，且部分I2流过外部二极管211。因为电流密度较低，所以跨这两个并联二极管的总电压降较小。
图3是LIGBT 200的横截面视图。例如，半导体衬底320可来源于硅晶片。硅晶片的生长及处理是众所周知的，因此本文中仅提供简短总结。可跨衬底320的顶表面生长外延(“epi”)层321。通常，Epi层321及衬底320被掺杂为p型，其中掺杂剂浓度通常在1E16/cm3到5E17/cm3的范围中。隐埋式n型层322可被植入到epi 321中。例如，可通过扩散或注入在epi321中形成深n型阱(dnwell)323。Dnwell 323形成用于LIGBT 200的漏极延伸区。Dnwell323是与上文描述一致的漂移区域的部分。替代地，epi 321可被掺杂为n型且用作用于LIGBT 200的漏极延伸部。较重掺杂浅nwell(SNW)331可形成在dnwell 323中以形成漏极区。SNW 331也可为与上文描述一致的漂移区域的部分。返回参考图2，p+区334形成在SNW331中，且其可充当阳极203。例如，p+区334可以大于1E19/cm3的浓度掺杂。例如，SNW 331可以大约3到5E17/cm3的浓度掺杂。例如，深n型阱323可以大约1到2E16/cm3的浓度掺杂。例如，双扩散阱(dwell)333是p型扩散区且可以大约1E18的浓度掺杂。返回参考图2，n型区335形成在dwell 333内，且可充当MOS结构202的源极区。参考图2，p+型接触区337形成在n型区335中并与p型dewll 333接触，且其可充当阴极205。返回参考图2，p+区334也可充当发射极，而n型区331及n型延伸区323可充当基极，而p型dewll 333可充当集电极以形成pnp结构201。返回参考图1，p+区334及n型区331形成本征二极管结J1。沟道区324位于漏极延伸区323与源极区335之间且被薄的栅极氧化物覆盖。返回参考图2，多晶硅栅极结构325形成在沟道区324上方以形成MOSFET 202。
在此实例中，LIGBT 200是双侧装置，因为存在作为另一并联漏极的第二SNW漏极332，其具有形成在dnwell 323中的p+阳极339。多晶硅栅极结构326可为栅极325的镜像。
在此实施例中，在漏极/基极区331、332中提供n+触点336、338以允许外部二极管211与本征发射极结J1并联耦合到垫210，如上文关于图2所讨论的。例如，n+接触336、338可以大于1E19/cm3的浓度掺杂。
图4是实例多指LIGBT晶体管200的俯视图。在此实例中，金属互连层已被除去，以更清楚地看到下伏结构的方面。晶体管200的第一指状物包含位于半导体衬底材料320内的源极区条带335及基本上平行的漏极区条带331，所述漏极区条带331具有的p+阳极区334(见图3)。在此实例中，具有p+阳极区339(参见图3)的第二基本上平行的漏极区条带332共享源极区条带335。在一些实施例中，可能仅存在一个指状物，其可能仅包含例如一个源极区条带335及一个漏极区条带331。在其它实施例中，例如，可仅存在一个指状物，其可仅包含一个源极区条带335及两个漏极区条带331、332。在其它实施例中，可存在多个指状物，其中包含额外的基本上平行的源极区条带435及漏极区条带432。在多个源极及漏极区条带的情况下，可使用导电互连件将漏极区条带331、332、432等并联连接，且将源极区条带335、435等并联连接以形成具有多个平行指状物的单个晶体管。例如，导电互连件可为金属的。在其它实施例中，导电互连件可为多晶硅、硅化物或其它已知或后续开发的导电互连材料。半导体衬底材料320通常是硅；然而，本发明的其它实施例可应用于其它半导体材料，例如锗等。
沟道区条带经定位成基本上平行于源极区条带及漏极区条带中的每一者并位于其间。每一沟道区具有宽度401，且装置200的总有效沟道宽度是所有指状物的所有沟道区的宽度的和。
如上文关于图2所描述，可在每一漏极区331、332、432中提供一组n+触点336、338、438以允许耦合到外部二极管，例如图2的二极管211。
图5是另一实施例的示意图，其中LIGBT 200具有与阳极203串联耦合的电阻器540。电阻器540可允许SCR闩锁作用的减少，且因此允许在更宽范围的电压及电流下安全操作。如关于图1所提及，减少SCR作用的一种方式是在源区dewll中提供重p型掺杂。在此实施例中，电阻器540允许减少流过阳极203并有助于SCR作用的电流。此电流降低可通过允许流过外部二极管211的额外电流来补偿，所述额外电流并不有助于SCR作用。电阻器540可使用已知的集成电路制造技术来实施，例如使用掺杂半导体区的体电阻的元件、多晶硅元件、在欧姆区中偏置的MOS装置、金属元件等。
图6是说明通过图5的LIGBT 200的电流流动的改进的曲线图。在此实例中，术语“阳极电流”包含流过阳极触点203的电流及流过第二二极管211的电流。曲线601说明了针对5v及6v的栅极到源极电压但没有电阻器540的情况下的阳极电流Ianode。曲线602说明了针对6v的栅极到源极电压在具有50欧姆电阻器540的情况下的阳极电流Idrain。曲线603说明了针对6v及7v的栅极到源极电压在具有10欧姆电阻器540的情况下的阳极电流Idrain。曲线603说明了相对于曲线601阳极饱和电流大约增加了30％。
图7是LIGBT 700的实施例的示意图，LIGBT 700在围绕LIGBT 700的深n型环中具有p+注入区712。在此情况下，第二二极管711可被包含为LIGBT 700的部分。与使用单独的二极管相比，此方法可能需要更少的空间；然而，如上文在图5中所描述，此实施例可能不适合于使用与阳极串联的电阻器来降低SCR作用。
图8是LIGBT 700的横截面视图。在此实施例中，可从漂移/基极区331、332除去n+接触区。可实施重掺杂深n型环840，其向下延伸且接合隐埋式n层322。例如，深n环840可围绕LIGBT 700。然后，例如，在深n环840中形成p+触点836，且可将其耦合到垫210。以此方式，第二二极管711是由p+836与重掺杂深n环840的结形成。
在此情况下，电流841可被注入到深n环840中，向下流到隐埋式n层322，然后向上流入漏极/基极区331，然后流到源极/阴极335。
图9是LIGBT 700的俯视图，其说明了围绕多指LIGBT装置的具有p+触点836的深n环840。
图10是LIGBT 1000的另一实施例的横截面视图。如前面关于图5所提及，所添加的电阻540对于以集成方法控制SCR作用不起作用，在所述集成方法中，如关于图7所描述的，第二二极管形成在深n环中。漏极延伸区323必须低掺杂以支持电压；因此具有集成的第二二极管的LIGBT的pnp部分可能具有高增益并导致更多的scr形成。
在图10的实施例中，从漏极延伸区中去除p+阳极，并将其放置于重掺杂深n型区1031、1032中，所述深n型区1031、1032向下延伸并接合深n层321。本征pnp结构的有效增益可受控于深n区与p+区1034、1039重叠的程度，如箭头1042所指示。如果其仅存在一点点重叠，那么仅存在小的基极区，其导致更高的增益pnp结构。然而，如果深n区1031、1032与p+区1034、1039重叠很多，那么降低了本征pnp结构的有效增益，且由此降低了SCR作用，且改进了SOA。例如，因为深n型区1031扩散很多，所以通过针对两个扩散区使用相同的掩模进行的与p+1034的重合可提供足够的重叠。在0.18um工艺中，2um重叠可能有效防止SCR作用。
在此情况下，全部的阳极电流1041下降到隐埋式n层322，然后被dewll 333中的阴极1037收集。这可在不降低LIGBT 1000的性能的情况下完成，因为仍然实现在栅极控制下调制漏极延伸区的传导性(正是其限制电流)的益处，但是同时导通SCR作用的趋势减少。
图11是说明用于在LIGBT晶体管(例如图7到9的LIGBT晶体管700)中形成第二二极管的方法的流程图。如上文所提及，LIGBT晶体管的一般操作是众所周知的。类似地，用于制造LIGBT晶体管的半导体工艺是众所周知的。因此，在本文中仅详细描述基于本发明的关键制造步骤。
首先，在步骤1101中处理半导体晶片以在半导体晶片的顶部上形成外延层。然后使用已知的或后续开发的制造技术将nwell、pwell和dwell图案化并扩散到外延层中，如图8中所说明。
在步骤1102中施加掩模以形成场氧化物区。然后，执行氧化步骤以在漂移区及源极区中生长厚的场氧化物，如图8中所说明。然后可在晶片上生长薄的栅极氧化物层。
然后，可在步骤1103中在例如840的深n阱区中形成p+区(例如图8中的836)，所述深n阱区围绕LIGBT装置以形成例如图7的二极管711等第二二极管结。
可在步骤1104中执行额外的扩散以形成上文关于图8、9更详细地描述的p+及n+漏极及源极区条带。
然后，可在步骤1105中执行额外的制造步骤以沉积多晶硅层且蚀刻多晶硅层以形成多晶硅栅极结构，之后形成一或多个绝缘层及导电层，其经图案化及蚀刻以形成互连件等。可在金属互连件与多晶硅栅极结构之间形成通路及触点。
在完成半导体处理之后，在步骤1106中执行晶片测试，之后执行用以分离裸片的锯切操作、封装及集成电路的最终测试。
系统实例
图12是具有包含LIGBT装置的集成电路(IC)1200的实例系统的框图。在此实例中，包含两个LIGBT装置1201、1202，其中的每一者可类似于关于图1到10描述的LIGBT装置。
控制逻辑1203也可被包含在IC 1200内。控制逻辑可经定制以执行特定的控制任务，或可被实施为处理器核心，所述处理器核心可包含用于保存软件及固件指令的存储器，所述软件及固件指令例如可由处理器执行以控制LIGBT装置1201、1202的操作。额外的接口逻辑等可被包含在IC 1200内。
各种类型的系统可通过连接例如在IC 1200控制下被供电的负载装置1210等来实施。可实施例如微波及射频(RF)功率放大器等系统。可使用功率晶体管来实施各种类型的工业、住宅、商业、医疗等系统以控制电动机、致动器、灯等，所述功率晶体管是使用本文中揭示的技术来制造。
其它实施例
虽然已参考说明性实施例描述了本发明，但是所述描述不旨在以限制意义解释。所术领域的技术人员在参考此描述之后将明白本发明的各个其它实施例。例如，虽然本文中描述了LIGBT装置，但是其它实施例可包含其它熟知或后续开发的功率晶体管，例如平面型IGBT、沟槽型IGBT、离散式IGBT等。
虽然本文中描述了多指功率晶体管，但是其它实施例可包含单指功率晶体管。在一些实施例中，可能仅存在单个漏极条带及单个源极条带。
虽然本文中描述了线性晶体管指状物，但是在一些实施例中，指状拓扑结构可为不同于线性的其它形状。例如，每一指状物可被配置为圆形、方形、矩形、U形等。
遍及所述描述及权利要求书使用某些术语指代特定系统组件。所属领域的技术人员将明白，数字系统中的组件可由不同名称指代及/或可以本文中未展示的方式组合，而不脱离所述功能性。本文献并不希望区分名称不同但功能相同的组件。在下文论述及权利要求书中，术语“包含”及“包括”是以开放式方式使用，且因此应被解释为意味着“包含但不限于…”。此外，术语“耦合”及其衍生物旨在意指间接、直接、光学及/或无线电连接。因此，如果第一装置耦合到第二装置，那么可通过直接电连接、通过经由其它装置及连接进行的间接电连接、通过光学电连接及/或通过无线电连接来进行所述连接。
虽然方法步骤在本文中是按顺序呈现及描述，但是所示且所述的步骤中的一或多者可省略、重复、同时执行及/或以不同于图中所示及/或本文中所述的次序的次序执行。因此，本发明的实施例不应被视为限于图中所示及/或本文中所述的步骤的特定次序。
因此，预期所附权利要求书将涵盖落在本发明的真正范围及精神内的实施例的任何此类修改。

Claims (11)

1.一种晶体管，其包括：
半导体衬底；
第一p+区，其形成在与p型dwell区相邻的n型区内，所述第一p+区及所述n型区及所述p型dwell区在所述半导体衬底内一起形成pnp结构，其中本征二极管是由所述第一p+区及所述n型区形成；
第二n型区，其形成在所述p型dwell区内；
绝缘导电栅极，其位于所述p型dwell区上，其经配置以控制所述p型dwell区中的沟道区；
垫，其耦合到所述第一p+区；及
第二二极管，其与所述本征二极管并联耦合在所述垫与n型漂移区之间。
2.根据权利要求1所述的晶体管，其进一步包含形成在所述n型区中的n+区，其中所述第二二极管连接到所述n+区。
3.根据权利要求1所述的晶体管，其中所述第二二极管是由在深n型环内形成的第二p+区形成，所述深n型环围绕在所述半导体衬底中形成的晶体管。
4.根据权利要求1所述的晶体管，其中所述第二二极管是在所述半导体衬底中形成的分立式二极管装置。
5.根据权利要求1所述的晶体管，其进一步包括与所述垫及所述第一p+区串联耦合的电阻装置。
6.根据权利要求3所述的晶体管，其中所述深n型环与所述第一p+区的部分重叠，使得所述pnp结构的增益减小。
7.根据权利要求1所述的晶体管，其具有至少一个指状物，其中所述至少一个指状物具有线性拓扑结构。
8.根据权利要求1所述的晶体管，其是绝缘栅双极晶体管IGBT，且进一步包括在所述第二n型区中形成的第三p+区；
其中所述第一p+区充当所述IGBT的阳极；且
其中所述第三p+区充当所述IGBT的阴极。
9.一种用于在集成电路中制造晶体管的方法，所述方法包括：
在半导体衬底的外延层中形成延伸n型区；
将p型区条带扩散到所述半导体衬底的所述外延层中，且将基本上平行的n型区条带扩散到所述延伸n型区中，使得沟道区条带经定位基本上平行于所述p型区条带及所述n型区条带且位于所述p型区条带与所述n型区条带之间；
在所述n型区条带中形成p+区；
在所述半导体衬底上制造二极管；及
形成互连件以将所述二极管的阳极耦合到所述p+区。
10.根据权利要求9所述的方法，其进一步包含在所述半导体衬底上制造电阻元件；且
其中形成所述互连件以将所述电阻元件与所述二极管的所述阳极及所述晶体管的所述p+区串联耦合。
11.一种晶体管，其包括：
半导体衬底；
n型延伸区，其在所述半导体衬底内与p型dwell区相邻；
n型区，其形成在所述p型dwell区内；
绝缘导电栅极，其位于所述p型dwell区上，所述绝缘导电栅极经配置以控制所述p型dwell区中的沟道区；
深n型层，其在所述半导体衬底中隐埋在所述n型延伸区下方；
重掺杂深n型区，其与所述n型延伸区相邻，其中所述重掺杂深n型区与所述深n型层接触；及
p+区，其在所述重掺杂深n型区中形成。
CN201711334068.3A 2016-12-22 2017-12-13 电导率调制漏极延伸mosfet Active CN108258039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/387,992 2016-12-22
US15/387,992 US9905558B1 (en) 2016-12-22 2016-12-22 Conductivity modulated drain extended MOSFET

Publications (2)

Publication Number Publication Date
CN108258039A CN108258039A (zh) 2018-07-06
CN108258039B true CN108258039B (zh) 2022-10-14

Family

ID=61225836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711334068.3A Active CN108258039B (zh) 2016-12-22 2017-12-13 电导率调制漏极延伸mosfet

Country Status (2)

Country Link
US (3) US9905558B1 (zh)
CN (1) CN108258039B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10218349B2 (en) * 2016-05-17 2019-02-26 Littelfuse, Inc. IGBT having improved clamp arrangement
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
TWI782882B (zh) * 2018-06-01 2022-11-01 聯華電子股份有限公司 半導體裝置
DE102018113145B4 (de) * 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung
CN110828580B (zh) * 2019-10-31 2023-03-24 东南大学 一种提高反向恢复鲁棒性的快恢复自举二极管
CN111584481B (zh) * 2020-05-12 2023-06-23 杰华特微电子股份有限公司 用于静电防护的晶体管结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650519B2 (ja) 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
JP3203814B2 (ja) * 1992-10-19 2001-08-27 富士電機株式会社 半導体装置
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
US5869850A (en) * 1996-12-13 1999-02-09 Kabushiki Kaishia Toshiba Lateral insulated gate bipolar transistor
JP4440040B2 (ja) * 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置
JP2009076540A (ja) * 2007-09-19 2009-04-09 Nec Electronics Corp 半導体装置
US7838924B2 (en) * 2008-04-23 2010-11-23 Texas Instruments Incorporated MOS device with substrate potential elevation
US7786507B2 (en) * 2009-01-06 2010-08-31 Texas Instruments Incorporated Symmetrical bi-directional semiconductor ESD protection device
JP5636848B2 (ja) * 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
CN101969050B (zh) * 2010-08-27 2013-04-24 东南大学 一种绝缘体上硅可集成大电流n型组合半导体器件
US8866252B2 (en) * 2011-09-15 2014-10-21 Cambridge Semiconductor Limited Power semiconductor devices and fabrication methods
US9293460B2 (en) * 2012-08-24 2016-03-22 Texas Instruments Incorporated ESD protection device with improved bipolar gain using cutout in the body well
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
US10002961B2 (en) * 2013-06-14 2018-06-19 Fuji Electric Co., Ltd. Semiconductor device suppressing current leakage in a bootstrap diode
KR20160001913A (ko) * 2014-06-27 2016-01-07 에스케이하이닉스 주식회사 전력용 전자 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage

Also Published As

Publication number Publication date
US10529708B2 (en) 2020-01-07
US11139292B2 (en) 2021-10-05
CN108258039A (zh) 2018-07-06
US9905558B1 (en) 2018-02-27
US20200075584A1 (en) 2020-03-05
US20180182755A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108258039B (zh) 电导率调制漏极延伸mosfet
EP2497116B1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
CN105409004B (zh) 横向功率半导体晶体管
US11183495B2 (en) Power semiconductor devices
US8482031B2 (en) Lateral insulated gate bipolar transistors (LIGBTS)
CN100585873C (zh) 半导体器件
JP5384878B2 (ja) 半導体装置およびその製造方法
US8884360B2 (en) Semiconductor device with improved robustness
US8853827B2 (en) Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on a surface passivation layer formed at a region between emitter contact and base contact
CN110176488B (zh) 具有击穿电压钳位的ldmos晶体管
US20150380542A1 (en) Charge Compensation Structure and Manufacturing Therefor
CN104103690B (zh) 半导体器件和用于生产该半导体器件的方法
US20130082302A1 (en) Semiconductor device
WO2019085850A1 (zh) Igbt功率器件
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN108735737A (zh) 半导体装置及半导体装置的制造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN107845673B (zh) 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备
CN113130650B (zh) 功率半导体器件及其制备工艺
CN103839991B (zh) 一种终端与有源区形成弱电连接的结构及其设计方法
JP2020039001A (ja) 半導体装置及び半導体装置の製造方法
CN104009081B (zh) 功率半导体器件及其制造方法
CN112768521A (zh) 横向双扩散金属氧化物半导体器件
CN114639673A (zh) 半导体装置
CN119922948A (zh) 一种mosfet器件和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant