[go: up one dir, main page]

CN108231612A - 一种硅npn型功率晶体管的封装制作方法 - Google Patents

一种硅npn型功率晶体管的封装制作方法 Download PDF

Info

Publication number
CN108231612A
CN108231612A CN201711490822.2A CN201711490822A CN108231612A CN 108231612 A CN108231612 A CN 108231612A CN 201711490822 A CN201711490822 A CN 201711490822A CN 108231612 A CN108231612 A CN 108231612A
Authority
CN
China
Prior art keywords
chip
temperature
lead frame
npn transistor
packed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711490822.2A
Other languages
English (en)
Other versions
CN108231612B (zh
Inventor
龚利汀
左勇强
易琼红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI INCHANGE SEMICONDUCTOR CO Ltd
Original Assignee
WUXI INCHANGE SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI INCHANGE SEMICONDUCTOR CO Ltd filed Critical WUXI INCHANGE SEMICONDUCTOR CO Ltd
Priority to CN201711490822.2A priority Critical patent/CN108231612B/zh
Publication of CN108231612A publication Critical patent/CN108231612A/zh
Application granted granted Critical
Publication of CN108231612B publication Critical patent/CN108231612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8318—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明属于半导体器件封装技术领域，涉及一种硅NPN型功率晶体管的封装制作方法，具体步骤为：装片‑键合‑塑封‑后固化‑去溢料‑电镀锡‑切筋‑测试‑包装出库；本发明通过采用多点点锡技术和多点装片拔高技术，提升了芯片与引线框架的欧姆接触，使芯片下面无空洞，保证了功率晶体管二次击穿耐量及极高的可靠性。

Description

一种硅NPN型功率晶体管的封装制作方法
技术领域
本发明涉及一种封装制造方法，尤其是一种硅NPN型功率晶体管的封装制作方法，属于半导体器件的封装技术领域。
背景技术
由于封装后的芯片在各种恶劣环境下的使用要求，需经受低温、高温、潮湿、盐雾等复杂严酷环境的考验，从而必须保证封装后芯片的高可靠性，传统芯片焊接到引线框架采用的单点点锡工艺及整形技术均达不到可靠性要求；同时，由于芯片金属层中的材料特性与焊料的材料特性的差异，导致在芯片粘片时焊料回流不充分，进而会导致翘片、空洞等问题，进一步导致二次击穿，影响功率晶体管的可靠性。
发明内容
本发明的目的是克服现有技术中存在的不足，提出了一种硅NPN型功率晶体管的封装制作方法，该方法通过采用多点点锡技术和多点装片拔高技术，提升了芯片与引线框架的欧姆接触，使芯片下面无空洞，保证了功率晶体管二次击穿耐量及极高的可靠性。
为实现以上技术目的，本发明的技术方案是：一种硅NPN型功率晶体管的封装制作方法，其特征在于，包括如下步骤：
步骤一. 装片：选取被封装芯片，将被封装芯片装到引线框架内；
步骤二. 键合：采用全自动超声键合，通过键合引线将芯片电极与引线框架的引线脚焊接；
步骤三. 塑封：采用高导热性能环氧树脂塑封模具，将被封装芯片上方包封起来，露出引线脚；
步骤四. 后固化，将塑封后的芯片放入恒温烘箱内进行固化；
步骤五. 去溢料；采用软化液进行飞边软化，然后在全自动高压水喷淋设备中去除溢料；
步骤六. 电镀锡：在引线框架表面电镀一层锡；
步骤七. 切筋：采用两次分段式切筋，将若干个连在一起的引线框架分隔开；
步骤八. 测试后包装出库。
进一步地，所述步骤一中装片的具体过程为：
a. 升温过程：引线框架匀速进入自动装片机轨道，经过4段阶梯升温区，到达点锡区，温度升至焊料熔融温度370度；
b. 通过步进电机控制XY平台移动，使引线框架移动到点锡器下方，利用多点点锡技术，控制点锡器在引线框架上点五滴焊料；
c. 继续运送到达整型区，对焊料进行压模整型，形成焊料层；
d. 继续运送到达粘片区，采用焊接头上的橡胶吸嘴吸取被封装芯片，利用多点装片拔高技术，将被封装芯片通过焊料层焊接到引线框架上；
e. 继续运送到达降温区，进行阶梯降温，然后出料。
进一步地，所述多点装片拔高技术，具体为：
（1）焊接头带动被封装芯片快速到达焊料层表面上方45~55微米处；
（2）以垂直与焊料层表面的方向，继续慢速带动被封装芯片下压到焊料层表面；
（3）带动被封装芯片继续下压到焊料层表面下方18~22微米处；
（4）在设定的2ms内，焊接头快速带动被封装芯片垂直向上拔高18~22微米，到达焊料层表面；
（4）橡胶吸嘴关闭真空，释放被封装芯片。
进一步地，在整个装片运送过程中，运送轨道中通入氢气和氮气混合保护气体，使引线框架在高温下不被氧化，通过调压阀控制通入的氢气和氮气压力均为0.2Mpa，通过流量计控制通入氢气流量为1L/min，氮气流量为8L/min。
进一步地，所述步骤二中，所述键合引线采用纯铝丝，所述纯铝丝与芯片电极的焊接功率设定为540mW，焊接压力设定220g，焊接时间为120ms；所述纯铝丝与引线脚焊接功率设定为650mW，焊接压力设定为320g，焊接时间为120ms。
进一步地，步骤三中，所述塑封过程中温度控制在175℃±5℃。
进一步地，步骤四中，所述固化过程中固化时间设定为6小时，固化温度设定为165℃±5℃，且固化后高温储存24h，存储的温度设定为150℃±5℃。
进一步地，步骤五中，软化液进行飞边软化过程中的温度设定为110℃±5℃，所述全自动高压喷淋设备的压力设定为11-12Mpa。
进一步地，步骤六中，所述电镀锡层的厚度不小于7 微米，且电镀的温度设定为8-10℃，电镀的时间设定为7-9分钟。
与功率器件封装工艺相比，本发明具有以下优点：
1）本发明芯片焊锡过程中采用多点点锡技术，使得整型后的焊料能够达到厚度均匀的焊料层，保证粘片时芯片能够平整的压在焊料层上，使芯片与引线框架形成非常好的欧姆接触，保证了晶体管的二次击穿及高可靠性；
2）本发明芯片焊锡过程中采用吸嘴粘片拔高技术，本技术通过吸嘴把芯片下压在焊料层内后快速拔高，吸嘴再释放芯片，此技术的作用是辅助焊料回流，使装片后芯片四周焊料回流一致，提升芯片与引线框架的欧姆接触，使芯片下面无空洞，保证了功率晶体管二次击穿耐量及极高的可靠性。
附图说明
图1是本发明工艺方法流程图。
图2是本发明多点装片拔高工艺的结构示意图。
附图标记说明：1-引线框架、2-焊料层、3-被封装芯片、4-橡胶吸嘴。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示，一种硅NPN型功率晶体管的封装制作方法，其特征在于，包括如下步骤：
步骤一. 装片：选取被封装芯片3，将被封装芯片3装到引线框架1内，这里引线框架1为TO-3PN；
所述装片的具体过程为：
a. 升温过程：引线框架1匀速进入自动装片机轨道，经过4段阶梯升温区，到达点锡区，温度升至焊料熔融温度370度；
b. 通过步进电机控制XY平台移动，使引线框架1移动到点锡器下方，利用多点点锡技术，控制点锡器在引线框架1上点五滴焊料；
c. 继续运送到达整型区，对焊料进行压模整型，形成焊料层2；
d. 继续运送到达粘片区，采用焊接头上的橡胶吸嘴4吸取被封装芯片3，利用多点装片拔高技术，将芯片3通过焊料层2焊接到引线框架1上；
e. 继续运送到达降温区，进行阶梯降温，然后出料
本发明采用的多点点锡技术，使整型后的焊料层2整体非常均匀，不会出现单点点锡整形后焊料层2缺角情况，极大改善了被封装芯片3与焊料层2的欧姆接触，降低热阻，降低空洞率，提升产品的合格率；
如图2所示，所述多点装片拔高技术，具体为：
（1）焊接头带动被封装芯片3快速到达焊料层2表面上方45~55微米处；
（2）以垂直与焊料层2表面的方向，继续慢速带动被封装芯片3下压到焊料层2表面；
（3）带动被封装芯片3继续下压到焊料层2表面下方18~22微米处；
（4）在设定的2ms内，焊接头快速带动被封装芯片3垂直向上拔高18~22微米，到达焊料层2表面；
（4）橡胶吸嘴4关闭真空，释放被封装芯片3；此技术可以辅助焊料回流，从而使装片后芯片四周焊料回流一致，提升被封装芯片3与引线框架1的欧姆接触，使被封装芯片3下面的空洞率在1%以下，减少装片过程中因焊料回流不好导致的翘片、芯片坍陷等失效，极大地提高装片的良率，保证了功率晶体管二次击穿耐量及极高的可靠性；
在整个装片运送过程中，运送轨道中通入氢气和氮气混合保护气体，使引线框架1在高温下不被氧化，通过调压阀控制通入的氢气和氮气压力均为0.2Mpa，通过流量计控制通入氢气流量为1L/min，氮气流量为8L/min。
步骤二. 键合：采用全自动超声键合，通过键合引线将芯片电极与引线框架1的引线脚焊接；
所述键合引线采用纯铝丝，所述纯铝丝与芯片电极的焊接功率设定为540mW，焊接压力设定220g，焊接时间为120ms；所述纯铝丝与引线脚焊接功率设定为650mW，焊接压力设定为320g，焊接时间为120ms；
步骤三. 塑封：采用高导热性能环氧树脂塑封模具，将被封装芯片3上方包封起来，露出引线脚；所述塑封过程中温度控制在175℃±5℃；
步骤四. 后固化，将塑封后的芯片放入恒温烘箱内进行固化；所述固化过程中固化时间设定为6小时，固化温度设定为165℃±5℃，且固化后高温储存24h，存储的温度设定为150℃±5℃；
步骤五. 去溢料；采用软化液进行飞边软化，然后在全自动高压水喷淋设备中去除溢料；软化液进行飞边软化过程中的温度设定为110℃±5℃，所述全自动高压喷淋设备的压力设定为11-12Mpa；
步骤六. 电镀锡：在引线框架1表面电镀一层锡；
所述电镀锡层的厚度不小于7 微米，且电镀的温度设定为8-10℃，电镀的时间设定为7-9分钟；
步骤七. 切筋：采用两次分段式切筋，将若干个连在一起的引线框架1分隔开；并控制切筋冲力，减少应力对产品影响。
步骤八. 测试后包装出库。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (9)

1.一种硅NPN型功率晶体管的封装制作方法，其特征在于，包括如下步骤：
步骤一. 装片：选取被封装芯片（3），将被封装芯片（3）装到引线框架（1）内；
步骤二. 键合：采用全自动超声键合，通过键合引线将芯片电极与引线框架（1）的引线脚焊接；
步骤三. 塑封：采用高导热性能环氧树脂塑封模具，将被封装芯片（3）上方包封起来，露出引线脚；
步骤四. 后固化，将塑封后的芯片放入恒温烘箱内进行固化；
步骤五. 去溢料；采用软化液进行飞边软化，然后在全自动高压水喷淋设备中去除溢料；
步骤六. 电镀锡：在引线框架（1）表面电镀一层锡；
步骤七. 切筋：采用两次分段式切筋，将若干个连在一起的引线框架（1）分隔开；
步骤八. 测试后包装出库。
2.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，所述步骤一中装片的具体过程为：
a. 升温过程：引线框架（1）匀速进入自动装片机轨道，经过4段阶梯升温区，到达点锡区，温度升至焊料熔融温度370度；
b. 通过步进电机控制XY平台移动，使引线框架（1）移动到点锡器下方，利用多点点锡技术，控制点锡器在引线框架（1）上点五滴焊料；
c. 继续运送到达整型区，对焊料进行压模整型，形成焊料层（2）；
d. 继续运送到达粘片区，采用焊接头上的橡胶吸嘴（4）吸取被封装芯片（3），利用多点装片拔高技术，将被封装芯片（3）通过焊料层（2）焊接到引线框架（1）上；
e. 继续运送到达降温区，进行阶梯降温，然后出料。
3.根据权利要求2所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，所述多点装片拔高技术，具体为：
（1）焊接头带动被封装芯片（3）快速到达焊料层（2）表面上方45~55微米处；
（2）以垂直与焊料层（2）表面的方向，继续慢速带动被封装芯片（3）下压到焊料层（2）表面；
（3）带动被封装芯片（3）继续下压到焊料层（2）表面下方18~22微米处；
（4）在设定的2ms内，焊接头快速带动被封装芯片（3）垂直向上拔高18~22微米，到达焊料层（2）表面；
（4）橡胶吸嘴（4）关闭真空，释放被封装芯片（3）。
4.根据权利要求2所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，在整个装片运送过程中，运送轨道中通入氢气和氮气混合保护气体，使引线框架15在高温下不被氧化，通过调压阀控制通入的氢气和氮气压力均为0.2Mpa，通过流量计控制通入氢气流量为1L/min，氮气流量为8L/min。
5.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，所述步骤二中，所述键合引线采用纯铝丝，所述纯铝丝与芯片电极的焊接功率设定为540mW，焊接压力设定220g，焊接时间为120ms；所述纯铝丝与引线脚焊接功率设定为650mW，焊接压力设定为320g，焊接时间为120ms。
6.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，步骤三中，所述塑封过程中温度控制在175℃±5℃。
7.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，步骤四中，所述固化过程中固化时间设定为6小时，固化温度设定为165℃±5℃，且固化后高温储存24h，存储的温度设定为150℃±5℃。
8.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，步骤五中，软化液进行飞边软化过程中的温度设定为110℃±5℃，所述全自动高压喷淋设备的压力设定为11-12Mpa。
9.根据权利要求1所述的一种硅NPN型功率晶体管的封装制作方法，其特征在于，步骤六中，所述电镀锡层的厚度不小于7 微米，且电镀的温度设定为8-10℃，电镀的时间设定为7-9分钟。
CN201711490822.2A 2017-12-30 2017-12-30 一种硅npn型功率晶体管的封装制作方法 Active CN108231612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711490822.2A CN108231612B (zh) 2017-12-30 2017-12-30 一种硅npn型功率晶体管的封装制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711490822.2A CN108231612B (zh) 2017-12-30 2017-12-30 一种硅npn型功率晶体管的封装制作方法

Publications (2)

Publication Number Publication Date
CN108231612A true CN108231612A (zh) 2018-06-29
CN108231612B CN108231612B (zh) 2020-05-12

Family

ID=62642119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711490822.2A Active CN108231612B (zh) 2017-12-30 2017-12-30 一种硅npn型功率晶体管的封装制作方法

Country Status (1)

Country Link
CN (1) CN108231612B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620047A (zh) * 2019-09-18 2019-12-27 纽威仕微电子（无锡）有限公司 一种基于陶瓷基板的小尺寸集成电路封装工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969383A (zh) * 2003-04-11 2007-05-23 费查尔德半导体有限公司 用于引脚模塑封装的倒装芯片的有窗孔或凹槽的引脚框架结构
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US20120025401A1 (en) * 2010-07-28 2012-02-02 Chu-Chung Lee Integrated circuit package with voltage distributor
CN103035545A (zh) * 2011-10-10 2013-04-10 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
CN103035535A (zh) * 2012-12-26 2013-04-10 常州银河世纪微电子有限公司 大电流/高压二极管的制备方法
CN204118038U (zh) * 2014-09-19 2015-01-21 无锡固电半导体股份有限公司 大功率晶体管粘片机
CN104779174A (zh) * 2015-03-23 2015-07-15 广东美的制冷设备有限公司 功率模块的制作方法
CN106941083A (zh) * 2015-09-23 2017-07-11 飞思卡尔半导体公司 具有散热片开口的包封半导体装置封装以及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969383A (zh) * 2003-04-11 2007-05-23 费查尔德半导体有限公司 用于引脚模塑封装的倒装芯片的有窗孔或凹槽的引脚框架结构
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US20120025401A1 (en) * 2010-07-28 2012-02-02 Chu-Chung Lee Integrated circuit package with voltage distributor
CN103035545A (zh) * 2011-10-10 2013-04-10 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
CN103035535A (zh) * 2012-12-26 2013-04-10 常州银河世纪微电子有限公司 大电流/高压二极管的制备方法
CN204118038U (zh) * 2014-09-19 2015-01-21 无锡固电半导体股份有限公司 大功率晶体管粘片机
CN104779174A (zh) * 2015-03-23 2015-07-15 广东美的制冷设备有限公司 功率模块的制作方法
CN106941083A (zh) * 2015-09-23 2017-07-11 飞思卡尔半导体公司 具有散热片开口的包封半导体装置封装以及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620047A (zh) * 2019-09-18 2019-12-27 纽威仕微电子（无锡）有限公司 一种基于陶瓷基板的小尺寸集成电路封装工艺

Also Published As

Publication number Publication date
CN108231612B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN102709203B (zh) 接合装置及接合方法
US9865560B2 (en) Methods of forming wire interconnect structures
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
US9960055B1 (en) Manufacturing method of semiconductor device
CN105895539A (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
CN108231612A (zh) 一种硅npn型功率晶体管的封装制作方法
CN202434509U (zh) 堆叠式半导体芯片封装结构
CN107342265A (zh) 扇出型封装结构及其制造方法
CN102651326B (zh) 一种半导体整流桥的制备方法
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN107342264A (zh) 扇出型封装结构及其制造方法
CN113113325A (zh) 多芯片倒装焊三层封装结构的底填灌封方法
CN104409370A (zh) 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法
JP2005150350A (ja) 半導体装置の製造方法
TWI453845B (zh) 半導體裝置之製造方法
CN201966243U (zh) 一种led封装焊点结构
CN205920989U (zh) 用于倒装芯片的led支架以及led
CN102856281A (zh) 半导体封装件及其制造方法
CN107492534A (zh) 细节距单ic芯片封装件及其制备方法
CN102130280A (zh) 一种led封装焊点结构及工艺
CN107399041B (zh) 一种铆合式封胶的led封装工艺
JP2005175175A (ja) スタッドバンプ形成方法、スタッドバンプを含む半導体装置及び製造方法
CN111916408A (zh) 一种半导体塑料封装结构及封装方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器
CN220543911U (zh) 一种晶圆级芯片的扇入型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant