CN107967908B - 显示基板及其驱动方法、显示面板 - Google Patents

Abstract

本发明提供了一种显示基板，其中每一个像素单元包括开关电路和控制电路，所述开关电路与对应的栅线、所述开关电路所在的像素单元的控制电路以及对应的像素电极连接，所述控制电路配置成在对应的控制信号线的控制下将对应的数据线上的数据信号传递至所述控制电路所在的像素单元的开关电路，并且n是不小于2的整数。还提供了包括上述显示基板的显示装置和用于上述显示基板的驱动方法。

Description

显示基板及其驱动方法、显示面板

技术领域

本发明一般地涉及显示领域。更具体地，本发明涉及一种显示基板、包括所述显示基板的显示面板，以及用于驱动所述显示基板的方法。

背景技术

在当前迅速发展的液晶显示技术中，薄膜晶体管（TFT）液晶显示器（LCD）以其大容量、高清晰度和高品质全真彩色等优点而受到人们的广泛青睐。TFT-LCD的一项重要性能指标是分辨率。TFT-LCD的分辨率表示有效显示区域内可以用作画面显示的发光点数目，其中将发光点称为像素。分辨率体现的是有效显示区域的像素总数，分辨率越高，画面的解析度也就越高。

一般地，人眼对垂直方向的像素数更敏感。拥有更高的垂直方向分辨率，画面的清晰度就更高。然而，垂直方向分辨率越高，则意味着需要用于驱动各行像素的栅线数目越多。对于使用栅极驱动集成电路驱动栅线的方案而言，栅线数目越多，栅极驱动集成电路的驱动通道数目越多，因而栅极驱动集成电路的价格越昂贵，并且扇出线的占用面积越大，使得TFT-LCD的边框越大。对于使用GOA电路驱动栅线的方案而言，栅线数目越多，所需的GOA单元越多，使得GOA电路功耗越大，并且TFT-LCD的边框越大。

鉴于上文，在本领域中存在对于改进的显示基板及其驱动方法、显示面板的需要。

发明内容

本发明的一个目的是提供一种显示基板及其驱动方法、显示面板，其能够至少部分地缓解或消除以上提到的现有技术中的问题中的一个或多个。

根据本发明的一个方面，提供了一种显示基板，包括矩阵布置的多个像素单元。所述多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元。显示基板还包括：沿像素单元的行方向延伸的多条栅线，所述多条栅线与所述多组像素单元一一对应；沿像素单元的列方向延伸的多条数据线，所述多条数据线与矩阵中的像素单元列一一对应；以及沿像素单元的行方向延伸的n条控制信号线，所述n条控制信号线与每一组像素单元中的n行像素单元一一对应。每一个像素单元包括开关电路和控制电路。所述开关电路与对应的栅线、所述开关电路所在的像素单元的控制电路以及对应的像素电极连接。所述控制电路配置成在对应的控制信号线的控制下将对应的数据线上的数据信号传递至所述控制电路所在的像素单元的开关电路。n是不小于2的整数。

在根据本发明的上述显示基板中，将多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元，并且每一组像素单元共用一条栅线，因此相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目大幅减少，从而有利于降低显示基板的成本、功耗，并且有利于减小显示基板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率大幅提升，从而有利于提高显示效果，提升产品的市场竞争力。

根据本发明的一些实施例，所述开关电路包括开关晶体管，所述开关晶体管的控制极与对应的栅线连接，所述开关晶体管的第一极与所述开关晶体管所在的像素单元的控制电路连接，并且所述开关晶体管的第二极与对应的像素电极连接。

根据本发明的一些实施例，所述n条控制信号线与每一组像素单元中的n行像素单元以顺序一一对应。也就是说，在这样的实施例中，在每一组像素单元中，沿像素单元的列方向，第一行像素单元与第一条控制信号线连接，第二行像素单元与第二条控制信号线连接，……，第n-1行像素单元与第n-1条控制信号线连接，并且第n行像素单元与第n条控制信号线连接。

根据本发明的一些实施例，所述n条控制信号线与奇数组像素单元中的n行像素单元以顺序一一对应，并且所述n条控制信号线与偶数组像素单元中的n行像素单元以逆序一一对应。也就是说，在这样的实施例中，在每一个奇数组像素单元中，沿像素单元的列方向，第一行像素单元与第一条控制信号线连接，第二行像素单元与第二条控制信号线连接，……，第n-1行像素单元与第n-1条控制信号线连接，并且第n行像素单元与第n条控制信号线连接；在每一个偶数组像素单元中，沿像素单元的列方向，第一行像素单元与第n条控制信号线连接，第二行像素单元与第n-1条控制信号线连接，……，第n-1行像素单元与第二条控制信号线连接，并且第n行像素单元与第一条控制信号线连接。

进一步地，在上述实施例中，可选地，沿像素单元的列方向，每一个偶数组像素单元中的第一行像素单元与前一组像素单元中的最后一行像素单元通过同一连接线连接到第n条控制信号线。也就是说，在每一个偶数组像素单元中的第一行像素单元与前一组像素单元中的最后一行像素单元之间，由于二者连接到相同的控制信号线，因此可以共用一条连接线连接到该控制信号线，从而进一步减少显示基板中的布线数目和复杂度。

根据本发明的一些实施例，所述控制电路包括控制晶体管。所述控制晶体管的控制极与对应的控制信号线连接，所述控制晶体管的第一极与对应的数据线连接，并且所述控制晶体管的第二极与所述控制晶体管所在的像素单元的开关晶体管的第一极连接。在这样的实施例中，控制晶体管与开关晶体管串联，并且配置成在其控制极所连接的控制信号线的控制下，将其第一极所连接的数据线上的数据信号传递至其第二极所连接的开关晶体管的第一极。

根据本发明的一些实施例，n等于2。在这样的实施例中，相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目减半，从而有利于降低显示基板的成本、功耗，并且有利于减小显示基板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率翻倍，从而有利于提高显示效果，提升产品的市场竞争力。

根据本发明的一些实施例，所述多条栅线与栅极驱动集成电路连接。也就是说，在这样的实施例中，所述多条栅线由外接的栅极驱动集成电路驱动。

根据本发明的一些实施例，所述多条栅线与GOA电路连接。也就是说，在这样的实施例中，直接将栅极驱动电路制作在阵列基板上，并且所述多条栅线由该GOA电路驱动。

根据本发明的另一方面，提供了一种显示面板，包括上述任一种显示基板。

在根据本发明的上述显示面板中，将多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元，并且每一组像素单元共用一条栅线，因此相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目大幅减少，从而有利于降低显示面板的成本、功耗，并且有利于减小显示面板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率大幅提升，从而有利于提高显示效果，提升产品的市场竞争力。

根据本发明的一些实施例，所述显示面板为液晶显示面板。

根据本发明的一些实施例，所述液晶显示面板基于低温多晶硅工艺制作。采用a-Si制作TFT开关，则由于a-Si的电子迁移率低于1cm²/V·s，TFT-LCD往更高精细度、更轻薄、更省电的方向发展受到制约。相比之下，通过采用工艺温度低于600℃的低温多晶硅LTPS技术，可以使TFT的电子迁移率达到300cm²/V·s，在提高像素写入能力的同时，使玻璃上集成电路系统成为可能。

根据本发明的又一方面，提供了一种用于上述任一种显示基板的驱动方法。该驱动方法包括将每一帧显示时间划分成n个显示时间段，在所述n个显示时间段内分别向所述n条控制信号线施加有效电平。在每一个显示时间段内，依次向所述多条栅线施加有效电平，向所述多条数据线分别施加与前一显示时间段极性相反的数据信号，其中向每一条数据线施加的数据信号的极性与向与所述数据线相邻的数据线施加的数据信号的极性相反，并且向每一条数据线施加的数据信号的极性在相邻帧之间反转。

在上述驱动方法中，在一帧画面刷新结束时，相邻像素单元的像素电压保持极性相反，从而能够有效地抑制显示基板闪烁。

另外，上述显示面板和驱动方法具有与以上描述的显示基板对应或类似的实施例和优点，在此不再赘述。

应理解到，以上的一般描述和下文的细节描述仅是示例性和解释性的，并非旨在以任何方式限制本发明。

附图说明

参照示出本发明的实施例的附图，现在将更加详细地描述本发明的这些和其它方面，其中附图未必是按照比例绘制的，而是将重点放在图示本发明的原理上。在附图中：

图1示意性地图示了根据本发明的实施例的显示基板的顶视图。

图2示意性地图示了根据本发明的另一实施例的显示基板的顶视图。

图3示意性地图示了根据本发明的又一实施例的显示基板的顶视图。

图4示意性地图示了如图1所示的显示基板的驱动方法的时序图。

图5示意性地图示了如图4所示的驱动方法的像素电压极性图。

图6示意性地图示了如图2所示的显示基板的驱动方法的时序图。

图7示意性地图示了如图6所示的驱动方法的像素电压极性图。

图8示意性地图示了如图3所示的显示基板的驱动方法的时序图。

图9示意性地图示了如图8所示的驱动方法的像素电压极性图。

图10示意性地图示了列反转驱动方式的像素电压极性图。

贯穿各图，相同的附图标记用于指代相同的部分。

通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域普通技术人员说明本发明的概念。

具体实施方式

现在将参照附图在下文更全面地描述本发明，在附图中示出本发明的实施例。然而，本发明可以以许多不同形式体现并且不应当解释为限于本文所阐述的实施例；而是，为了完整性和透彻性并且为了向技术人员全面地传达本发明的范围而提供这些实施例。

图1图示了根据本发明的一个实施例的显示基板的顶视图。如图1所示，显示基板100包括矩阵布置的多个像素单元P1、P2、P3、P4……。多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括两行像素单元。显示基板100包括沿像素单元的行方向延伸的多条栅线G1、G2、G3……，其中第一栅线G1与第一组像素单元连接，第二栅线G2与第二组像素单元连接，第三栅线G3与第三组像素单元连接，以此类推。显示基板100包括沿像素单元的列方向延伸的多条数据线D1、D2、D3……，其中第一数据线D1与第一列像素单元连接，第二数据线D2与第二列像素单元连接，第三数据线D3与第三列像素单元连接，以此类推。显示基板100还包括沿像素单元的行方向延伸的两条控制信号线V1、V2，其中第一控制信号线V1与每一组像素单元中的第一行像素单元连接，第二控制信号线V2与每一组像素单元中的第二行像素单元连接。每一个像素单元包括开关电路T1和控制电路T2。开关电路T1与对应的栅线G1、G2、G3……、该开关电路所在的像素单元的控制电路T2以及对应的像素电极（未示出）连接。控制电路T2配置成在对应的控制信号线V1、V2的控制下将对应的数据线D1、D2、D3……上的数据信号传递至该控制电路T2所在的像素单元的开关电路。

在如图1所示的显示基板中，将多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括两行像素单元，并且每一组像素单元共用一条栅线。因此，相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目减半，从而有利于降低显示基板的成本、功耗，并且有利于减小显示基板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率翻倍，从而有利于提高显示效果，提升产品的市场竞争力。

应当指出的是，本发明的概念不限于每一组像素单元包括两行像素单元。在本发明的其它实施例中，每一组像素单元可以包括三行或甚至更多行像素单元。例如，如图2所示，每一组像素单元包括三行像素单元。在该情况下，显示基板200包括沿像素单元的行方向延伸的三条控制信号线V1、V2、V3，其中第一控制信号线V1与每一组像素单元中的第一行像素单元连接，第二控制信号线V2与每一组像素单元中的第二行像素单元连接，并且第三控制信号线V3与每一组像素单元中的第三行像素单元连接。与图1类似地，在显示基板200中，每一个像素单元包括开关电路T1和控制电路T2。开关电路T1与对应的栅线G1、G2、G3……、该开关电路所在的像素单元的控制电路T2以及对应的像素电极（未示出）连接。控制电路T2配置成在对应的控制信号线V1、V2、V3的控制下将对应的数据线D1、D2、D3……上的数据信号传递至该控制电路T2所在的像素单元的开关电路。

因此，一般地，在本发明所提供的显示基板中，每一组像素单元包括n行像素单元，并且显示基板包括沿像素单元的行方向延伸的n条控制信号线。所述n条控制信号线与每一组像素单元中的n行像素单元一一对应。具体地，n是不小于2的整数。

在根据本发明的上述显示基板中，将多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元，并且每一组像素单元共用一条栅线，因此相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目大幅减少，从而有利于降低显示基板的成本、功耗，并且有利于减小显示基板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率大幅提升，从而有利于提高显示效果，提升产品的市场竞争力。

进一步地，如图1和2所示，所述n条控制信号线与每一组像素单元中的n行像素单元以顺序一一对应。也就是说，在这样的实施例中，在每一组像素单元中，沿像素单元的列方向，第一行像素单元与第一控制信号线V1连接，第二行像素单元与第二控制信号线V2连接，……，第n-1行像素单元与第n-1条控制信号线连接，并且第n行像素单元与第n条控制信号线连接。

可替换地，所述n条控制信号线与奇数组像素单元中的n行像素单元以顺序一一对应，并且所述n条控制信号线与偶数组像素单元中的n行像素单元以逆序一一对应。例如，如图3所示，以n=2为例，在每一个奇数组像素单元中，沿像素单元的列方向，第一行像素单元与第一控制信号线V1连接，第二行像素单元与第二控制信号线V2连接；在每一个偶数组像素单元中，沿像素单元的列方向，第一行像素单元与第二控制信号线V2连接，第二行像素单元与第一控制信号线V1连接。

可选地，在上述实施例中，沿像素单元的列方向，每一组像素单元中的第一行像素单元与前一组像素单元中的最后一行像素单元通过同一连接线连接到对应的控制信号线。例如，如图3所示，沿像素单元的列方向，第二组像素单元中的第一行像素单元与第一组像素单元中的最后一行像素单元共用一条连接线连接到第二控制信号线V2，第三组像素单元中的第一行像素单元与第二组像素单元中的最后一行像素单元共用一条连接线连接到第一控制信号线V1从而进一步减少显示基板中的布线数目和复杂度。

在示例实施例中，如图1-3所示，开关电路T1可以包括开关晶体管。开关晶体管的控制极与对应的栅线G1、G2、G3……连接，开关晶体管的第一极与该开关晶体管所在的像素单元的控制电路T2连接，并且开关晶体管的第二极与对应的像素电极连接。可选地，控制电路T2可以包括控制晶体管。控制晶体管的控制极与对应的控制信号线V1、V2、V3……连接，控制晶体管的第一极与对应的数据线D1、D2、D3……连接，并且控制晶体管的第二极与该控制晶体管所在的像素单元的开关晶体管T1的第一极连接。在这样的实施例中，控制晶体管与开关晶体管串联，并且配置成在其控制极所连接的控制信号线的控制下，将其第一极所连接的数据线上的数据信号传递至其第二极所连接的开关晶体管的第一极。

尽管在图1-3中以控制晶体管为例示出控制电路的实施方式，但是本发明不限于此。如本领域技术人员将领会到的，控制电路可以采用任何具有选通功能的电路，例如多路选择器等。

在本公开的实施例中，栅线可以与外接的栅极驱动集成电路连接。在这样的实施例中，显示基板的边框由栅极驱动集成电路的宽度、驱动通道的宽度以及扇出线的宽度之和决定。通过减少栅线数目，使得栅极驱动集成电路的驱动通道数目减少，因而栅极驱动集成电路的价格降低，并且显示基板的边框减小。

可替换地，在本公开的其它实施例中，栅线可以与GOA电路连接。在这样的实施例中，显示基板的边框由GOA电路的宽度决定。通过减少栅线数目，使得所需的GOA单元数目减少，因而降低GOA电路的功耗，并且显示基板的边框减小。

根据本发明的另一方面，提供了一种显示面板，包括上述任一种显示基板。该显示面板本身可以是最终的显示产品，或者可以采用合适的外壳进行封装，以提供最终的显示产品。

在这样的显示面板中，将多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元，并且每一组像素单元共用一条栅线，因此相比于每一行像素单元与一条栅线连接的现有技术方案，如果实现相同的垂直方向分辨率，则栅线数目大幅减少，从而有利于降低显示面板的成本、功耗，并且有利于减小显示面板的边框大小，提高有效显示区域的比例；如果采用相同数目的栅线，则垂直方向分辨率大幅提升，从而有利于提高显示效果，提升产品的市场竞争力。

具体地，在示例实施例中，显示面板为液晶显示面板。

在示例实施例中，上述液晶显示面板可以基于低温多晶硅工艺制作。采用a-Si制作TFT开关，则由于a-Si的电子迁移率低于1cm²/V·s，TFT-LCD往更高精细度、更轻薄、更省电的方向发展受到制约。相比之下，通过采用工艺温度低于600℃的低温多晶硅LTPS技术，可以使TFT的电子迁移率达到300cm²/V·s，在提高像素写入能力的同时，使玻璃上集成电路系统成为可能。

本发明的另一方面提供了用于上述任一种显示基板的驱动方法。在该驱动方法中，将每一帧显示时间划分成n个显示时间段，在所述n个显示时间段内分别向所述n条控制信号线施加有效电平。在每一个显示时间段内，依次向所述多条栅线施加有效电平，向所述多条数据线分别施加与前一显示时间段极性相反的数据信号，其中向每一条数据线施加的数据信号的极性与向与所述数据线相邻的数据线施加的数据信号的极性相反，并且向每一条数据线施加的数据信号的极性在相邻帧之间反转。

如本文中所使用的，术语“有效电平”是使得相应晶体管导通的电平。具体地，如果开关晶体管和控制晶体管为P型晶体管，则栅线和控制信号线的有效电平为低电平；如果开关晶体管和控制晶体管为N型晶体管，则栅线和控制信号线的有效电平为高电平。

在上述驱动方法中，在一帧画面刷新结束时，相邻像素单元的像素电压保持极性相反，从而能够有效地抑制显示基板闪烁。

具体地，图4示意性地图示了如图1所示的显示基板的驱动方法的时序图。以下，以开关晶体管T1和控制晶体管T2为N型晶体管为例进行描述。然而，如本领域技术人员将领会到的，该驱动方法类似地适用于P型晶体管。

如图4所示，将每一帧显示时间划分成两个显示时间段S1和S2。在第一显示时间段S1和第二显示时间段S2内分别向两条控制信号线V1和V2施加高电平。在每一个显示时间段S1或S2内，依次向多条栅线G1、G2、G3……G_n施加高电平。在第二显示时间段S2内，向多条数据线D1、D2、D3……分别施加与第一显示时间段S1极性相反的数据信号。在各帧内，向每一条数据线D1、D2、D3……施加的数据信号的极性与向与其相邻的数据线施加的数据信号的极性始终相反，并且向每一条数据线D1、D2、D3……施加的数据信号的极性在相邻帧FN和F（N+1）之间反转。

以帧FN为例，在第一显示时间段S1内，向第一控制信号线V1施加高电平，使得第一行像素单元、第三行像素单元、第五行像素单元的控制晶体管T2导通；向第二控制信号线V2施加低电平，使得第二行像素单元、第四行像素单元、第六行像素单元的控制晶体管T2截止；向第一数据线D1施加正极性数据信号，向第二数据线D2施加负极性数据信号，向第三数据线D3施加正极性数据信号，以此类推。在第一子显示时间段S1-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S1-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S1-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S1-1内，第一数据线D1通过像素单元P11的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P12的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P13的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第二子显示时间段S1-2内，第一数据线D1通过像素单元P31的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P32的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P33的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第三子显示时间段S1-3内，第一数据线D1通过像素单元P51的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P52的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P53的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推。

在第二显示时间段S2内，向第一控制信号线V1施加低电平，使得第一行像素单元、第三行像素单元、第五行像素单元的控制晶体管T2截止；向第二控制信号线V2施加高电平，使得第二行像素单元、第四行像素单元、第六行像素单元的控制晶体管T2导通；向第一数据线D1施加负极性数据信号，向第二数据线D2施加正极性数据信号，向第三数据线D3施加负极性数据信号，以此类推。在第一子显示时间段S2-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S2-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S2-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S2-1内，第一数据线D1通过像素单元P21的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P22的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P23的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第二子显示时间段S2-2内，第一数据线D1通过像素单元P41的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P42的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P43的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第三子显示时间段S2-3内，第一数据线D1通过像素单元P61的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P62的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P63的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推。

图5示意性地图示了如图4所示的驱动方法在一帧画面刷新结束时的像素电压极性图。如图5所示，在第N帧FN中，在列方向上像素电压的极性每一行反转一次，并且在行方向上相邻的像素电压的极性相反。进一步地，在第F（N+1）中，每一个像素单元的像素电压的极性均与在前一帧FN中的相反。

从图5可以看出，如图4所示的驱动方法采用点反转，即在同一帧画面中，每一个像素单元与自己相邻的上下左右四个像素单元保持相反的极性，并且在下一帧画面中，所有像素单元的像素电压极性同时反转。通过这样的处理，闪烁抑制细化到每个像素单元，因此具有最佳的闪烁抑制效果，但是由于点反转属于高频率反转，因此功耗较大。

图6示意性地图示了如图2所示的显示基板的驱动方法的时序图。以下，以开关晶体管T1和控制晶体管T2为N型晶体管为例进行描述。然而，如本领域技术人员将领会到的，该驱动方法类似地适用于P型晶体管。

如图6所示，将每一帧显示时间划分成三个显示时间段S1、S2、S3。在第一显示时间段S1、第二显示时间段S2和第三显示时间S3内分别向三条控制信号线V1、V2和V3施加高电平。在每一个显示时间段S1或S2或S3内，依次向多条栅线G1、G2、G3……G_n施加高电平。在第二显示时间段S2内，向多条数据线D1、D2、D3……分别施加与第一显示时间段S1和第三显示时间段S3极性相反的数据信号。在各帧内，向每一条数据线D1、D2、D3……施加的数据信号的极性与向与其相邻的数据线施加的数据信号的极性始终相反，并且向每一条数据线D1、D2、D3……施加的数据信号的极性在相邻帧FN和F（N+1）之间反转。

以帧FN为例，在第一显示时间段S1内，向第一控制信号线V1施加高电平，使得第一行像素单元、第四行像素单元、第七行像素单元的控制晶体管T2导通；向第二控制信号线V2和第三控制信号线V3施加低电平，使得第二行像素单元、第三行像素单元、第五行像素单元、第六行像素单元、第八行像素单元、第九行像素单元的控制晶体管T2截止；向第一数据线D1施加正极性数据信号，向第二数据线D2施加负极性数据信号，向第三数据线D3施加正极性数据信号，以此类推。在第一子显示时间段S1-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S1-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S1-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S1-1内，第一数据线D1通过像素单元P11的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P12的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P13的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第二子显示时间段S1-2内，第一数据线D1通过像素单元P41的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P42的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P43的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第三子显示时间段S1-3内，第一数据线D1通过像素单元P71的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P72的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P73的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推。

在第二显示时间段S2内，向第一控制信号线V1和第三控制信号线V3施加低电平，使得第一行像素单元、第四行像素单元、第七行像素单元、第三行像素单元、第六行像素单元、第九行像素单元的控制晶体管T2导通；向第二控制信号线V2施加高电平，使得第二行像素单元、第五行像素单元、第八行像素单元的控制晶体管T2导通；向第一数据线D1施加负极性数据信号，向第二数据线D2施加正极性数据信号，向第三数据线D3施加负极性数据信号，以此类推。在第一子显示时间段S2-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S2-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S2-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S2-1内，第一数据线D1通过像素单元P21的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P22的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P23的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第二子显示时间段S2-2内，第一数据线D1通过像素单元P51的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P52的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P53的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第三子显示时间段S2-3内，第一数据线D1通过像素单元P81的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P82的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P83的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推。

在第三显示时间段S3内，向第一控制信号线V1和第二控制信号线V2施加低电平，使得第一行像素单元、第二行像素单元、第四行像素单元、第五行像素单元、第七行像素单元、第八行像素单元的控制晶体管T2截止；向第三控制信号线V3施加高电平，使得第三行像素单元、第六行像素单元、第九行像素单元的控制晶体管T2导通；向第一数据线D1施加正极性数据信号，向第二数据线D2施加负极性数据信号，向第三数据线D3施加正极性数据信号，以此类推。在第一子显示时间段S3-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S3-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S3-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S3-1内，第一数据线D1通过像素单元P31的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P32的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P33的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第二子显示时间段S3-2内，第一数据线D1通过像素单元P61的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P62的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P63的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第三子显示时间段S3-3内，第一数据线D1通过像素单元P91的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P92的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P93的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推。

图7示意性地图示了如图6所示的驱动方法在一帧画面刷新结束时的像素电压极性图。如图7所示，在第N帧FN中，对于每四行像素电压，第二行像素电压的极性相对于第一行像素电压的极性反转，第三行像素电压的极性相对于第二行像素电压的极性反转，第四行像素电压的极性保持与第三行像素电压的极性相同。对于下四行像素电压，第一行像素电压的极性相对于前四行像素电压中的第四行像素电压的极性反转，并且其它行像素电压的情况与前四行类似。进一步地，如图7所示，在第N帧FN中，在行方向上相邻的像素电压的极性相反。在第F（N+1）中，每一个像素单元的像素电压的极性均与在前一帧FN中的相反。

从图7可以看出，在如图6所示的驱动方法中，数据信号的频率低于点反转驱动方式，因此，该驱动方式的功耗比点反转驱动方式的功耗低。

图8示意性地图示了如图3所示的显示基板的驱动方法的时序图。以下，以开关晶体管T1和控制晶体管T2为N型晶体管为例进行描述。然而，如本领域技术人员将领会到的，该驱动方法类似地适用于P型晶体管。

如图8所示，将每一帧显示时间划分成两个显示时间段S1和S2。在第一显示时间段S1和第二显示时间段S2内分别向两条控制信号线V1和V2施加高电平。在每一个显示时间段S1或S2内，依次向多条栅线G1、G2、G3……G_n施加高电平。在第二显示时间段S2内，向多条数据线D1、D2、D3……分别施加与第一显示时间段S1极性相反的数据信号。在各帧内，向每一条数据线D1、D2、D3……施加的数据信号的极性与向与其相邻的数据线施加的数据信号的极性始终相反，并且向每一条数据线D1、D2、D3……施加的数据信号的极性在相邻帧FN和F（N+1）之间反转。

以帧FN为例，在第一显示时间段S1内，向第一控制信号线V1施加高电平，使得第一行像素单元、第四行像素单元、第五行像素单元的控制晶体管T2导通；向第二控制信号线V2施加低电平，使得第二行像素单元、第三行像素单元、第六行像素单元的控制晶体管T2截止；向第一数据线D1施加正极性数据信号，向第二数据线D2施加负极性数据信号，向第三数据线D3施加正极性数据信号，以此类推。在第一子显示时间段S1-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S1-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S1-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S1-1内，第一数据线D1通过像素单元P11的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P12的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P13的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第二子显示时间段S1-2内，第一数据线D1通过像素单元P41的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P42的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P43的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推；在第三子显示时间段S1-3内，第一数据线D1通过像素单元P51的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第二数据线D2通过像素单元P52的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第三数据线D3通过像素单元P53的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，以此类推。

在第二显示时间段S2内，向第一控制信号线V1施加低电平，使得第一行像素单元、第四行像素单元、第五行像素单元的控制晶体管T2截止；向第二控制信号线V2施加高电平，使得第二行像素单元、第三行像素单元、第六行像素单元的控制晶体管T2导通；向第一数据线D1施加负极性数据信号，向第二数据线D2施加正极性数据信号，向第三数据线D3施加负极性数据信号，以此类推。在第一子显示时间段S2-1内，向第一栅线G1施加高电平，使得第一组像素单元的开关晶体管T1导通；在第二子显示时间段S2-2内，向第二栅线G2施加高电平，使得第二组像素单元的开关晶体管T1导通；在第三子显示时间段S2-3内，向第三栅线G3施加高电平，使得第三组像素单元的开关晶体管T1导通；以此类推。作为结果，在第一子显示时间段S2-1内，第一数据线D1通过像素单元P21的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P22的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P23的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第二子显示时间段S2-2内，第一数据线D1通过像素单元P31的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P32的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P33的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推；在第三子显示时间段S2-3内，第一数据线D1通过像素单元P61的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，第二数据线D2通过像素单元P62的控制晶体管T2和开关晶体管T1向像素电极施加正极性数据信号，第三数据线D3通过像素单元P63的控制晶体管T2和开关晶体管T1向像素电极施加负极性数据信号，以此类推。

图9示意性地图示了如图8所示的驱动方法在一帧画面刷新结束时的像素电压极性图。如图9所示，在第N帧FN中，在列方向上像素电压的极性每两行反转一次，并且在行方向上相邻的像素电压的极性相反。进一步地，在第F（N+1）中，每一个像素单元的像素电压的极性均与在前一帧FN中的相反。

从图9可以看出，如图8所示的驱动方法采用列2点反转，即在每一列上以两个像素单元为单位正负极性反转，相邻的两列像素单元则以列为单位正负极性反转。通过这样的处理，邻近几个像素单元的闪烁波形产生的相位差使得列2点反转驱动方式的闪烁效果可以接近于点反转驱动方式的闪烁效果。数据驱动IC以两个寻址时间为单位，反转数据信号电压。数据信号的频率介于点反转和列反转之间，因此，该列2点反转驱动方式的功耗高于列反转驱动方式，但比点反转驱动方式的功耗低。

如本领域技术人员所知的，“列反转”驱动方式是指相邻数据线上对应的像素单元以列为单位正负极性反转，并且在下一帧画面中，所有像素单元的像素电压极性同时反转，如图10所示。在列反转驱动方式中，由于相邻两列的闪烁波形存在相位差，因此一定程度上起到抑制闪烁的作用，但是由于每一列上所有子像素的闪烁波形之间没有相位差，因此容易引起列方向上的线闪烁。由于列反转属于低频率反转，因此功耗最低。

需要指出的是，尽管在以上各实施例中，以每一组像素单元包括连续的像素单元行为例来阐述本发明的概念，但是本发明不限于此。在其它实施例中，每一组像素单元可以包括n行不连续的像素单元行。例如，第一组像素单元可以包括奇数行像素单元，第二组像素单元可以包括偶数行像素单元，等等。

本发明可以广泛地应用于采用a-Si、氧化物、LTPS、HTPS等工艺制作的各种TFTLCD和其它具有显示功能的装置和设备。特别地，当n等于2时，本发明的实施例尤其适合于基于LTPS工艺制作的LCD显示面板，因为在该实施例中，第一控制信号线V1和第二控制信号线V2的有效电平时间均为半帧，使得每一个像素单元的开关晶体管的偏压时间较长，而LTPS TFT的导通电流对偏压较不敏感，因此不易出现衰减。

本领域技术人员将认识到，本发明绝不限于以上描述的示例实施例。相反，在所附权利要求的范围内，许多修改和变型是可能的。例如，其它组件可以添加到所描述的装置或者从所描述的装置移除。其它实施例可以在本发明的范围内。此外，在权利要求中，词语“包括”不排除其它元件或步骤。在相互不同的从属权利要求中叙述的某些措施的简单事实并不表示不能使用这些措施的组合来获益。

Claims (13)

1.一种显示基板，包括：

矩阵布置的多个像素单元，所述多个像素单元沿像素单元的列方向划分成多组像素单元，每一组像素单元包括n行像素单元；

沿像素单元的行方向延伸的多条栅线，所述多条栅线与所述多组像素单元一一对应，其中所述多条栅线被配置用于在每一帧显示时间的n个显示时间段中的每一显示时间段内被依次施加有效电平；

沿像素单元的列方向延伸的多条数据线，所述多条数据线与矩阵中的像素单元列一一对应；以及

沿像素单元的行方向延伸的n条控制信号线，所述n条控制信号线与每一组像素单元中的n行像素单元一一对应，其中所述n条控制信号线被配置用于在每一帧显示时间的n个显示时间段被分别施加有效电平；

其中，

每一个像素单元包括开关电路和控制电路，

所述开关电路与对应的栅线、所述开关电路所在的像素单元的控制电路以及对应的像素电极连接，

所述控制电路配置成在对应的控制信号线的控制下将对应的数据线上的数据信号传递至所述控制电路所在的像素单元的开关电路，并且

n是不小于2的整数。

2.如权利要求1所述的显示基板，其中所述开关电路包括开关晶体管，所述开关晶体管的控制极与对应的栅线连接，所述开关晶体管的第一极与所述开关晶体管所在的像素单元的控制电路连接，并且所述开关晶体管的第二极与对应的像素电极连接。

3.如权利要求1所述的显示基板，其中所述n条控制信号线与每一组像素单元中的n行像素单元以顺序一一对应。

4.如权利要求1所述的显示基板，其中所述n条控制信号线与奇数组像素单元中的n行像素单元以顺序一一对应，并且所述n条控制信号线与偶数组像素单元中的n行像素单元以逆序一一对应。

5.如权利要求4所述的显示基板，其中沿像素单元的列方向，每一个偶数组像素单元中的第一行像素单元与前一组像素单元中的最后一行像素单元通过同一连接线连接到第n条控制信号线。

6.如权利要求2所述的显示基板，其中所述控制电路包括控制晶体管，所述控制晶体管的控制极与对应的控制信号线连接，所述控制晶体管的第一极与对应的数据线连接，并且所述控制晶体管的第二极与所述控制晶体管所在的像素单元的开关晶体管的第一极连接。

7.如权利要求1所述的显示基板，其中n等于2。

8.如权利要求1-7中任一项所述的显示基板，其中所述多条栅线与栅极驱动集成电路连接。

9.如权利要求1-7中任一项所述的显示基板，其中所述多条栅线与GOA电路连接。

10.一种显示面板，包括权利要求1-9中任一项所述的显示基板。

11.如权利要求10所述的显示面板，其中所述显示面板为液晶显示面板。

12.如权利要求11所述的显示面板，其中所述液晶显示面板基于低温多晶硅工艺制作。

13.一种权利要求1-9中任一项所述的显示基板的驱动方法，包括：

将每一帧显示时间划分成n个显示时间段，在所述n个显示时间段内分别向所述n条控制信号线施加有效电平，并且

在每一个显示时间段内，

依次向所述多条栅线施加有效电平；

向所述多条数据线分别施加与前一显示时间段极性相反的数据信号，

其中，向每一条数据线施加的数据信号的极性与向与所述数据线相邻的数据线施加的数据信号的极性相反，并且向每一条数据线施加的数据信号的极性在相邻帧之间反转。

Images