[go: up one dir, main page]

CN107924653A - 图像显示装置 - Google Patents

图像显示装置 Download PDF

Info

Publication number
CN107924653A
CN107924653A CN201680047226.4A CN201680047226A CN107924653A CN 107924653 A CN107924653 A CN 107924653A CN 201680047226 A CN201680047226 A CN 201680047226A CN 107924653 A CN107924653 A CN 107924653A
Authority
CN
China
Prior art keywords
pixel
substrate
light emitting
led chip
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680047226.4A
Other languages
English (en)
Other versions
CN107924653B (zh
Inventor
井口胜次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN202010071004.4A priority Critical patent/CN111261639A/zh
Publication of CN107924653A publication Critical patent/CN107924653A/zh
Application granted granted Critical
Publication of CN107924653B publication Critical patent/CN107924653B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H10H20/8513—Wavelength conversion materials having two or more wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

衬底基板包括：具有第一主面(110a)和第二主面(110b)的第一基板(110)；以及配设在第一主面或者第二主面上的第一配线部件。像素基板包括：具有第三主面(201a)和第四主面(201b)的第二基板(201)；搭载在第三主面上的、多个发光元件(202)、驱动器IC(205)以及外部连接端子；以及配设在第三主面或者第四主面上的第二配线部件(206)。驱动器IC用于驱动多个发光元件。外部连接端子用于接收从像素基板外部供给的输入信号。第二基板(201)与第一基板(110)以第一主面与第四主面对置的方式层叠配置。第二配线部件通过通孔(215)与第一配线部件电连接。

Description

图像显示装置
技术领域
本发明涉及将多个像素部二维地排列而成的图像显示装置。
本申请针对2015年9月11日提出申请的日本特愿2015-179405号而主张优先权利益，通过参照该申请，从而将其内容全部包含于本文中。
背景技术
作为平面型的图像显示装置(以下，也称作显示器)，已知液晶方式、有机EL(Electro Luminescence：电致发光)方式以及无机EL方式。
就液晶方式而言，由于使用液晶快门以及滤色器通过来自背光的白色光形成图像，所以对比度受到限制。另外，由于光的利用效率低，所以存在耗电增高的趋势。进而，由于红色(R)、绿色(G)、蓝色(B)的滤色器的透过区域宽，与邻接的区域存在重叠，所以色域变窄。
与此相对，在对比度、耗电以及色纯度方面，有机EL方式胜过液晶方式。但是，由于与液晶方式相比制造困难，所以还没有达到规范的销售。此外，最近，组合了白色EL和滤色器的有机EL显示器开始销售，其对比度得到改善，但关于色域和耗电却没有看到较大的改善。
无机EL方式是在画面上铺满使用化合物半导体形成的使发光RGB各色的发光元件来形成图像的方式。无机EL显示器正在朝向赛马场或者体育场等使用超大型显示器的发展实用化。例如，在2012年美国举办的国际家电展中，展示了叫做“Crystal LED Display”的55英寸全高清标准的原型机(例如参照非专利文献1)。
就液晶显示器和有机EL显示器而言，由于在玻璃基板上形成薄膜晶体管，并在其上形成液晶或有机EL层，所以显示器越是大型工序越复杂，存在成品率降低且价格上升的问题。此外，为了确保在进行薄膜处理上必需的耐热性和强度，厚厚的玻璃基板是必需的，所以存在显示器的重量增加的问题。针对这些问题，也进行了在柔性的树脂基板上形成显示器这样的尝试，但现状是与商品化相距甚远。另外，还开始了在树脂基板上形成薄膜晶体管的尝试，但尚未达到能经受实际应用的水平。
另一方面，就无机EL显示器而言，由于在性能上优于液晶显示器和有机EL显示器，所以迄今为止提出了各种制造方法。但尚未实现适合大量生产的实用结构。尚未达到量产化。
作为无机EL显示器的制造方法，例如在日本专利第4082242号公报(专利文献1)公开了如下的方法：将LED(Light Emitting Device：发光器件)芯片配置在临时保持基板上，然后将LED芯片嵌入转印基板的粘接层，使粘接层固化之后，形成配线层，再次贴设至支撑基板并剥下上述转印基板，然后在上述粘接层上开设接触孔，形成另一配线，由此在上述支撑基板上形成LED芯片阵列。
另外，在日本专利第4491948号公报(专利文献2)公开了如下的方法：通过使用激光照射剥离技术从排列LED芯片而得到的微芯片阵列进行间隔转印，从而在另一基板上形成间距扩大为芯片尺寸的几乎整数倍的LED芯片排列，并将其再次转印至支撑基板上。
在日本专利第4479827号公报(专利文献3)中，将形成有p侧电极的LED芯片从化合物半导体生长用基板剥下并转印至临时固定用基板，在临时固定用基板上还形成有n侧电极，通过激光剥离技术向中继基板进行间隔转印。通过将这样排列而成的R、G、B的各LED芯片分别转印到第一转印基板上，从而形成像素阵列，并在该基板上形成透明电极以及n侧金属配线。进而，在从第一转印基板向发光单元基板转印之后，开设p侧接触孔，形成p侧配线，并将其经由第二转印基板向显示装置用基板贴设。在显示装置用基板上形成有驱动用配线层，经过用于将与LED芯片连接的p侧配线以及n侧配线与驱动用配线连接的接触孔形成工序以及配线工序，从而完成显示装置。
现有技术文献
专利文献
专利文献1：日本专利第4082242号公报
专利文献2：日本专利第4491948号公报
专利文献3：日本专利第4479827号公报
非专利文献
非专利文献1：开发大画面/高画质优异的下一代显示器“Crystal LED Display”、[online]、2012年1月10日、互联网〈URL:http://www.sony.co.jp/SonyInfo/News/Press/201201/12～005/〉
发明内容
本发明所要解决的技术问题
在上述专利文献1至3所公开的制造方法中，存在如下所示的技术问题。
第一，由于需要在画面尺寸的基板上多次实施接触孔形成和配线形成等工序，所以在玻璃基板等较硬基板上进行的光刻、干法蚀刻、薄膜沉积等玻璃基板处理工序是不可或缺的。因此，难以在柔性基板上形成LED显示器。另外，由于这样的玻璃基板处理需要曝光装置、抗蚀剂涂覆显影装置、干法蚀刻装置、溅射装置、清洁装置等昂贵的设备，所以制造出的LED显示器必然昂贵。
第二，由于在显示器完成之前LED芯片不能通电，因此在显示器完成之前，无法发现由于LED芯片的不良等导致的像素缺陷。另外，由于LED芯片被结合在玻璃基板上，所以在显示器完成之后进行修复是非常困难的。其结果，较低的成品率以及昂贵的修复成本可成为成本上升的要因。
第三，由于只能进行简单的矩阵驱动，所以在大画面的情况下，会产生信号延迟导致的显示延迟等问题。
本发明是为了解决这样的问题而作成的发明，其目的在于提供能在柔性基板上制造且以高成品率制造具有高画质的超大型图像显示装置的技术。
解决问题的手段
基于本发明的一个样态的图像显示装置，是将多个像素部二维地排列而成的图像显示装置，其具备：衬底基板；以及多个像素基板。多个像素基板排列配置在衬底基板上，且分别构成有至少一个像素部。衬底基板包括：第一基板，该第一基板具有第一主面和位于与第一主面相反的一侧的第二主面；以及第一配线部件，该第一配线部件配设在第一主面或者第二主面上。像素基板包括：第二基板，该第二基板具有第三主面和位于与第三主面相反的一侧的第四主面；多个发光元件，该多个发光元件搭载在第三主面上；驱动电路，该驱动电路搭载在第三主面上，且用于驱动多个发光元件；外部连接端子，该外部连接端子形成在第三主面上，且用于接收从像素基板外部供给的输入信号；以及第二配线部件，该第二配线部件配设在第三主面或者第四主面上，且与多个发光元件、驱动电路以及外部连接端子电连接。第二基板与第一基板以第一主面与上述第四主面对置的方式层叠配置，并且第二配线部件与第一配线部件电连接。
优选地，在像素基板中，针对每个像素部进行发光元件的发光特性是否正常的检查，将包括发光特性不正常的发光元件的像素部从像素基板切除。
优选地，多个发光元件包括红色发光元件、绿色发光元件以及蓝色发光元件。红色发光元件、绿色发光元件以及蓝色发光元件分别由化合物半导体发光元件或者化合物半导体发光元件与波长转换层的组合构成。
优选地，驱动电路包括形成在单晶硅基板上的晶体管。
优选地，第一基板是具有柔性的薄膜基板。
发明效果
根据本发明的一个样态，能够提供在柔性基板上的制造容易且以高成品率制造具有高画质的超大型图像显示装置的技术。
附图说明
图1是表示本发明的第一实施方式所涉及的图像显示装置的整体结构的图。
图2是表示像素阵列部中的像素部的概略结构的图。
图3是表示像素部的电路结构的一例的图。
图4是示意性地表示图1中示出的显示器中的像素阵列部的俯视图。
图5是用于说明第一实施方式所涉及的图像显示装置的制造方法的流程图。
图6是示意性地表示衬底基板的俯视图。
图7是沿着图6中示出的线段A-A的剖视图(图7(1))、以及沿着图6中示出的线段B-B的剖视图(图7(2))。
图8是示意性地表示像素基板的俯视图。
图9是沿着图8中示出的线段C-C的剖视图。
图10是绿色LED芯片的剖视图。
图11是在衬底基板上配置了像素基板的状态下的沿着图6以及图8中示出的线段A-A的剖视图(图11(1))、以及沿着图6以及图8中示出的线段B-B的剖视图(图11(2))。
图12是用于说明不良像素部切除作业的示意图。
图13是本发明的第二实施方式所涉及的图像显示装置所具备的像素基板的俯视图。
图14是本发明的第三实施方式所涉及的图像显示装置所具备的像素基板的俯视图。
图15是表示本发明的第四实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图16是表示本发明的第五实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图17是表示本发明的第六实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图18是表示本发明的第七实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图19是表示本发明的第八实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图20是表示本发明的第九实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图21是表示本发明的第十实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图22是表示本发明的第十一实施方式所涉及的图像显示装置所具备的像素部的电路结构的图。
图23是本发明的第十二实施方式所涉及的图像显示装置所具备的像素基板的俯视图。
图24是本发明的第十二实施方式所涉及的图像显示装置所具备的像素基板的俯视图。
具体实施方式
以下，使用附图对本发明的一个形态进行说明。此外，在本发明的一个形态中，同一参照符号表示同一部分或者相当的部分。此外，关于长度、宽度、层厚、深度等尺寸关系，为了附图的清晰化和简略化而适当地进行了变更，其并不表示实际的尺寸关系。
[第一实施方式]
(图像显示装置的构成)
图1是表示本发明的第一实施方式所涉及的图像显示装置的整体结构的图。
参照图1，图像显示装置(显示器)1具备像素阵列部2、以及用于驱动像素阵列部2的设备组。在设备组中包括行选择电路4、列信号输出电路5、以及图像处理电路6。
像素阵列部2包括以N行×M列(N、M为1以上的整数)的行列状排列的多个像素部3。例如，在显示器1为全高清标准的图像显示装置的情况下，由于M＝1920、N＝1080，所以像素数为约200万。在以下的说明中，将第j行(j为1以上且N以下的整数)且第i列(i为1以上且M以下的整数)的像素部3也记载为像素部3(i、j)。
行选择电路4选择像素阵列部2的行。列信号输出电路5向与选择出的行连接的各像素部3输出图像数据。
图像处理电路6对行选择电路4以及列信号输出电路5进行控制使得在像素阵列部2中形成所希望的图像。用于驱动像素部3的电压(电源电压Vcc以及接地电压GND)被供给至像素阵列部2。
(像素部的构成)
图2是表示像素阵列部2中的像素部3的概略结构的图。
参照图2，像素部3(i、j)包括多个发光元件13～15、多个输入端子7～12、以及驱动器IC90。虽然在图2中，以红、绿、蓝3个发光元件为前提，但也可以使用3个以上的发光元件。例如，也可以加入白色或黄色发光元件来作为第四发光元件。此外，关于驱动这些发光元件的电路，同样可以使用作为公知技术存在的各种电路结构。在这样的电路结构中，包括需要更多驱动信号的电路结构。
作为多个发光元件，没有特别限制，可以使用本领域中通常使用的发光元件。作为这样的发光元件，可以列举出例如InGaAIP系化合物半导体LED芯片，AlGaAs系化合物半导体LED芯片，InGaN系化合物半导体LED芯片，II-VI族化合物半导体LED芯片等半导体发光元件。在本实施方式中，作为发光元件，使用一般情况下广泛使用的红(InGaAIP系)、绿(InGaN系)、蓝(InGaN系)三原色的LED芯片13～15。
此外，所谓InGaAIP系化合物半导体LED芯片是发光层为InGaAIP层的LED芯片。所谓AlGaAs系化合物半导体LED芯片是发光层为AlGaAs层的LED芯片。所谓InGaN系化合物半导体LED芯片是发光层为InGaN层的LED芯片。此外，所谓II-VI族化合物半导体LED芯片是发光层为ZnO等II-VI族化合物半导体层的LED芯片。
在InGaN系化合物半导体LED芯片中，在蓝宝石基板、ZnO基板、Si基板、SiC基板、尖晶石基板等异质基板上生长氮化镓系化合物半导体的结构为一般的结构。可将InGaN系化合物半导体LED芯片在作为同质基板的GaN单晶基板上形成。但依据现状，由于GaN基板价格高，所以可导致高成本。
作为生成红、绿、蓝三原色光的方法，除了如上所述以原状使用LED元件的自发光以外，也可以用荧光体等波长转换材料将LED元件发出的紫外线或蓝紫光等近紫外线、蓝色光等转换为红色光或绿色光。此外，同样地，还可以通过LED元件发出的紫外线或近紫外线转换为蓝色光。
像素部3(i、j)在输入端子7中接收用于选择第j行的行选择信号Roj，在输入端子8～10中分别接收由红色(R)、绿色(G)、蓝色(B)3个信号构成的列数据信号Ri、Gi、Bi。此外，在图1中，将3个列数据信号Ri、Gi、Bi汇总而表现为一个信号。像素部3(i、j)进一步在输入端子11、12中分别接收电源电压Vcc以及接地电压GND。以上的信号以及电源在像素部3(i、j)实际上作为像素显示元件的一部分而起作用的实际工作时使用。此外，在发光元件数量多的情况、或者驱动信号数量多的情况下，输入信号数根据发光元件数量或驱动信号数量而增加。
在像素部3(i、j)中，若行选择信号Roj被激活，则红色LED芯片(R～LED)13、绿色LED芯片(G～LED)14、以及蓝色LED芯片(B～LED)15分别以基于列数据信号Ri、Gi、Bi的强度在规定时间发光。
像素部3(i、j)还包括用于接收自像素部外部供给的输入信号的外部连接端子(测试焊垫)16～22。在该输入信号中包含用于检查像素部3(i、j)的发光特性的测试信号。
具体地，测试信号包含：用于选择对像素部3(i、j)执行检查的测试模式的测试模式选择信号TE、在测试模式时选择像素阵列部2的行的测试用行选择信号TRo、表示测试模式时的图像数据的测试用列数据信号TR、TG、TB、以及在测试模式时供给至像素部3(i、j)的电压(测试用电源电压TVcc、测试用接地电压TGND)。如上所述，在构成像素部3的发光元件数超过3的情况、或者需要更多的驱动信号的情况下，外部连接端子数量基于像素部3的构成而增加。至少外部连接端子17～20在安装于像素阵列部2的情况下，没有与任何地方连接。关于外部连接端子16(对应于测试模式选择信号TE)，由于在普通工作时完全关闭测试模式，所以优选在安装于像素阵列部2的情况下与GND线或Vcc线连接。
通过将被激活的测试模式选择信号TE输入外部连接端子16，从而将像素部3(i、j)设定为测试模式。在被设定为测试模式的状态下，像素部3(i、j)在外部连接端子17中接收测试用行选择信号TRo，在外部连接端子18～20中接收测试用列数据信号TR、TG、TB，在外部连接端子21、22中分别接收测试用电源电压TVcc以及测试用接地电压TGND。
在像素部3(i、j)中设置有用于驱动LED芯片13～15的驱动器IC90。在普通工作时，驱动器IC90根据输入至输入端子7～10中的行选择信号Roj以及列数据信号Ri、Gi、Bi来驱动LED芯片13～15。此外，在测试模式时，驱动器IC90根据输入至外部连接端子17～20中的测试用行选择信号TRo以及测试用列数据信号TR、TG、TB来驱动LED芯片13～15。
驱动器IC90兼具在作为产品而工作的情况下基于像素部3(i、j)从外部接收的信号来驱动发光元件的功能、以及基于该信号在制造阶段对像素部3(i、j)的动作性能进行测试的功能。作为测试用功能，包含根据测试模式选择信号TE对行选择信号及列数据信号等实际动作用信号以及对应的测试用信号TRo、TR、TG、TB进行选择的功能。
图3是表示像素部3(i、j)的电路结构的一例的图。
参照图3，像素部3(i、j)包括分别驱动LED芯片13～15的驱动部23～25、以及测试晶体管36～39。驱动部23～25、以及测试晶体管36～39均内置于驱动器IC90。在驱动器IC90中，如图3所示，除了发光元件、测试用焊垫以及对它们进行连接的配线以外，包含像素部3(i、j)的构成要素的大部分。此外，在图3的示例中，基于制图上的便利，在驱动器IC90中包含了输入端子9、10，但驱动器IC90原本并不包含输入端子9、10。
驱动器IC90若使用在单晶硅基板上形成批量MOS晶体管的批量CMOS工艺来制造，则在特性上和成本上都优异。然而，若能实现与图3所示的电路同等的功能，则也可以通过SOI(Silicon On Insulator：绝缘硅)基板上的CMOS工艺、硅基板上的双极工艺、在玻璃等绝缘基板上形成薄膜晶体管的工艺、在GaN或GaAs等化合物半导体基板上形成FET(FieldEffect Transistor：场效应晶体管)的工艺来制造。
驱动红色LED芯片13的驱动部23包括选择晶体管27、驱动晶体管30以及保持电容器33。驱动绿色LED芯片14的驱动部24包括选择晶体管28、驱动晶体管31以及保持电容器34。驱动蓝色LED芯片15的驱动部25包括选择晶体管29、驱动晶体管32以及保持电容器35。
选择晶体管27～29由N沟道MOS晶体管(以下，称为NMOS晶体管)构成。驱动晶体管30～32由P沟道MOS晶体管(以下，称为PMOS晶体管)构成。测试晶体管36～39由NMOS晶体管构成。
在驱动部23中，选择晶体管27的栅极与输入端子7连接，漏极与输入端子8连接，源极与驱动晶体管30的栅极连接。驱动晶体管30的源极与输入端子11及外部连接端子21连接，漏极与红色LED芯片13的正极连接。红色LED芯片13的负极与输入端子12及外部连接端子22连接。保持电容器33连接在驱动晶体管30的栅极与源极之间。
在驱动部24中，选择晶体管28的栅极与输入端子7连接，漏极与输入端子9连接，源极与驱动晶体管31的栅极连接。驱动晶体管31的源极与输入端子11及外部连接端子21连接，漏极与绿色LED芯片14的正极连接。绿色LED芯片14的负极与输入端子12及外部连接端子22连接。保持电容器34连接在驱动晶体管31的栅极与源极之间。
在驱动部25中，选择晶体管29的栅极与输入端子7连接，漏极与输入端子10连接，源极与驱动晶体管32的栅极连接。驱动晶体管32的源极与输入端子11及外部连接端子21连接，漏极与蓝色LED芯片15的正极连接。蓝色LED芯片15的负极与输入端子12及外部连接端子22连接。保持电容器35连接在驱动晶体管32的栅极与源极之间。
测试晶体管37的栅极与外部连接端子16连接，漏极与输入端子8连接，源极与外部连接端子18连接。测试晶体管38的栅极与外部连接端子16连接，漏极与输入端子9连接，源极与外部连接端子19连接。测试晶体管39的栅极与外部连接端子16连接，漏极与输入端子10连接，源极与外部连接端子20连接。测试晶体管36的栅极与外部连接端子16连接，漏极与输入端子7连接，源极与外部连接端子17连接。
在以上的结构中，在普通动作时，当通过行选择电路4(参照图1)以H(逻辑高)电平激活行选择信号Roj时，选择晶体管27、28、29导通，因此，列数据信号Ri、Gi、Bi分别被输入到驱动晶体管30、31、32的栅极。
在驱动部23中，当基于列数据信号Ri而驱动晶体管30被导通时，在红色LED芯片13中流动基于列数据信号Ri的电流。由此，红色LED芯片13发出基于列数据信号Ri的强度的红色光。此外，即使在第j行的选择期间结束而行选择信号Roj被切换到L(逻辑低)电平之后，通过保持电容器33也能保持驱动晶体管30的栅极电位，因此在红色LED13中电流继续流动。
在驱动部24中，与驱动部23相同地，当基于列数据信号Gi而驱动晶体管31被导通时，在绿色LED芯片14中，电流流动，由此，绿色LED芯片14发出基于列数据信号Gi的强度的绿色光。
在驱动部25中，与驱动部23、24相同地，当基于列数据信号Bi而驱动晶体管32被导通时，在蓝色LED芯片15中电流流动，由此，蓝色LED芯片15发出基于列数据信号Bi的强度的蓝色光。
接着，对测试模式下的像素部3(i、j)的动作进行说明。当测试模式选择信号TE被激活为H电平时，测试晶体管36、37、38、39被导通，由此像素部3(i、j)被设定为测试模式。在测试模式时，外部连接端子17～20代替输入端子7～10而变为有效。驱动部23～25根据被输入至外部连接端子17～20中的测试用行选择信号TRo以及测试用列数据信号TR、TG、TB而分别驱动LED芯片13～15。
具体地，在驱动部23中，选择晶体管27在栅极中从外部连接端子17接收测试用行选择信号TRo，并在漏极中从外部连接端子18接收测试用列数据信号TR。当测试用行选择信号TRo被激活为H电平时，选择晶体管27被导通，因此测试用列数据信号TR被输入至驱动晶体管30的栅极。当基于测试用列数据信号TR而驱动晶体管30被导通时，从外部连接端子21对红色LED芯片13的正极施加测试用电源电压TVcc。在红色LED芯片13中电流流动，由此，红色LED芯片13发出基于测试用列数据信号TR的强度的红色光。
在驱动部24中，选择晶体管28在栅极中从外部连接端子17接收测试用行选择信号TRo，并在漏极中从外部连接端子19接收测试用列数据信号TG。当测试用行选择信号TRo被激活为H电平时，选择晶体管28被导通，因此测试用列数据信号TG被输入至驱动晶体管31的栅极。当基于测试用列数据信号TG而驱动晶体管31被导通时，从外部连接端子21对绿色LED芯片14的正极施加测试用电源电压TVcc。在绿色LED芯片14中电流流动，由此，绿色LED芯片14发出基于测试用列数据信号TG的强度的绿色光。
在驱动部25中，选择晶体管29在栅极中从外部连接端子17接收测试用行选择信号TRo，并在漏极中从外部连接端子20接收测试用列数据信号TB。当测试用行选择信号TRo被激活为H电平时，选择晶体管29被导通，因此测试用列数据信号TB被输入至驱动晶体管32的栅极。当基于测试用列数据信号TB而驱动晶体管32被导通时，从外部连接端子21对蓝色LED芯片15的正极施加测试用电源电压TVcc。在蓝色LED芯片15中电流流动，由此，蓝色LED芯片15发出基于测试用列数据信号TB的强度的蓝色光。
如此，通过将像素部3设定为测试模式，从而使外部连接端子16～22变为有效，因此能够使用被输入至外部连接端子16～22中的测试信号(TE、TRo、TR、TG、TB、TVcc、TGND)来驱动像素部3中所包含的LED芯片13～15。由此，能够针对每个像素部3来检查LED芯片13～15的发光特性。该检查是以搭载于多个像素部3的像素基板为单位来执行的。关于像素基板的检查工序，将在下文中进行描述。
(图像显示装置的制造方法)
接着，对第一实施方式所涉及的图像显示装置的制造方法进行说明。以下，关于制造方法，以具备像素尺寸为1.0mm×1.0mm且有效像素数为640×480(对应于VGA：VideoGraphics Array(视频图形阵列)标准)的像素阵列部2的显示器1的制造方法为例，具体地进行说明。
图4是示意性地表示图1中示出的显示器1中的像素阵列部2的俯视图。参照图4，像素阵列部2构成为包括衬底基板100、以及排列配置在衬底基板100上的多个像素基板200。
像素基板200用于搭载至少一个像素部3(未图示)。在图4的示例中，像素基板200搭载了有效部分的尺寸为125mm×135mm且125×135＝16.9千个像素部3。如图4所示，以在垂直方向(图中上下方向)上为4段、在水平方向(图中左右方向)上为5列、合计为20张的方式排列像素基板200，由此能够制造对应于VGA标准的显示器。
图5是用于说明第一实施方式所涉及的图像显示装置的制造方法的流程图。
参照图5，本实施方式所涉及的像素显示装置的制造方法具有：衬底基板形成工序(S10)、像素基板形成工序(S20)、像素基板检查工序(S30)、以及粘合工序(S40)。但衬底基板形成工序(S10)只要是在粘合工序(S40)之前实施即可，例如，其可以与像素基板形成工序(S20)及像素检查工序(S30)并行或者在它们之前或之后的任一时间段实施。以下，关于各个工序详细地进行说明。
(1)衬底基板形成工序(S10)
在衬底基板形成工序(图5的S10)中，形成衬底基板100。图6是示意性地表示衬底基板100的俯视图。在图6中，部分地示出了构成衬底基板100的主面中的一个像素量的区域。图7(1)是沿着图6中示出的线段A-A的剖视图，图7(2)是沿着图6中示出的线段B-B的剖视图。
参照图6及图7，衬底基板100包括薄膜基板110、以及配设在薄膜基板110上的配线层111、112(第一配线部件)。
薄膜基板110是由具有柔性的部件构成，优选使用由聚酰亚胺树脂等构成的部件。薄膜基板110具有第一主面110a、以及位于与第一主面110a相反的一侧的第二主面110b。第二主面110b构成像素阵列部2的里面。关于衬底基板的基板材料，虽然即使其为硬的玻璃基板等，也能适用本发明，但通过使用具有柔性的薄膜基板，从而在作为显示器而成品之后，能够实现轻量化，并且能弄圆为圆筒状来进行搬运。由此，具有如下的优点：由于越是大画面搬运越容易，因此能够扩大使用范围。
第一配线层111形成在薄膜基板110的第一主面110a上。第二配线层112形成在薄膜基板110的厚度方向上的第一配线层111的上侧。如图6所示，在俯视时，第二配线层112与第一配线层111以部分重合的方式配置。
在第一配线层111与第二配线层112之间设置有层间绝缘膜106。由此，能够确保第一配线层111与第二配线层112的电绝缘。
第一配线层111包括：供给电源电位VCC的电源线101、供给接地电位VSS的接地线102、以及分别传递列数据信号线Ri、Gi、Bi的列数据信号线103～105。第二配线层112包括传递行选择信号Roj的行选择信号线107。
在配线层111、112上设置有用于与像素基板200电连接的连接部108。通过后述的粘合工序(图5的S40)，配线层111、112在这些连接部108中与配设在像素基板200上的配线图案(第二配线部件)电连接。
在衬底基板形成工序(S10)中，首先，准备薄膜基板110。薄膜基板110使用长边为800mm、短边为600mm且厚度为100μm的聚酰亚胺薄膜。在薄膜基板110的第一主面110a上，形成有如图6所示的由多个配线图案构成的第一配线层111。
具体地，首先，在薄膜基板110的第一主面110a上贴设铜箔等导电部件。然后，通过对该薄膜基板110实施一般的光刻工序，从而形成抗蚀图案。通过以该抗蚀图案作为掩膜对导电部件的一部分进行蚀刻，从而形成配线图案。
接着，以覆盖第一配线层111的一部分区域的方式形成层间绝缘膜106。上述区域被设定为包含被第二配线层112覆盖的区域。利用喷墨法对上述区域涂覆凝胶状的硅树脂之后进行烧成，由此形成层间绝缘膜106。
接着，使用一般的喷墨法在层间绝缘膜106上涂覆铜纳米粒子，由此形成第二配线层112。
在形成第一配线层111和第二配线层112之后，导通所形成的配线图案，由此对配线图案中的电短路的有无、配线电阻的大小等进行评估。在该评估中被检测出电短路、配线电阻为异常大小等异常的衬底基板100随后被废弃。
作为形成衬底基板100的方法以及材料，并不限定为上述方法以及组合，可使用各种方法以及材料。例如，也可以使用喷墨法来形成第一配线层111。此外，也可以利用光刻技术来形成第二配线层112。配线材料并不限定为铜，也可以为铝。进而，配线材料无需为单体，例如也可以在铜的表面上形成镀金层。关于层间绝缘膜106，也可以在薄膜基板110整面上形成层间绝缘膜，并在形成第二配线层112之后，使用光刻技术对配线101～105上的连接部108的层间绝缘膜进行开口。或者，也可以在形成第二配线层112之后，再次形成层间绝缘膜，并使用光刻技术对位于连接部108上的层间绝缘膜进行开口。此外，可根据像素部3的驱动方式以及发光元件数量等来变更配线的数量以及配置。
重要之处在于：对用于驱动图像显示装置(显示器)1的像素阵列部2的设备组(行选择电路4、列信号输出电路5以及像素处理电路6等)和像素部3进行连接的配线组(信号线101～105、107)直接形成在衬底基板100上。此外，优选对该配线组进行测试，从而除去不良。
(2)像素基板形成工序(S20)
在像素基板形成工序(图5的S20)中，形成像素基板200。图8是示意性地表示像素基板200的俯视图。在图8中，部分地示出了构成像素基板200的主面中的一个像素量的区域。在对将像素基板200配置在衬底基板100上的状态(参照图4)进行俯视的情况下，图8所示的像素基板200的一个像素量的区域是与图6所示的衬底基板100的一个像素量的区域互相重合的区域。图9是沿着图8中示出的线段C-C的剖视图。
参照图8以及图9，像素基板200包括：薄膜基板201、配线图案206(第二配线部件)、LED芯片202～204、驱动器IC205、以及外部连接焊垫208～214。
作为薄膜基板201，由具有柔性的部件构成，优选使用由聚酰亚胺树脂等构成的部件。薄膜基板201具有第三主面201a、以及位于与第三主面201a相反的一侧的第四主面201b。第三主面201a构成像素阵列部2的表面。关于像素基板的基板材料，虽然即使其为硬的玻璃基板等，也能适用本发明，但通过使用具有柔性的薄膜基板，从而容易确保作为显示器的柔性和轻量性。由此，具有如下的优点：由于越是大画面搬运越容易，因此能够扩大使用范围。
在薄膜基板201的第三主面201a上形成有多个配线图案206。在第三主面201a上还形成有多个外部连接焊垫208～214。外部连接焊垫208～214用于实现图2所示的外部连接端子16～22。具体地，外部连接焊垫208构成用于接收测试模式选择信号TE的外部连接端子16，外部连接焊垫209构成用于接收测试用行选择信号TRo的外部连接端子17。外部连接焊垫210～212分别构成用于接收测试用列数据信号TR、TG、TB的外部连接端子18～20。外部连接焊垫213、214分别构成用于接收测试用电源电压TVcc以及测试用接地电压TGND的外部连接端子21、22。
红色LED芯片202对应于图2所示的红色LED芯片13的一个实施例。绿色LED芯片203对应于图2所示的绿色LED芯片14的一个实施例。蓝色LED芯片204对应于图2所示的蓝色LED芯片15的一个实施例。驱动器IC205对应于图3所示的驱动器IC90的一个实施例。
LED芯片202～204以及驱动器IC205搭载于薄膜基板201的第三主面201a上。LED芯片202～204与驱动器IC205之间、以及外部连接焊垫208～214与驱动器IC205之间分别通过配线图案206而电连接。驱动器IC205的大小为310μm×280μm，LED芯片202～204的大小为100μm见方。
参照图9，绿色LED芯片203使其表面的电极焊垫与第三主面201a对置从而经由各向异性导电粘接剂(ACF：Asymmetric Conductive Film)216并通过倒装芯片连接与配线图案206连接。就LED芯片与电极焊垫的连接方法而言，即使是使用了导电浆料或焊料的连接等其它连接方法也能实现。
图10是绿色LED芯片203的剖视图。参照图10，绿色LED芯片203例如是氮化物半导体LED芯片。绿色LED芯片203包括：基板230、氮化物半导体外延层(外延生长层)231、透明电极233、透明保护膜234、p侧电极235、以及n侧电极236。
关于氮化物半导体LED芯片的构成及其制造方法，只要以下没有提及，就能使用以往公知的技术。即，在本实施方式中，关于绿色LED芯片203的结构、材料、组成、形成方法、形成条件、厚度等没有特别限定，可适当地组合以往公知的技术。
例如，基板230可以为如蓝宝石基板那样的绝缘性基板，也可以为如GaN基板、SiC基板或ZnO基板等那样的导电性基板。通过研磨使基板230的厚度成为20～100μm左右。
氮化物半导体外延层231构成为自基板230侧起层叠基底层、n型氮化物半导体层、活性层(发光层)以及p型氮化物半导体层(均未图示)。n型氮化物半导体层包括连接有n侧电极236的n侧接触层。活性层具有量子阱结构。活性层可以由单量子阱结构构成，也可以由阱层和势垒层交替层叠而成的多量子阱结构构成。p型氮化物半导体层构成为自基板230侧起层叠p型AlGaN层、p型GaN层、以及p型接触层。
氮化物半导体外延层231的一部分被蚀刻从而构成台面部232。在氮化物半导体外延层231的p侧氮化物半导体层侧的表面设有透明电极233。透明电极233例如是ITO(IndiumTin Oxide：氧化铟锡)或IZO(Indium Zinc Oxide：氧化铟锌)等透明导电膜。
透明保护膜234覆盖透明电极233及台面部232的侧面。在透明保护膜234上，形成有用于使通过蚀刻而露出的n型氮化物半导体层(n型接触层)的表面露出的开口部、以及用于使透明电极233的表面露出的开口部。在n型氮化物半导体层的露出部分上设置有n侧电极236。在透明电极233的露出部分上设置有p侧电极235。
虽然省略了图示，但蓝色LED芯片204与绿色LED芯片203相同地为氮化物半导体LED芯片，具有与绿色LED芯片203相同的形状。与此相对，红色LED芯片202为InGaAlP系化合物半导体LED芯片。红色LED芯片202具有与绿色LED芯片203相同的形状。
蓝色LED芯片204、绿色LED芯片203、以及红色LED芯片202在室温下的发光特性(峰值波长以及光输出)如下。此外，基于形成在同一基板上的多个LED芯片的光输出来计算光输出的中心值以及输出偏差。
蓝色LED芯片204，峰值波长为460±5nm，电流1μA下的光输出的中心值为1.2μW，输出偏差为±7％。此外，工作电压为3.0V。绿色LED芯片203，峰值波长为520±4nm，电流1μA下的光输出的中心值为0.83μW，输出偏差为±7％。此外，工作电压为3.1V。红色LED芯片202的峰值波长为630±5nm，电流1μA下的光输出的中心值为1.0μW，输出偏差为±7％。此外，工作电压为2.5V。
这里，蓝色LED芯片204以及绿色LED芯片203的工作电压为3.0～3.1V左右，而红色LED芯片202的工作电压低至2.5V。如此，在LED芯片202～204之间工作电压不同的情况下，优选将驱动器IC205内部的驱动晶体管30、31、32(参照图3)构成为驱动电流的源极-漏极间电压依赖性尽可能小。
另外，在距电源电压Vcc的供电部的距离较远的位置，可产生配线电阻引起的电压降。由此，优选将电源电压Vcc设定为将电压降估算在内而具有比LED芯片的最低工作电压高的余量。在LED芯片的最低工作电压为3.0V左右的情况下，将电源电压设定为例如5.0V以上。此外，由于电压降的大小根据配线长度而不同，因此优选作成具有足够的电压余量的电路结构。
在本实施方式中，LED芯片202～204均具有p侧电极以及n侧电极排列配置在一面侧的电极结构。因此，如图9所示，能够将LED芯片202～204分别以倒装芯片的方式连接至配线图案206。由此，配线图案206可仅在单个配线层形成。
详细而言，例如，在将LED芯片202～204构成为在一面侧配置p侧电极而在另一面侧配置n侧电极的情况下，将一个电极连接至配线图案206之后，另外形成针对另一个电极的配线的工序是必需的。对此，使用引线结合将另一个电极与配线图案206电连接，从而能够取消另外形成配线的工序。但是，新追加了引线结合工序，会导致制造工时以及制造成本的增加。此外，由于引线结合用的焊垫电极以及引线会吸收来自LED芯片的输出光，所以来自LED芯片的光取出效率可能会降低。进而，为了进行引线结合，必须在LED芯片上设置直径至少为60～70μm的大小的焊垫电极，因此难以对LED芯片进行小型化。
返回图9，驱动器IC205经由各向异性导电粘接材216以倒装芯片的方式连接至配线图案206。驱动器IC205在其表面具有用于与配线图案206连接的连接焊垫217。驱动器IC205经由连接焊垫217、各向异性导电粘接材216以及配线图案206与LED芯片202～204电连接。驱动器IC205还经由连接焊垫217、各向异性导电粘接材216以及配线图案206与外部连接焊垫208～214电连接。就驱动器IC205与电极焊垫的连接方法而言，即使是使用了导电浆料或焊料的连接等其它连接方法也能实现。
驱动器IC205搭载有图3所示的驱动部23～25以及测试晶体管36～39。作为构成驱动部23～25以及测试晶体管36～39的PMOS晶体管以及NMOS晶体管，优选使用形成在单晶硅基板上的晶体管。在图3所示的电路结构中，起因于驱动晶体管30～32的阈值电压的偏差而在LED芯片13～15中流动的电流中容易产生偏差，因此可能会导致画质的降低。通过由单晶硅器件来构成驱动晶体管30～32，能够减少阈值电压的偏差的产生。因此能够防止画质的降低。
在薄膜基板201上形成有通孔215。在通孔215的内部，填充有铜等电阻较低且导体损失小的导电材料。通孔215构成贯通薄膜基板201的贯通导体。通孔215设置在俯视像素阵列部2(参照图4)时与设在衬底基板100上的连接部108(参照图6)重合的位置。由此，通过后述的粘合工序(图5的S40)，在各连接部108中，通过通孔215能将衬底基板100上的配线层111、112(第一配线部件)与像素基板200上的配线图案206(第二配线部件)电连接。
在像素基板形成工序(图5的S20)中，首先，准备薄膜基板201。薄膜基板201使用各边为140mm且厚度为25μm的聚酰亚胺薄膜。将薄膜基板201贴设于直径为8英寸的玻璃基板上。玻璃基板侧的主面对应于第四主面201b。
接着，在薄膜基板201的第三主面201a上形成配线图案206。具体地，在第三主面201a上形成厚度为5μm左右的由铜等导电材料形成的薄膜。在薄膜的形成中，作为一个例子，使用溅射法预先形成薄的导电层(密接层以及籽晶层)，形成电镀抗蚀剂之后，通过电解镀铜形成配线图案。然后，通过蚀刻除去被电镀抗蚀剂覆盖的籽晶部，由此完成配线图案206。也可以在整面上形成铜镀层之后，使用一般的光刻工序以及湿法蚀刻工序加工成规定的图案，由此形成配线图案206。
接着，将形成了配线图案206的薄膜基板201更换粘合至与上述玻璃基板不同的基板，并在薄膜基板201上形成通孔215。通过在通孔215中填充导电性材料，从而形成贯通导体。此外，也可以在薄膜基板201上形成通孔215，接着，将铜箔贴设至主面201a上，从主面201a对通孔215中填充导电性材料(例如铜镀)，然后，对主面201a上的铜箔进行加工，从而形成配线图案206。
接着，分别将LED芯片202～204以及驱动器IC205以倒装芯片的方式连接至配线图案206。具体地，将各向异性导电粘接材216配置在配线图案206的一部分表面之后，分别将LED芯片202～204以及驱动器IC205以与电极和配线图案206对置的方式载置于该各向异性导电粘接材216上。通过在该状态下对将LED芯片202～204以及驱动器IC205进行加热和加压，从而将LED芯片202～204以及驱动器IC205与配线图案206电连接。此外，也可以通过以包围驱动器IC205和LED芯片202～204的连接部分的周围的方式滴下绝缘性树脂，从而用绝缘性树脂将该连接部分覆盖。
在本实施方式中，由于像素基板200的大小为125mm×135mm左右，因此可使用既存的芯片接合机。此外，为了提高生产性，也可使多个芯片接合机并列动作。通常，芯片接合机头被配置为每次拾取一个芯片，但根据本实施方式，也可同时拾取以像素基板200的大小的量相隔配置的多个芯片。由此，能够提高芯片搭载速度。
(3)像素基板检查工序(S30)
在像素基板检查工序(图5的S30)中，针对每个像素基板200来进行搭载于像素基板200的发光元件(LED芯片)的发光特性的检查。检查是针对整个像素部而进行的。在该检查中，将测试信号输入至设置于像素基板200上的外部连接焊垫208～214。以下，关于一个像素部的检查进行说明，但在实际的检查中，通过并行检查多个像素部，能够缩短检查时间。
具体地，在成为检查对象的像素基板200中，对用于接收测试用电源电压TVcc的外部连接焊垫(外部连接端子21)与用于接收测试用接地电压TGND的外部连接焊垫214(外部连接端子22)之间，施加5V以上的直流电压。通过将被激活为H电平的测试模式选择信号TE输入至外部连接焊垫208(外部连接端子16)，从而将该像素基板200设定为测试模式。
在被设定为测试模式的像素基板200中，在将测试用行选择信号TRo激活为H电平的状态下，将被设定为规定电压的测试用列数据信号TR输入至外部连接焊垫210(外部连接端子18)，判定是否从红色LED芯片202输出了基于测试用列数据信号TR的强度的红色光、红色光的光谱是否在规定的范围内、在测试用电源21与22之间流动的电流是否在规定的范围内。在该判定中，例如将红色LED芯片202的光输出与预先设定的阈值范围进行比较，判定光输出是否偏离了阈值范围。进而，还能变更测试用列数据信号TR的电压电平，测量此时红色LED芯片202的光输出的变化。此外，还能获取发光的分光光谱，对发光峰的峰值波长以及半值宽度等进行评估。当发光的峰值波长以及半值宽度偏离规定的范围时，图像显示装置1的色域可能会恶化，因此判定为不良。此外，当电源中流动的电流比规定值大时，可能会导致图像显示装置1的消耗电流增大，并且引起品质方面的问题，因此判定为不良。
关于绿色LED芯片203以及蓝色LED芯片204，也使用测试用列数据信号TG、TB来进行与红色LED芯片相同的判定。
在以上检查中，当构成一个像素部的红色、绿色、蓝色的LED芯片中的任何一个不发光时，或者任何一个LED芯片的光输出偏离阈值范围时，判断为包括该LED芯片的像素部3不良。被判断为不良的像素部3的地址，作为用于确定像素基板200的不良像素部的信息而被记录。被记录的信息在下一个工序即粘合工序(图5的S40)中修复像素基板200时使用。
以上检查所使用的测试器具备与外部连接端子16～22接触的探针。测试器具有对外部连接端子16～22供给电流和电压并且测量像素部3发出的光的强度的功能。优选地，测试器通过对这些功能进行控制，从而一边施加电流和电压一边测量光强度，记录其测量结果，并且判断该测量结果是否进入了规定范围内。测试器优选还具有测量在电源中流动的电流的功能以及测量发光的分光光谱的功能。
此外，在实施粘合工序(图5的S40)之前，将不良像素部从像素基板200中切除。关于切除不良像素部的作业，将在下文中进行描述。
(4)粘合工序(S40)
在粘合工序(图5的S40)中，通过将多个像素基板200粘合至衬底基板100，从而形成像素阵列部2(参照图4)。图11(1)是在衬底基板100上配置了像素基板200的状态下的沿着图6以及图8中示出的线段A-A的剖视图。图11(2)是沿着图6以及图8中示出的线段B-B的剖视图。
参照图11，衬底基板100及像素基板200以薄膜基板110的第一主面110a与薄膜基板201的第四主面201b对置的方式层叠配置。
使用绝缘性树脂221将衬底基板100与像素基板200粘接。作为绝缘性树脂221，例如可使用环氧树脂、丙烯酸树脂、或者环氧树脂和丙烯酸树脂的混合树脂。设置在像素基板200上的通孔215通过导电性浆料220与衬底基板100上的配线层111、112电连接。由此，配线图案206与配线层111、112经由通孔215而电连接。
在粘合工序(图5的S40)中，最初，对设置在衬底基板100上的连接部108(参照图6)滴下导电性浆料220。对包围连接部108的周边区域的一部分滴下绝缘性树脂221。
接着，将切下了有效部分的像素基板200对准衬底基板100并进行粘合。在进行该粘合作业之前，在像素基板200中，进行用于切除在像素基板检查工序(图5的S30)中检测出的不良像素部的作业。
图12是用于说明不良像素部切除作业的示意图。参照图12(1)，在像素基板检查工序(S30)中，从像素基板200切除不良像素部。被切除的部分成为不存在像素部3的缺陷部。
如图12(2)所示，在粘合工序(图5的S40)中，像素基板200以矩阵状被粘合至衬底基板100。由此形成图4所示的像素阵列部2的原型。此时，排列在衬底基板100上的多个像素基板200中的一部分像素基板200具有缺陷部。
接着，基于由像素基板检查工序(S30)记录的地址信息，对缺陷部接合从预先准备的修补用像素基板切下的正常的像素部。如此，对所有的缺陷部实施使用正常像素部进行的填补，由此，如图12(3)所示，像素基板200被修复为无不良像素部的状态。
这里，在本实施方式中，在像素基板200上设置了测试用电路(驱动器IC205、外部连接焊垫208～214等)，由此，在像素基板200进行普通工作时，噪音通过外部连接焊垫而侵入，从而担忧在LED芯片的光输出中重叠有噪音这样的副作用。对此，由于在将像素基板200粘合至衬底基板100之后，不使用测试用电路，因此将用于接收测试模式选择信号TE的外部连接焊垫208电连接至衬底基板100的VSS配线102。由此，能将测试晶体管36～39完全固定在OFF状态，所以能防止上述副作用。此外，为了将外部连接焊垫208和VSS配线102电连接，只要将通孔215(相当于图中的TE)设置在位于外部连接焊垫208下侧的薄膜基板201上即可。在本实施方式中，由于测试晶体管36～39由NMOS晶体管构成，所以为了固定在OFF状态，将与TE端子对应的外部连接焊盘208连接到VSS配线102，但当测试晶体管36～39由PMOS晶体管构成时，外部连接焊盘208必须与VCC配线101连接。将TE端子固定至VSS及VCC的哪一方，根据驱动器IC90的电路结构而改变。此外，像素基板的布局也被改变。
通过实施以上说明的工序(图5的S10～S40)，从而制造出图4所示的像素阵列部2。然后，通过对制造出的像素阵列部2连接行选择电路4、列信号输出电路5以及图像处理电路6等设备组(参照图1)，从而制造出显示器1。
(作用效果)
以下，关于本实施方式所涉及的图像显示装置的作用效果进行说明。
(1)通过将像素阵列部2分为衬底基板100和像素基板200，从而使得在显示器1的制造阶段对像素部3的发光特性的检查变得容易。关于在该检查中检测出的不良像素部，可在将像素基板200贴设至衬底基板100的阶段(粘合工序)中，进行替换为正常像素部的修复作业。其结果，能够提高显示器1的成品率。
(2)当制造大画面的显示器时，对宽度超过1m的大型基板进行操作并不容易。在本实施方式中，通过将像素基板200设为一边的长度为从数cm到30cm左右的矩形形状，从而使得基板的操作变得容易。而且，通过将该像素基板200铺满衬底基板100，从而能够容易地形成大画面的显示器。此外，能够提高在像素基板200上搭载驱动器IC205及LED芯片202～204的工序中的操作性。
(3)虽然在本实施方式中，例示了对应于VGA标准的显示器1的构成，但也可以将构成像素阵列部2的像素部3增加至1920×1080(全高清标准)。具体地，在图4中，设为纵9段、横15列，通过将合计为135张的像素基板200贴设至衬底基板100，从而能够形成全高清标准的显示器1。此外，由于衬底基板100增大至1250mm×2200mm，所以优选与第一配线层111和第二配线层112一起由喷墨法形成。
这样，根据本实施方式，在统一了像素部3的尺寸的情况下，仅将衬底基板100改造为不同的大小，就能制造各种尺寸的显示器1。因此，关于像素基板200，还能大量地生产，从而拥有库存。其结果，能够灵活且迅速地应对来自顾客的要求。此外，由于能够统一生产像素基板200，所以还能降低制造成本。尤其是在标牌等用途中，本实施方式能够发挥有利的效果。
(4)通过对每个像素基板200搭载驱动器IC205(参照图8及图9)，从而能够实现显示器1的有源矩阵驱动。由此提高了显示器1的画质。
(5)通过使驱动器IC205具有检查LED芯片13～15的发光特性的测试功能，从而能够进行不限于单纯的LED芯片的发光特性还包括驱动器特性的像素部3整体的特性的评估。其结果，不只能够检测单纯的不亮灯那样的简单的缺陷，还能检测亮度不良。通过对检测出的亮度不良进行修复，能够提高显示器1的画质。
(6)在不使用驱动器IC205来检查像素部3的发光特性的情况下，必须将用于接收测试信号的测试用焊垫电连接至配设于衬底基板100上的配线层111、112，因此，行选择线或列数据线的负载容量增加。由此，可能会出现供给至像素部3的信号的延迟、耗电的增大这样的不足。在本实施方式中，设于像素基板200上的测试用焊垫(外部连接焊垫208～213)构成为：仅电连接至驱动器IC205，与衬底基板100上的配线层电断开。因此，不会产生上述的不足。
(7)通过对构成驱动器IC205的驱动晶体管以及测试晶体管适用单晶硅器件，能够减少这些晶体管的阈值电压的偏差的产生。其结果，能够抑制在LED芯片中流动的电流的偏差，因此能够防止画质的降低。
(8)如图6及图7所示，在衬底基板100上仅形成配线层111、112，因此在配线层的形成中可使用一般的喷墨法等。由此，能够不经由复杂的薄膜工艺而形成配线层，因此能够减少对基板尺寸的限制。其结果，即使是超过100英寸的大面积的衬底基板100，也能容易地进行制造。此外，可对衬底基板100使用非玻璃基板的具有柔性的树脂基板(薄膜基板110)。进而，在衬底基板形成工序(图5的S10)中，形成配线层111、112之后，能够容易地对整个配线层进行导通检验。通过将在该阶段中被判断为不良的衬底基板100废弃，从而能够将不良的衬底基板100流向后续的工序的情况防止于未然。
(9)虽然在本实施方式中，例示了以一个像素部一个的比例设置驱动器IC205的结构，但驱动器IC90无需一定设置在每一个像素部上。例如，也可以构成为在行方向或列方向相邻的多个像素部共用一个驱动器IC90。通过增加一个驱动器IC90所控制的像素部的个数，可增大驱动器IC90单体的芯片尺寸，另一方面，能够减小搭载于像素基板200的驱动器IC90的个数。由此，能够降低像素基板200的制造成本。关于由两个像素部共用驱动器IC90的结构，将在下文中进行描述。
(10)就像素基板200而言，虽然也可以对每一个像素部使用一个基板，但从生产性的观点出发，优选在一个基板上搭载多个像素部。例如，在1mm见方的像素部的情况下，对于具有15cm见方的有效区域的一张像素基板，可搭载22.5千个像素部。
(11)虽然在本实施方式中，使像素基板200上的像素间距与衬底基板100上的像素间距相同，但像素间距并不限定于此。例如，以比衬底基板100上的像素间距窄的方式形成像素基板200上的像素间距，将像素基板200贴设于粘接基板之后，将像素基板200针对每个像素部3进行分割。进而，也可以在延伸该粘接基板并使像素间距扩大的状态下，粘合至衬底基板100。
(12)虽然在本实施方式中，在衬底基板100中，配线层111、112配设在薄膜基板110的第一主面110a上，但也可以代替第一主面110a，或者与第一主面110a一起在第二主面110b上配设配线层。该情况下，通过在衬底基板100上设置通孔，能够将第二主面110b上的配线层111、112与像素基板200上的配线图案206电连接。此外，虽然在本实施方式中，在像素基板200中，配线图案206配设在薄膜基板201的第三主面201a上，但也可以代替第三主面201a，或者与第三主面201a一起在第四主面201b上配设配线图案。该情况下，通过设在薄膜基板201上的通孔，能够将搭载于第三主面201a的LED芯片202～204、驱动器IC205以及外部连接焊垫208～212与第四主面201b上的配线图案电连接。
以下，关于第一实施方式所涉及的图像显示装置的变形例进行说明。不言而喻，各变形例为例示，可进行不同的变形例所示出的结构的局部替换或者组合。
[第二实施方式]
在第二实施方式以及第三实施方式中，关于像素基板200的其它结构例进行说明。
图13是本发明的第二实施方式所涉及的图像显示装置所具备的像素基板200A的俯视图。本实施方式所涉及的图像显示装置的基本结构，除了像素基板200A的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图13，像素基板200A与图8所示的像素基板200基本结构相同。不同点在于：作为红色发光元件，包括蓝紫色LED芯片40和红色荧光体41，以代替红色LED芯片202。
蓝紫色LED芯片40放射出峰值波长为390nm～420nm的蓝紫色光。蓝紫色LED芯片40例如是氮化物半导体LED芯片。
红色荧光体41由从蓝紫色LED芯片40放射出的光激发，并且产生在600nm以上且670nm以下的波长范围内具有荧光峰值波长的光。
红色荧光体41使以下所示的波长转换物质颗粒分散在硅树脂等中，并覆盖蓝紫色LED芯片40。作为波长转换物质，没有特别限制，例如可适当地利用：K2SiF6：具有Mn4+结构的荧光体(KSF荧光体)、Ba2ZnS3：Mn荧光体、具有Eu2+激活的CaAlSiN3结构的荧光体(CASN荧光体)、锌硒系红色荧光体、La2O2S：Eu荧光体、0.5MgF2·3.5MgO·GeO2：Mn荧光体、CaS：Eu、Tm荧光体、Gd2O2S：Eu荧光体、CaS：Eu荧光体或YAG：Ce荧光体等。此外，也可利用使用了将CdSe、CdS等制造为纳米尺寸的超微细颗粒而得到的量子点的波长转换材料。其中，KSF荧光体在625nm以上且645nm以下的波长范围内具有强烈的发光峰值波长，因此在扩展色域方面有利。
通常，对图8所示的红色LED芯片202使用InGaAlP系化合物半导体材料。就InGaAlP系化合物半导体材料而言，一般地，与用于绿色LED芯片203和蓝色LED芯片204的氮化物半导体材料相比，可以看到由温度上升而导致的亮度降低增大的趋势。由此，当作为红色发光元件使用红色LED芯片202时，若因工作环境温度或工作时间导致芯片的工作温度上升，则亮度可能会降低，结果，像素阵列部2中的色彩平衡可能会崩塌。
在本实施方式中，通过组合蓝紫色LED芯片40和红色荧光体41来构成红色发光元件，能够消除上述问题点。
在本实施方式中，在像素基板形成工序(图5的S20)中，将蓝紫色LED芯片40代替红色LED芯片202以倒装芯片的方式连接至配线图案206。然后，在蓝紫色LED芯片40上滴下包括红色荧光体41的硅树脂并对其进行硬化。
[第三实施方式]
图14是本发明的第三实施方式所涉及的图像显示装置所具备的像素基板200B的俯视图。本实施方式所涉及的图像显示装置的基本结构，除了像素基板200B的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图14，像素基板200B与图8所示的像素基板200基本结构相同。不同点在于：作为红色发光元件，包括蓝紫色LED芯片40和红色荧光体41，以代替红色LED芯片202；以及作为绿色发光元件，包括蓝紫色LED45芯片和绿色荧光体46，以代替绿色LED芯片203。
红色发光元件的结构与图12所示的红色发光元件相同。另外，蓝紫色LED芯片45的结构与红色发光元件中的蓝紫色LED芯片40相同。
绿色荧光体46至少由从蓝紫色LED芯片45放射出的光激发，并且产生在500nm以上且580nm以下的波长范围内具有荧光峰值波长的光。
绿色荧光体使以下所示的波长转换物质颗粒分散在硅树脂等中，并覆盖蓝紫色LED芯片40。作为波长转换物质，没有特别限制，例如可以是由通式EuaSibAlcOdNe(满足0.005≤a≤0.4、b+c＝12以及d+e＝16。)表示的二价Eu激活的氮氧化物荧光体(β型SiAlON)。或者，也可以是由通式(Ba1-f-g(M1)fEug)O·SiO2(M1表示Mg、Ca以及Sr中的至少一种碱土类金属元素，满足0<f≤0.55以及0.03≤g≤0.10。)或通式((M2)1-h，Euh)O·SiO2(M2表示Mg、Ca、Sr以及Ba中的至少一种元素，满足0.005≤h≤0.10。)表示的二价Eu激活的硅酸盐荧光体。此外，也可利用使用了将CdSe、CdS等制造为纳米尺寸的超微细颗粒而得到的量子点的波长转换材料。
绿色LED芯片203使用氮化物半导体材料形成，但与蓝色LED芯片204相比，存在效率劣化的趋势。因此，为了得到同等的光输出，必须使芯片尺寸比蓝色LED芯片204大，可产生成本增加的问题。此外，还存在驱动电流也增大，耗电增加的问题。
在本实施方式中，通过组合蓝紫色LED芯片45和绿色荧光体46来构成绿色发光元件，能够消除上述问题点。
[第四实施方式]
在第四至第十一实施方式中，关于搭载于像素基板200(图8)、200A(图13)、200B(图14)的驱动器IC205的电路结构例进行说明。
图15是表示本发明的第四实施方式所涉及的图像显示装置所具备的像素部3A的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3A的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图15，像素部3A与图3所示的像素部3基本结构相同。不同点在于：将驱动部23～25分别替换为驱动部50～52。
在包括由NMOS晶体管构成的驱动晶体管56来代替由PMOS晶体管构成的驱动晶体管30这一点上，驱动部50与驱动部23不同。驱动晶体管56的栅极与选择晶体管27的源极连接，漏极与输入端子11以及外部连接端子21连接，源极与红色LED芯片13的正极连接。保持电容器59连接在驱动晶体管56的栅极与源极之间。
在包括由NMOS晶体管构成的驱动晶体管57来代替由PMOS晶体管构成的驱动晶体管31这一点上，驱动部51与驱动部24不同。驱动晶体管57的栅极与选择晶体管28的源极连接，漏极与输入端子11以及外部连接端子21连接，源极与绿色LED芯片14的正极连接。保持电容器60连接在驱动晶体管57的栅极与源极之间。
在包括由NMOS晶体管构成的驱动晶体管58来代替由PMOS晶体管构成的驱动晶体管32这一点上，驱动部52与驱动部25不同。驱动晶体管58的栅极与选择晶体管29的源极连接，漏极与输入端子11以及外部连接端子21连接，源极与蓝色LED芯片15的正极连接。保持电容器61连接在驱动晶体管58的栅极与源极之间。
在上述第一实施方式中，构成为：一旦进入第j行的选择期间，就将列数据信号Ri、Gi、Bi读入驱动部23～25内部的驱动晶体管30～32，以确定LED芯片13～15的驱动电流。在本实施方式中，若进入第j行的选择期间，则进行以下所示的3阶段的动作，由此来确定LED芯片13～15的驱动电流。
作为第一阶段的动作，使列数据信号Ri、Gi、Bi的电位维持在0V。由此，将驱动晶体管56～58的栅极的电位重置为0V。
接着，作为第二阶段的动作，使列数据信号Ri、Gi、Bi的电位上升至VA(VA＞0)。将驱动晶体管56～58的阈值电压设为VDT，且将LED芯片13～15的导通电压设为VON，则VA满足VDT＜VA＜VDT+VON这一关系。通过使栅极的电位上升为VA，驱动晶体管56～58的栅极-源极间电压成为与VDT大致相等。
最后，作为第三阶段的动作，使列数据信号Ri、Gi、Bi的电位上升至比VA更高的VB(VB＞VA)。通过上述第二阶段的动作，驱动晶体管56～58的源极的电位成为与VA－VDT大致相等。因此，驱动晶体管56～58的栅极～源极间电压成为VDT-(VA－VB)。该栅极-源极间电压中的(VA－VB)成为不受驱动晶体管56～58的阈值电压VDT影响的恒定值。由此，能够降低驱动晶体管56～58的阈值电压的偏差的影响。
[第五实施方式]
图16是表示本发明的第五实施方式所涉及的图像显示装置所具备的像素部3B的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3B的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图16，像素部3B与图15所示的像素部3A基本结构相同。不同点在于：分别对驱动部50～52追加了开关晶体管63～65；以及重新设置了输入端子62、外部连接端子66以及测试晶体管67。
用于控制开关晶体管63～65的导通/关闭的控制信号Sj被输入至输入端子62。用于在测试模式时控制开关晶体管63～65的导通/关闭的测试用控制信号TS被输入至外部连接端子66。测试晶体管67由NMOS晶体管构成。测试晶体管67的栅极与外部连接端子16连接，漏极与输入端子62连接，源极与外部连接端子66连接。
在驱动部50中，开关晶体管63与红色LED芯片13并联地连接在驱动晶体管56的源极与输入端子12及外部连接端子22之间。开关晶体管63由NMOS晶体管构成。开关晶体管63的栅极与输入端子62连接。
在本实施方式中，与上述第四实施方式相同地，若进入第j行的选择期间，则进行3阶段的动作，由此来确定LED芯片13～15的驱动电流。但是，在本实施方式中，根据阶段来控制开关晶体管63～65的导通/关闭。
具体地，在第一阶段中，使列数据信号Ri、Gi、Bi的电位维持在0V，并且将被激活为H电平的控制信号Sj输入至输入端子62，由此将开关晶体管63～65导通。
通过使开关晶体管63～65为导通状态，驱动晶体管56～58的源极和保持电容器59～61的一方端子不经由LED芯片13～15而直接与接地电压GND连接。由此，能够将驱动晶体管56～58的栅极的电位切实地重置为0V。
与此相对，在第二及第三阶段中，开关晶体管63～65为关闭状态，以免妨碍对LED芯片13～15驱动电流。
在测试模式时，通过被激活为H电平的测试模式选择信号TE而导通测试晶体管67，由此，代替控制信号Sj，而根据测试用选择信号TS来控制开关晶体管63～65的导通/关闭。测试模式时的开关晶体管63～65的控制，与上述普通工作时的开关晶体管63～65的控制相同，因此省略详细的说明。
根据本实施方式，驱动晶体管56～58的栅极-源极间电压的控制精度得到改善，因此能够提高第四实施方式中的对阈值电压的偏差的影响进行降低的效果。
[第六实施方式]
图17是表示本发明的第六实施方式所涉及的图像显示装置所具备的像素部3C的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3C的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图17，像素部3C构成为：属于共同的列且邻接的两个像素部3(i、j)与像素部3(i、j+1)一体化。各像素部与图3所示的像素部3基本结构相同。不同点在于：两个像素部共用驱动器IC90c。
即，图3所示的像素部3由构成一个像素的LED芯片13～15、以及用于驱动该LED芯片13～15的驱动器IC90构成。与此相对，像素部3C由构成一个像素部的LED芯片13a～15a、构成与上述一个像素属于公共的列而邻接的其它像素部的LED芯片13b～15b、以及用于选择性地驱动LED芯片13a～15a和LED芯片13b～15b的单个驱动器IC90c构成。
具体地，两个红色LED芯片13a、13b并联地连接在驱动部23的驱动晶体管30的漏极与输入端子12及外部连接端子22之间。由NMOS晶体管构成的LED选择晶体管70连接在驱动晶体管30的漏极与红色LED芯片13a的正极之间。由NMOS晶体管构成的LED选择晶体管73连接在驱动晶体管30的漏极与红色LED芯片13b的正极之间。LED选择晶体管70的栅极与用于对第j行进行选择的行选择信号Roj的输入端子76连接。LED选择晶体管73的栅极与用于对第(j+1)行进行选择的行选择信号Roj+1的输入端子77连接。
两个绿色LED芯片14a、14b并联地连接在驱动部24的驱动晶体管31的漏极与输入端子12及外部连接端子22之间。由NMOS晶体管构成的LED选择晶体管71连接在驱动晶体管31的漏极与绿色LED芯片14a的正极之间。由NMOS晶体管构成的LED选择晶体管74连接在驱动晶体管31的漏极与绿色LED芯片14b的正极之间。LED选择晶体管71的栅极与输入端子76连接，LED选择晶体管74的栅极与输入端子77连接。
两个蓝色LED芯片15a、15b并列地连接在驱动部25的驱动晶体管32的漏极与输入端子12及外部连接端子22之间。由NMOS晶体管构成的LED选择晶体管72连接在驱动晶体管32的漏极与蓝色LED芯片15a的正极之间。由NMOS晶体管构成的LED选择晶体管75连接在驱动晶体管32的漏极与蓝色LED芯片15b的正极之间。LED选择晶体管72的栅极与输入端子76连接，LED选择晶体管75的栅极与输入端子77连接。
行选择信号Roj被输入至OR(逻辑或)电路78的一个输入端子，行选择信号Roj+1被输入至OR电路78的另一个输入端子。OR电路78的输出端子与选择晶体管27～29的栅极连接。OR电路78对行选择信号Roj和Roj+1的逻辑或进行运算，并将运算结果输入至选择晶体管27～29的栅极。
用于在测试模式时对第j行进行选择的测试用行选择信号TRo1被输入至外部连接端子79。用于在测试模式时对第(j+1)行进行选择的测试用行选择信号TRo2被输入至外部连接端子80。测试晶体管81、82由NMOS晶体管构成。测试晶体管81的栅极与外部连接端子16连接，漏极与LED选择晶体管70～72的栅极连接，源极与外部连接端子79连接。测试晶体管82的栅极与外部连接端子16连接，漏极与LED选择晶体管73～75的栅极连接，源极与外部连接端子80连接。
当接收到被激活为H电平的测试模式选择信号TE而测试晶体管81、82一起导通时，OR电路78的一个输入端子被输入测试用行选择信号TRo1，而另一个输入端子则被输入测试用行选择信号TRo2。OR电路78对测试用行选择信号TRo1和TRo2的逻辑或进行运算，并将运算结果输入至选择晶体管27～29的栅极。
在上述结构中，在第j行的选择期间，接收到被激活为H电平的行选择信号Roj(或者测试用行选择信号TRo1)而LED选择晶体管70～72导通，由此选择红色LED芯片13a、绿色LED芯片14a、以及蓝色LED芯片15a。当从OR电路48接收到H电平的输出信号而选择晶体管27～29导通时，列数据信号Ri、Gi、Bi(或者测试用列数据信号TR、TG、TG)分别被输入至驱动晶体管30～32的栅极。其结果，红色LED芯片13a发出基于列数据信号Ri(或者测试用列数据信号TR)的强度的红色光，绿色LED芯片14a发出基于列数据信号Gi(或者测试用列数据信号TG)的强度的绿色光，蓝色LED芯片15a发出基于列数据信号Bi(或者测试用列数据信号TB)的强度的蓝色光。
另一方面，在第(j+1)行的选择期间，接收到被激活为H电平的行选择信号Roj+1(或者测试用行选择信号TRo2)而LED选择晶体管73～75导通，由此选择红色LED芯片13b、绿色LED芯片14b、以及蓝色LED芯片15b。当从OR电路48接收到H电平的输出信号而选择晶体管27～29导通时，列数据信号Ri、Gi、Bi(或者测试用列数据信号TR、TG、TG)分别被输入至驱动晶体管30～32的栅极。其结果，红色LED芯片13b发出基于列数据信号Ri(或者测试用列数据信号TR)的强度的红色光，绿色LED芯片14b发出基于列数据信号Gi(或者测试用列数据信号TG)的强度的绿色光，蓝色LED芯片15b发出基于列数据信号Bi(或者测试用列数据信号TB)的强度的蓝色光。
在本实施方式所涉及的像素部3C中，属于共同的列的两个像素部共用驱动部23～24以及测试晶体管37～39，因此能够以两个像素部一个的比例设置驱动器IC90c。在本实施方式中，在驱动器IC90c的电路结构中新追加了LED选择晶体管70～75、测试晶体管81、82以及OR电路78，因此，每个驱动器IC90c的电路面积可能比像素部3中的驱动器IC90的电路面积大。但是，若对像素数相等的像素基板200彼此进行比较，则相对于由像素部3构成的像素基板200，由像素部3C构成的像素基板200所搭载的驱动器IC205的个数减半。由此，能够缩短像素基板形成工序(图5的S20)的工时，因此能够降低像素基板200的制造成本。
此外，在本实施方式中，属于邻接的行的两个像素部3(i、j)和3(i、j+1)共用驱动部23～25，因此，必须在第j行的选择期间内结束像素部3(i、j)的LED芯片13a～15a的发光，不能使LED芯片13a～15a的发光状态维持至第(j+1)行的选择期间。因此，与不共用驱动部23～25的情况相比，需要在LED芯片13a～15a中流动大电流以使光输出增大。例如，在全高清标准中，必须使LED芯片13a～15a在约1/1000的期间内发光，因此必须使其发光强度为约1000倍。在本实施方式中使用的LED芯片中，能够流动还能应对如此要求的电流量。
此外，虽然在本实施方式中，记载了邻接的两个像素共有驱动器IC的情况，但从同样的想法出发，也可在更多的邻接像素间共用驱动器IC。
[第七实施方式]
图18是表示本发明的第七实施方式所涉及的图像显示装置所具备的像素部3D的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3D的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图18，像素部3D构成为：属于共同的行且邻接的两个像素部3(i、j)与像素部3(i+1、j)一体化。各像素部与图3所示的像素部3基本结构相同。不同点在于：两个像素部共用驱动器IC90d。
具体地，像素部3D由像素部3(i、j)、像素部3(i+1、j)、以及测试晶体管36构成。在上述结构中，像素部3(i、j)的驱动部23～25及测试晶体管37～39、像素部3(i+1、j)的驱动部23～25及测试晶体管37～39与测试晶体管36内置于一个驱动器IC90d中。
像素部3(i、j)及像素部3(i+1、j)各自的基本结构，与图3所示的像素部3相同。不同点在于：在像素部3(i、j)和像素部3(i+1、j)中共用测试晶体管36。
在本实施方式所涉及的像素部3D中，由于接收到行选择信号Roj而两个像素部3(i、j)、3(i+1、j)同时被驱动，所以不能如图17所示的像素部3C那样在两个像素部之间共用驱动部23～25。其结果，能在两个像素部之间共用的部分仅限于用于传递测试用行选择信号TRo的测试晶体管36。由此，像素部3D与像素部3C相比，驱动器IC90d的面积减小效果降低。但是，由于在像素部3D中，与像素部3C相同地，也能使驱动器IC的个数减半，因此能够降低像素基板200的制造成本。
此外，虽然在本实施方式中，记载了邻接的两个像素共有驱动器IC的情况，但从同样的想法出发，也可在更多的邻接像素间共用驱动器IC。
[第八实施方式]
图19是表示本发明的第八实施方式所涉及的图像显示装置所具备的像素部3E的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3E的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图19，像素部3E与图3所示的像素部3基本结构相同。不同点在于：列数据信号Ri、Gi、Bi由模拟信号变更为了数字信号。
以往，由于液晶显示器或有机EL显示器形成在玻璃基板上，所以通常由薄膜晶体管构成用于驱动像素的驱动元件。一般地，薄膜晶体管与硅晶体管相比，驱动能力较低，且特性偏差大，因此驱动元件能实现的功能非常有限。
另一方面，在本实施方式中，由于利用硅LSI技术来制造包括驱动元件的驱动器IC，因此能够使驱动元件具有更高的功能。因此，在本实施方式中，通过使驱动器IC具有数字/模拟转换功能，从而使用数字信号来控制像素的光输出。
以下，关于本实施方式所涉及的驱动器IC90e的结构以及动作进行说明。
列信号输出电路5(参照图1)将列数据信号Ri、Gi、Bi作为串行数字信号发送。使用串行传输的原因在于：在衬底基板形成工序(图5的S10)中在衬底基板上配设很多较细的信号线对于成本来说是不利的。
例如，在列数据信号Ri、Gi、Bi分别为8位长度的情况下，如果想要并列地传输列数据信号Ri、Gi、Bi，则需要至少8×3＝24根信号线。因此，与在衬底基板形成工序(图5的S10)中分别使用1根信号线来传输列数据信号Ri、Gi、Bi的结构相比，要求将信号线的配线间距细化为约1/8，结果可能导致制造成本的增加。进而，通过使信号线变细，从而信号线的配线电阻上升且配线之间的寄生电容增加，因此，在信号的传输中可能出现延迟。
在像素部3E中，图3所示的像素部3中的驱动器IC90被替换为包括串行/并行转换电路(SP)301～303、电流输出电路(CO)304～306、以及测试晶体管36～39的驱动器IC90e。
SP301～303仅在行选择信号Roj被激活为H电平时接收串行数字信号Ri、Gi、Bi。SP301一旦接收到串行数字信号Ri，就生成与红色LED芯片13的发光强度对应的数字输出信号，并输出至COR304。SP302一旦接收到串行数字信号Gi，就生成与绿色LED芯片14的发光强度对应的数字输出信号，并输出至COR305，SP303一旦接收到串行数字信号Bi，就生成与蓝色LED芯片15的发光强度对应的数字输出信号，并输出至COR306。电流输出电路(CO)304～306可以是与发光强度对应地控制在发光元件13～15中流动的电流量的方式，也可以是与发光强度对应地变更发光时间的脉宽调制方式。
COR304、COG305、以及COB306分别将基于从对应的SP接收到的数字信号的电流持续输出至LED芯片13～15，直到下一个周期。由此，使得LED芯片13～15以基于数字信号的强度发光。
此外，COR304、COG305、以及COB306的电路结构是基于输出电流的LED芯片的发光特性及工作电压来设定的。因此，若在LED芯片13～15之间发光特性或工作电压不同，则COR304、COG305、以及COB306成为互相不同的电路结构。
这里，在列数据信号Ri、Gi、Bi为模拟信号的情况下，有时候LED芯片的发光量会变动。这是因为在由模拟信号来指定各像素部的LED芯片的发光量时，根据像素部所属的行的位置，在信号传输时间上会产生偏差。
与此相对，在本实施方式中，由于各像素部的LED芯片的发光量由数字信号指定，因此能够消除如上所述的因行的位置而引起的输出变动的要因。其结果，能够形成更均匀且精度更高的图像。
[第九实施方式]
图20是表示本发明的第九实施方式所涉及的图像显示装置所具备的像素部3F的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3F的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图20，像素部3F与图3所示的像素部3基本结构相同。不同点在于：在列数据信号Ri、Gi、Bi中追加了行地址。
在像素部3F中，图3所示的像素部3中的驱动器IC90被替换为包括可寻址串行/并行转换电路(ASP)311～313、电流输出电路(CO)304～306、以及测试晶体管36～39的驱动器IC90f。CO304～306与图19所示的CO304～306基本结构相同。
使用一次性可编程ROM(OTPROM)来构成ASP311～313。OPTROM是只能写入一次的非易失性存储器。在像素基板检查工序(图5的S40)中，将表示像素部3F所属的行的地址的9位的行地址ID写入OPTROM中。此外，行地址ID的位数是根据像素阵列部2(图1)的行数N来设定的。
ASP311～313分别接收串行数字信号Ri、Gi、Bi。仅在接收到的串行数字信号的前9位与预先写入的行地址ID一致时，各SAP将9位之后的剩余数字信号作为光输出信号输出至对应的CO。此外，地址ID的位数由行数N决定。在本实施方式中，由于显示器为VGA标准，所以将位数设为9位。此外，在高清标准以及全高清标准中，地址ID的位数增加。
此外，在本实施方式中，代替行选择信号，而将时钟信号CL输入至输入端子315，由此来控制各ASP接收串行数字信号的时机。
CO304～306分别将基于从对应的ASP接收到的数字信号的电流持续输出至LED芯片13～15，直到下一个周期。
在本实施方式中，通过对列数据信号Ri、Gi、Bi追加表示行地址的信号，从而能够不使用行选择信号而基于列数据信号对行进行选择。由此，无需用于传输行选择信号的配线。此外，时钟信号CL与电源线及列数据信号线相同地形成在第一配线层111上。
在上述第一至第八实施方式中，由于构成为基于行选择信号来对行进行选择，所以如图7所示那样，使衬底基板100为2层配线结构，并使用第二配线层112来传输行选择信号Roj。因此，有时候衬底基板100的制造成本会增多。与此相对，本实施方式不需要该第二配线层，因此能够减少衬底基板100上的配线层数。因此，能够简化衬底基板形成工序(图5的S10)，结果，能够降低衬底基板100的制造成本。
此外，如果本来的列数据信号由8位构成，则通过追加行地址ID，各ASP接收到的信号量成为本来的信号量的约2倍。此外，列数据信号的位数有时在R、G、B之间有所不同。此外，位数也会根据颜色表现的精度而不同。另外，需要在各ASP中设置OPTROM。因此，在本实施方式中，驱动器IC的制造成本会产生少许增加。但是，得到的衬底基板的制造成本降低的效果超过了该驱动器IC的成本增加这一情况已经得到确认。
在本实施方式中，在像素基板检查工序(图5的S30)中，作为新的检查项目，对下述情况进行确认：ASP311～313在接收到被预先写入至内置的OPTROM的行地址ID时进行工作，而在接收到该行地址ID以外的行地址ID时则不进行工作。
具体地，在测试模式选择信号TE被激活为H电平之后，将测试用时钟信号TCL输入至外部连接端子316，并且将包括行地址ID的测试用列数据信号TR、TG、TB分别输入至ASP311～312。在该状态下，诊断LED芯片13～15是否正常发光。在该检查中，当在一部分LED芯片中检查出不亮灯或发光量不足时，将包括该LED芯片的像素部3记录为不良像素部。在粘合工序(图5的S40)中，将该不良像素部从像素基板200中切除，并替换为其它正常的像素部。
[第十实施方式]
图21是表示本发明的第十实施方式所涉及的图像显示装置所具备的像素部3G的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3G的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图21，像素部3G与图19所示的像素部3E基本结构相同。不同点在于：将列数据信号Ri，Gi，Bi变更为列数据信号CSi，且将SP301～303变更为SP333。驱动器IC90g包括SP333、电流输出电路(CO)304～306、以及测试晶体管36、331。
列数据信号CSi是通过汇总列数据信号Ri、Gi、Bi作为一个串行数据信号而获得的。列数据信号CSi通过输入端子330被提供给SP333。
SP333仅在行选择信号Roj被激活为H电平时接收列数据信号CSi。SP333一旦接收到列数据信号CSi，就对连续发送来的列数据信号Ri、Gi、Bi进行分割。SP333将分割后的列数据信号Ri、Gi、Bi分别输出至CO304～306。CO304～306分别将基于从对应的SP接收到的数字信号的电流持续输出至LED芯片13～15，直到下一个周期。由此，使得LED芯片13～15以基于数字信号的强度发光。
测试晶体管331的栅极与外部连接端子16连接，漏极与输入端子330连接，源极与输入端子332连接。测试用列数据信号TCS被输入至输入端子332。测试用列数据信号TCS与列数据信号CSi相同地，构成为将测试用列数据信号TR、TG、TB汇总为一个串行数据信号。
在本实施方式中，通过将3个列数据信号Ri、Gi、Bi汇总为一个列数据信号CSi，能够减少配设在衬底基板100上的、用于传输列数据信号的配线的根数。
当将像素阵列部2(参照图1)从全高清标准开展为4K高清标准或者8K高清标准时，必须使像素部3与分辨率成反比地减小。对此，可以通过缩小用于供给电源电压的电源线的宽度进行应对，但另一方面，由于电源线成为高电阻，所以电压降有可能会增大。若电压降增大，则电源电压被设定为较高，以包括该降低的量。驱动器IC也需要设计为在高电压下也能工作，因此驱动器IC的制造成本可能会增加。
根据本实施方式，通过减少传输列数据信号的信号的根数，能够消除缩小电源线的宽度的需要。其结果，能够抑制驱动器IC的制造成本的增加。
[第十一实施方式]
图22是表示本发明的第十一实施方式所涉及的图像显示装置所具备的像素部3H的电路结构的图。本实施方式所涉及的图像显示装置的基本结构，除了像素部3H的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图22，像素部3H与图21所示的像素部3G基本结构相同。不同点在于：将SP333变更为可寻址串行/并行转换电路(ASP)334。驱动器IC90h包括ASP334、电流输出电路(CO)304～306、以及测试晶体管36、331。
使用OTPROM来构成ASP334。在像素基板检查工序(图5的S40)中，将表示像素部3H所属的行的地址的行地址ID写入OPTROM中。
ASP334仅在行选择信号Roj被激活为H电平时接收列数据信号CSi。在本实施方式中，列数据信号CSi是通过汇总列数据信号Ri、Gi、Bi作为一个串行数据信号并在该串行数据信号的开头部分追加了表示行地址ID的信号而获得的。
ASP334一旦接收到列数据信号CSi，就仅在接收到的信号CSi的前9位与预先写入的行地址ID一致时，对连续发送来的列数据信号Ri、Gi、Bi进行分割。ASP334将分割后的列数据信号Ri、Gi、Bi分别输出至CO304～306。CO304～306分别将基于从ASP334接收到的数字信号的电流持续输出至LED芯片13～15，直到下一个周期。由此，使得LED芯片13～15以基于数字信号的强度发光。
根据本实施方式所涉及的像素部3H，能够得到上述第九实施方式的作用效果和上述第十实施方式的作用效果两方。即，能够防止较长的列信号线中的模拟信号的传输延迟以及衰减导致的光输出信号的劣化，并且能够降低衬底基板的制造成本。其结果，能够提供对高亮度化有效的结构。
[第十二实施方式]
在第十二实施方式中，关于修复不良像素部的其它方法进行说明。
图23和图24是本发明的第十二实施方式所涉及的图像显示装置所具备的像素基板200C的俯视图。本实施方式所涉及的图像显示装置的基本结构，除了像素基板200C的结构之外，与图1所示的图像显示装置1相同，因此省略此处的说明。
参照图23，像素基板200C与图8所示的像素基板200基本结构相同。不同点在于：设有两处用于搭载各色LED芯片的连接焊垫。
作为像素不良中频率较高的不良模式，存在发光元件的不良。发光元件的不良是漏电不良、导通不良及灰度不良等不良中由发光元件引起的不良。此外，漏电不良指在发光元件的阴极和阳极之间存在漏电。导通不良指发光元件的阴极和阳极的某一方因断线或接触不良而不导通。亮度不良指发光元件的发光量比设定值低或者比设定值高。
本实施方式中的不良像素部的修复方法是处理这种发光元件的不良的方法。具体地，在像素基板上设置预备电路，当检测到发光元件的不良时，将成为代替的发光元件新搭载到该像素基板上，然后对电路进行切换，以便该代替的发光元件与驱动器IC205电连接。
如图23所示，在像素基板200C中，作为红色LED芯片用连接焊垫设有焊垫RA、RB，作为绿色LED芯片用连接焊垫设有焊垫GA、GB，作为蓝色LED芯片用连接焊垫设有焊垫BA、BB。在像素基板形成工序(图5的S20)中，将红色LED芯片202搭载到焊垫RA上，将绿色LED芯片203A搭载到焊垫GA上，将蓝色LED芯片204搭载到焊垫BA上。
在形成像素基板200C之后实施的像素基板检查工序(图5的S30)中，设定例如在绿色LED芯片203A中出现了亮灯不良的情况。在这样的情况下，如图24所示，将代替的绿色LED芯片203B搭载至焊垫GB。进而，切断与搭载有不良的绿色LED芯片203A的焊垫GA连接的配线图案206的一部分(相当于图中的区域240)。此外，当为在绿色LED芯片203A中电流不流动的不良的情况下，不需要切断配线图案206。配线图案206的切断例如可通过照射激光而容易地进行。
在上述作业结束后，再次检查绿色LED芯片的发光特性。若绿色LED芯片203B正常发光，则修复完成。
另一方面，在绿色LED芯片203B不正常发光的情况下，判断为驱动器IC205为异常的可能性较大。在该情况下，将包括绿色LED芯片203B的每个像素部，从像素基板200C中切除，并替换为正常的像素部。
作为发光元件的修复方法，也可以将不良的绿色LED芯片203A从像素基板200C中除去，并对除去的部分搭载代替的绿色LED芯片203B，以代替上述方法。根据该方法，由于不需要上述的预备连接焊垫，因此不会增大配线图案206的面积。但另一方面，由于难以在不损坏连接焊盘的情况下去除LED芯片，所以在简便性方面，图23及图24所示的方法是有利的。
因此，在像素基板的面积有足够余量的情况下，如图23及图24所示，通过设置预备的配线及连接焊盘，能够简便且迅速地修复不良的LED芯片。另外，由于能以LED芯片为单位进行修复，所以不用丢弃正常的驱动器IC或其它LED芯片而在修复后也能使用。
此外，虽然在本实施方式中，采用了物理地切断与不良LED芯片连接的配线图案的方法，但也能使驱动器IC205具有LED芯片切换功能。
具体地，设置从驱动器IC205分别连接至焊垫RA、RB、GA、GB、BA、BB的配线图案。例如，在绿色LED芯片203A为不良的情况下，将绿色LED芯片203B搭载至焊垫GB，并且变更驱动器IC205的动作以使电流在绿色LED芯片203B中流动。但是，为了变更驱动器IC205的动作，用于选择使电流在绿色LED芯片203A、203B中的哪一方中流动的非易失性存储器是必需的。另一方面，能够消除物理性的配线切断作业。
或者，也可以在各色LED芯片上不设置两个连接焊垫，而设置单个第四连接焊垫，并在3色LED芯片之间共用第四连接焊垫。第四连接焊垫上搭载有代替产生了不良的LED芯片的LED芯片。在像素部的面积没有余量的情况下，这样的方法是有效的。
应该认为本次公开的实施方式在所有的方面都是例示而不是限制性的内容。本发明的范围由权利要求书示出，而不是由上述的实施方式示出，意在包括与权利要求书同等的意思以及范围内的全部变更。
符号说明
1 图像显示装置(显示器)
2 像素阵列部
3、3A～3H 像素部
4 行选择电路
5 列信号输出电路
6 图像处理电路
7～12、76、77 输入端子
13、13a、13b、202 红色LED芯片
14、14a、14b、203 绿色LED芯片
15、15a、15b、204 蓝色LED芯片
16～22、79、80、332 外部连接端子
23～25 驱动部
27～29 选择晶体管
30～32、56～58 驱动晶体管
33～35、59～61 保持电容器
36～39 测试晶体管
40、45 蓝紫色LED芯片
41 红色荧光体
46 绿色荧光体
63～65 开关晶体管
70～75 LED选择晶体管
78 OR电路
90、90a～90h 驱动器IC
100 衬底基板
101 电源线
102 接地线
103～105 列数据信号线
106 层间绝缘膜
107 行选择信号线
108 连接部
110 薄膜基板
111 第一配线层
112 第二配线层
200 像素基板
205 驱动器IC
206 配线图案
208～214 外部连接焊垫
215 通孔
216 各向异性导电粘接材
217 连接焊垫
220 导电性浆料
230 基板
231 氮化物半导体外延层
232 台面部
233 透明电极
234 透明保护膜
235 p侧电极
236 n侧电极
240 配线修正部分
301～303、333 SP
304 COR
305 COG
306 COB
311～313、334 ASP

Claims (7)

1.一种将多个像素部二维地排列而成的图像显示装置，其特征在于，具备：
衬底基板；以及
多个像素基板，所述多个像素基板排列配置在所述衬底基板上，且分别构成有至少一个所述像素部，
所述衬底基板包括：
第一基板，所述第一基板具有第一主面和位于与所述第一主面相反的一侧的第二主面；以及
第一配线部件，所述第一配线部件配设在所述第一主面或者所述第二主面上，
所述像素基板包括：
第二基板，所述第二基板具有第三主面和位于与所述第三主面相反的一侧的第四主面；
多个发光元件，所述多个发光元件搭载在所述第三主面上；
驱动器IC，所述驱动器IC搭载在所述第三主面上，且用于驱动所述多个发光元件；
外部连接端子，所述外部连接端子形成在所述第三主面上，且用于接收从所述像素基板外部供给的输入信号；以及
第二配线部件，所述第二配线部件配设在所述第三主面或者所述第四主面上，且与所述多个发光元件、所述驱动器IC以及所述外部连接端子电连接，
所述第二基板与所述第一基板以所述第一主面与所述第四主面对置的方式层叠配置，并且，
所述第二配线部件与所述第一配线部件电连接。
2.根据权利要求1所述的图像显示装置，其特征在于，
在所述像素基板中，针对每个所述像素部进行所述发光元件的发光特性是否正常的检查，对包括所述发光特性不正常的所述发光元件的所述像素部进行修复。
3.根据权利要求1或2所述的图像显示装置，其特征在于，
所述多个发光元件至少包括红色发光元件、绿色发光元件以及蓝色发光元件，
所述红色发光元件、所述绿色发光元件以及所述蓝色发光元件分别由化合物半导体发光元件或者化合物半导体发光元件与波长转换层的组合构成。
4.根据权利要求1至3中任一项所述的图像显示装置，其特征在于，
所述驱动器IC包括形成在单晶硅基板上的晶体管。
5.根据权利要求1至4中任一项所述的图像显示装置，其特征在于，
所述第一基板是具有柔性的薄膜基板。
6.根据权利要求1至4中任一项所述的图像显示装置，其特征在于，
所述驱动器IC具有选择用于检查所述发光元件的测试信号和图像显示用的图像数据信号中的任一方的功能。
7.一种将多个像素部二维地排列而成的图像显示装置，其特征在于，
所述多个像素部分别包括：
多个发光元件；以及
用于驱动所述多个发光元件的驱动器IC，
所述驱动器IC接收串行数字数据作为表示所述多个发光元件的发光强度的数据，并且基于所述串行数字数据来驱动所述多个发光元件。
CN201680047226.4A 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法 Expired - Fee Related CN107924653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010071004.4A CN111261639A (zh) 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179405 2015-09-11
JP2015-179405 2015-09-11
PCT/JP2016/072484 WO2017043216A1 (ja) 2015-09-11 2016-08-01 画像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010071004.4A Division CN111261639A (zh) 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法

Publications (2)

Publication Number Publication Date
CN107924653A true CN107924653A (zh) 2018-04-17
CN107924653B CN107924653B (zh) 2020-02-28

Family

ID=58239444

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680047226.4A Expired - Fee Related CN107924653B (zh) 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法
CN202010071004.4A Pending CN111261639A (zh) 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010071004.4A Pending CN111261639A (zh) 2015-09-11 2016-08-01 图像显示装置以及图像显示元件的制造方法

Country Status (4)

Country Link
US (3) US10453759B2 (zh)
JP (3) JP6415736B2 (zh)
CN (2) CN107924653B (zh)
WO (1) WO2017043216A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649045A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN112018130A (zh) * 2019-05-29 2020-12-01 群创光电股份有限公司 电子装置
CN112185306A (zh) * 2019-07-03 2021-01-05 乐金显示有限公司 背光单元以及包括该背光单元的显示装置
WO2022022268A1 (zh) * 2020-07-27 2022-02-03 北京芯海视界三维科技有限公司 发光模组及显示器件
CN114420804A (zh) * 2018-11-14 2022-04-29 群创光电股份有限公司 电子装置及其制造方法
CN115482720A (zh) * 2021-06-15 2022-12-16 群创光电股份有限公司 电子装置
WO2022266795A1 (zh) * 2021-06-21 2022-12-29 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
WO2024140157A1 (zh) * 2022-12-28 2024-07-04 厦门大学 一种集成式Micro-LED显示器件及其组成的显示面板
US12033987B2 (en) 2018-09-07 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US12193180B2 (en) 2021-06-15 2025-01-07 Innolux Corporation Electronic device

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756384B (zh) * 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
US10902769B2 (en) * 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
TWI688802B (zh) * 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
US10679911B2 (en) * 2017-12-12 2020-06-09 Facebook Technologies, Llc Redundant pixel architecture in ILED displays
KR102519736B1 (ko) * 2018-01-17 2023-04-11 주식회사 루멘스 Led 디스플레이 모듈
JP7012548B2 (ja) * 2018-02-07 2022-01-28 シャープ株式会社 表示装置及び表示システム
US11410632B2 (en) * 2018-04-24 2022-08-09 Hewlett-Packard Development Company, L.P. Display devices including switches for selecting column pixel data
CN112119445B (zh) 2018-05-17 2024-10-15 株式会社半导体能源研究所 显示装置
WO2019225708A1 (ja) * 2018-05-25 2019-11-28 大日本印刷株式会社 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
US10580352B2 (en) 2018-07-03 2020-03-03 Facebook Technologies, Llc Testing of micro light emitting diodes (LEDs) using probe pads
WO2020009717A1 (en) * 2018-07-03 2020-01-09 Facebook Technologies, Llc Testing of micro light emitting diodes (leds) using probe pads
US10678104B2 (en) * 2018-09-27 2020-06-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel with flexible circuit board regions and display module
TWI683465B (zh) * 2018-12-11 2020-01-21 友達光電股份有限公司 發光裝置的製造方法
JP7138286B2 (ja) * 2018-12-28 2022-09-16 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
CN109920799B (zh) * 2019-02-13 2021-03-05 上海奕瑞光电子科技股份有限公司 Tft面板及测试方法
JP2020155622A (ja) * 2019-03-20 2020-09-24 富士ゼロックス株式会社 発光装置、光学装置および情報処理装置
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
WO2020226369A1 (en) 2019-05-03 2020-11-12 Samsung Electronics Co., Ltd. Light emitting diode module
WO2020226044A1 (ja) * 2019-05-08 2020-11-12 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN111987082B (zh) * 2019-05-21 2022-07-26 光宝光电(常州)有限公司 Led封装结构
CN111987084B (zh) 2019-05-24 2022-07-26 方略电子股份有限公司 电子装置及其制造方法
DE102019126859A1 (de) * 2019-10-07 2021-04-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anzeigevorrichtung und Anzeigeeinheit
KR102756981B1 (ko) 2019-10-14 2025-01-21 삼성전자주식회사 발광 다이오드 모듈 및 이를 포함하는 디스플레이 장치
KR20210044430A (ko) * 2019-10-15 2021-04-23 삼성전자주식회사 디스플레이 장치의 제조 방법, 중계 기판 및 기록 매체에 저장된 컴퓨터 프로그램
US11610877B2 (en) * 2019-11-21 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
CN113013132B (zh) 2019-12-20 2025-03-04 群创光电股份有限公司 电性连接结构及包含其的电子装置
JP7471413B2 (ja) * 2020-03-30 2024-04-19 京東方科技集團股▲ふん▼有限公司 画素構造及びその駆動方法、表示装置
US12199227B2 (en) 2020-04-10 2025-01-14 Boe Technology Group Co., Ltd. Driving substrate, method for preparing the same, and display device
US11749572B2 (en) * 2020-05-19 2023-09-05 Macronix International Co., Ltd. Testing bonding pads for chiplet systems
EP4153907A4 (en) 2020-05-22 2024-08-21 Lumileds LLC LED LIGHTING MODULE
JP7581685B2 (ja) 2020-07-27 2024-11-13 沖電気工業株式会社 発光装置、発光ディスプレイ、及び発光装置の製造方法
US12009459B2 (en) * 2020-08-14 2024-06-11 Lite-On Technology Corporation Light-emitting device, light-emitting assembly, and integrated circuit flip-chip
CN214956944U (zh) * 2020-08-14 2021-11-30 光宝科技股份有限公司 发光封装模组
TWI757996B (zh) * 2020-08-24 2022-03-11 錼創顯示科技股份有限公司 微型發光二極體顯示矩陣模組
US11640784B2 (en) 2020-08-24 2023-05-02 PlayNitride Display Co., Ltd. Micro light emitting diode display and controller thereof
TW202218144A (zh) * 2020-10-30 2022-05-01 群創光電股份有限公司 顯示裝置
JP2022079295A (ja) 2020-11-16 2022-05-26 沖電気工業株式会社 複合集積フィルム、複合集積フィルム供給ウェハ及び半導体複合装置
CN115662981A (zh) * 2020-11-30 2023-01-31 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
JP7517970B2 (ja) * 2020-12-02 2024-07-17 シャープ福山レーザー株式会社 画像表示素子
CN112666178B (zh) * 2020-12-14 2024-06-18 杭州当虹科技股份有限公司 一种户外led大屏坏点在线监控方法
KR102557580B1 (ko) * 2021-01-05 2023-07-20 엘지전자 주식회사 반도체 발광 소자 패키지 및 디스플레이 장치
CN114725158A (zh) 2021-01-06 2022-07-08 群创光电股份有限公司 发光装置
JP7374937B2 (ja) 2021-01-13 2023-11-07 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP7386190B2 (ja) 2021-01-21 2023-11-24 株式会社アドバンテスト 試験装置、試験方法およびプログラム
WO2022169286A2 (ko) * 2021-02-04 2022-08-11 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
EP4199095A4 (en) * 2021-02-04 2024-04-24 Samsung Electronics Co., Ltd. DISPLAY DEVICE AND METHOD FOR MANUFACTURING SAME
JP7355773B2 (ja) 2021-02-26 2023-10-03 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP7355789B2 (ja) * 2021-09-08 2023-10-03 株式会社アドバンテスト 試験装置、試験方法およびプログラム
US20230130193A1 (en) * 2021-10-21 2023-04-27 Prilit Optronics, Inc. Micro-light-emitting diode display panel
CN113933294B (zh) * 2021-11-08 2023-07-18 中国联合网络通信集团有限公司 浓度检测方法及装置
CN114035330B (zh) * 2021-11-19 2023-11-28 武汉华星光电半导体显示技术有限公司 一种vr显示模组及vr终端
US20230170265A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Manufacturing method of electronic device
CN116190257A (zh) * 2021-11-26 2023-05-30 群创光电股份有限公司 电子装置的制造方法
KR20230151733A (ko) * 2022-04-26 2023-11-02 주식회사 글로우원 디스플레이 모듈 및 디스플레이 모듈을 포함한 디스플레이 장치
JPWO2023233985A1 (zh) * 2022-06-03 2023-12-07
CN114823635B (zh) * 2022-06-29 2023-06-30 惠科股份有限公司 驱动基板及显示面板
TWI824591B (zh) * 2022-06-29 2023-12-01 晶呈科技股份有限公司 Led電路基板結構、led測試封裝方法及led畫素封裝體
TWI813359B (zh) 2022-06-29 2023-08-21 晶呈科技股份有限公司 Led電路基板結構、led測試封裝方法及led畫素封裝體
JP2024057491A (ja) * 2022-10-12 2024-04-24 信越半導体株式会社 接合型発光素子ウェーハの製造方法
CN116153248A (zh) * 2022-10-27 2023-05-23 合肥京东方卓印科技有限公司 显示模组、显示基板及其驱动方法
CN116682330B (zh) * 2023-06-19 2024-07-16 科睿者科技(深圳)有限公司 一种透明显示面板及显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118124A (ja) * 2000-10-06 2002-04-19 Sony Corp 素子実装方法
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
JP2003140572A (ja) * 2001-10-31 2003-05-16 Sony Corp 画像表示装置及びその製造方法
JP2009177117A (ja) * 2007-12-25 2009-08-06 Toshiba Lighting & Technology Corp 表示装置
CN102737578A (zh) * 2011-04-08 2012-10-17 索尼公司 像素芯片、显示面板、照明面板、显示单元和照明单元
JP3184450U (ja) * 2013-04-16 2013-06-27 優亮科技股▲ふん▼有限公司 駆動チップを備えた発光ダイオードモジュール実装構造

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
US5990802A (en) * 1998-05-18 1999-11-23 Smartlite Communications, Inc. Modular LED messaging sign panel and display system
JP2002015879A (ja) * 2000-06-30 2002-01-18 Toshiba Lighting & Technology Corp 照明姿勢制御システム
JP4403434B2 (ja) * 2000-07-18 2010-01-27 ソニー株式会社 画像表示装置
JP4067867B2 (ja) * 2001-05-15 2008-03-26 株式会社半導体エネルギー研究所 電圧測定方法及び電気的検査方法
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP4120223B2 (ja) * 2002-01-16 2008-07-16 ソニー株式会社 電子部品の製造方法、これを用いた画像表示装置
JP2003309293A (ja) * 2002-04-17 2003-10-31 Sony Corp 半導体発光素子パッケージ、表示装置、発光素子の除去方法及び発光素子の検査方法
JP4082242B2 (ja) 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
TWI420691B (zh) * 2006-11-20 2013-12-21 尼康股份有限公司 Ｌｅｄ裝置及其製造方法
JP4450067B2 (ja) * 2007-12-25 2010-04-14 ソニー株式会社 電子部品及びその製造方法、これを用いた画像表示装置
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
WO2010089409A1 (en) * 2009-02-09 2010-08-12 United Luminous International (Holdings) Limited Light emitting diode light arrays on mesh platforms
US20110248974A1 (en) * 2009-05-29 2011-10-13 Sharp Kabushiki Kaisha Backlight drive device and display device having same
JP3155196U (ja) * 2009-06-25 2009-11-12 株式会社オーテックエレクトロニクス 照明用ｌｅｄ検査装置
JP5514614B2 (ja) * 2010-04-13 2014-06-04 アルファーデザイン株式会社 Ｌｅｄ素子検査テーピング装置。
JP5652100B2 (ja) * 2010-10-05 2015-01-14 ソニー株式会社 表示パネル、表示装置、照明パネルおよび照明装置、ならびに表示パネルおよび照明パネルの製造方法
JP2012146529A (ja) * 2011-01-12 2012-08-02 Hitachi High-Technologies Corp 薄膜表示素子の検査修正方法及び検査修正装置
JP5853296B2 (ja) * 2011-12-13 2016-02-09 株式会社Ｊｏｌｅｄ 表示パネル用回路基板及び表示パネル
JP6061581B2 (ja) * 2012-09-19 2017-01-18 ソニーセミコンダクタソリューションズ株式会社 ディスプレイ装置
WO2014050876A1 (ja) * 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
US9252375B2 (en) * 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
JP2017515276A (ja) * 2014-05-05 2017-06-08 コモンウェルス サイエンティフィック アンド インダストリアル リサーチ オーガナイゼーション Ｏｌｅｄディスプレイパネルの画素構造
EP3158583B1 (en) * 2014-06-18 2022-01-26 X Display Company Technology Limited Micro assembled led displays
JP6966943B2 (ja) * 2015-06-10 2021-11-17 アップル インコーポレイテッドApple Inc. ディスプレイパネルの冗長スキーム
US9786646B2 (en) * 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118124A (ja) * 2000-10-06 2002-04-19 Sony Corp 素子実装方法
JP2003115613A (ja) * 2001-08-01 2003-04-18 Sony Corp 画像表示装置及びその製造方法
JP2003140572A (ja) * 2001-10-31 2003-05-16 Sony Corp 画像表示装置及びその製造方法
JP2009177117A (ja) * 2007-12-25 2009-08-06 Toshiba Lighting & Technology Corp 表示装置
CN102737578A (zh) * 2011-04-08 2012-10-17 索尼公司 像素芯片、显示面板、照明面板、显示单元和照明单元
JP3184450U (ja) * 2013-04-16 2013-06-27 優亮科技股▲ふん▼有限公司 駆動チップを備えた発光ダイオードモジュール実装構造

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033987B2 (en) 2018-09-07 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN114420804A (zh) * 2018-11-14 2022-04-29 群创光电股份有限公司 电子装置及其制造方法
CN112018130A (zh) * 2019-05-29 2020-12-01 群创光电股份有限公司 电子装置
CN112185306A (zh) * 2019-07-03 2021-01-05 乐金显示有限公司 背光单元以及包括该背光单元的显示装置
CN112185306B (zh) * 2019-07-03 2024-03-15 乐金显示有限公司 背光单元以及包括该背光单元的显示装置
CN110649045A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN110649045B (zh) * 2019-10-31 2022-08-26 京东方科技集团股份有限公司 有机发光显示面板及显示装置
WO2022022268A1 (zh) * 2020-07-27 2022-02-03 北京芯海视界三维科技有限公司 发光模组及显示器件
CN115482720A (zh) * 2021-06-15 2022-12-16 群创光电股份有限公司 电子装置
US12193180B2 (en) 2021-06-15 2025-01-07 Innolux Corporation Electronic device
WO2022266795A1 (zh) * 2021-06-21 2022-12-29 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
WO2024140157A1 (zh) * 2022-12-28 2024-07-04 厦门大学 一种集成式Micro-LED显示器件及其组成的显示面板

Also Published As

Publication number Publication date
JPWO2017043216A1 (ja) 2018-04-05
US20190378770A1 (en) 2019-12-12
JP6959974B2 (ja) 2021-11-05
US10763180B2 (en) 2020-09-01
JP6638046B2 (ja) 2020-01-29
CN107924653B (zh) 2020-02-28
JP6415736B2 (ja) 2018-10-31
CN111261639A (zh) 2020-06-09
JP2019040192A (ja) 2019-03-14
JP2020057015A (ja) 2020-04-09
US10453759B2 (en) 2019-10-22
US20200343148A1 (en) 2020-10-29
WO2017043216A1 (ja) 2017-03-16
US10971410B2 (en) 2021-04-06
US20180254226A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
JP6959974B2 (ja) 画像表示装置および画像表示装置の製造方法
JP7104822B2 (ja) 画像形成素子、及び製造方法
US20220115278A1 (en) Display module with improved electrical test and manufacturing method of the display module
CN110211987B (zh) 发光二极管面板
CN110100318B (zh) 显示装置及制造方法
CN104217672B (zh) 有机发光显示面板
CN105684070B (zh) 使用半导体发光器件的显示装置
KR102416894B1 (ko) 분배된 구동기 회로들 및 디밍 데이터를 위한 공유된 멀티-와이어 통신 인터페이스를 갖는 디스플레이 디바이스
US20190006559A1 (en) Micro light emitting diode and display panel
CN112489589A (zh) 具有发光二极管和驱动器电路的单一封装的显示装置
JP4064373B2 (ja) Ｌｅｄパッケージ
EP3993050A1 (en) Display apparatus using semiconductor light emitting device
CN112669714A (zh) 发光二极体显示器及其制作方法
CN116013917A (zh) 一种集成式Micro-LED显示器件及其组成的显示面板
US20190244575A1 (en) Display apparatus and display system
KR20240009547A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200228

CF01 Termination of patent right due to non-payment of annual fee