[go: up one dir, main page]

CN107887271A - 用于高纵横比的基本垂直的深硅沟槽的硅外延 - Google Patents

用于高纵横比的基本垂直的深硅沟槽的硅外延 Download PDF

Info

Publication number
CN107887271A
CN107887271A CN201710913013.1A CN201710913013A CN107887271A CN 107887271 A CN107887271 A CN 107887271A CN 201710913013 A CN201710913013 A CN 201710913013A CN 107887271 A CN107887271 A CN 107887271A
Authority
CN
China
Prior art keywords
silicon
trench
aspect ratio
cycle
substantially vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710913013.1A
Other languages
English (en)
Other versions
CN107887271B (zh
Inventor
T·托梅娜瑞
S·铃木
S·斯瑞达
C·B·可音可
S·J·莫洛伊
H·卡瓦哈勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107887271A publication Critical patent/CN107887271A/zh
Application granted granted Critical
Publication of CN107887271B publication Critical patent/CN107887271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Composite Materials (AREA)

Abstract

本申请涉及用于高纵横比的基本垂直的深硅沟槽的硅外延。本申请公开了一种形成半导体器件的方法(600C)，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻(605)高纵横比的基本垂直的沟槽，并且在高纵横比的基本垂直的沟槽的内表面上执行(610)用于沉积掺杂有第二掺杂剂的硅的第一循环，第一循环包括交替地以第一恒定压力沉积硅并且以从第一值斜升至第二值的蚀刻压力蚀刻沉积的硅，第二掺杂剂具有与第一导电类型相反的第二导电类型。

Description

用于高纵横比的基本垂直的深硅沟槽的硅外延
技术领域
所公开的实施例总体涉及在集成电路中形成外延层的领域。更具体地而不是限制性的，本公开涉及用于高纵横比的基本垂直的深硅沟槽的硅外延。
背景技术
需要更高电压的功率金属氧化物硅场效应晶体管(MOSFET)依赖于通过深沟槽蚀刻和外延(EPI)填充过程产生的超级结结构。图1A-图1D以一般方式说明了用于创建这些超级结结构的过程。在图1A中，在N+衬底102上生长N-外延层104。在图1B中，在N-外延层104的表面上生长或沉积厚的二氧化硅106，以在蚀刻期间用作硬掩模。图案化二氧化硅层106以产生沟槽，随后进行蚀刻步骤以形成沟槽107。在一个示例中，沟槽107为4微米宽且50微米深，几乎延伸到衬底102。应当理解，这些图不是按比例绘制的，而是仅作为图示提供。
在图1C中，在沟槽107的内表面上生长P-外延层108，以在N-外延层104中形成深硅掩埋柱。如图所示，生长P-外延层108以过度填充沟槽107。如图1D所示，在使用由二氧化硅106形成的硬掩模作为停止点的化学机械抛光(CMP)过程中去除外延层108的过度填充部分。该图示出了去除二氧化硅层106之后的超级结结构。在传统功率MOSFET中，在导通电阻(RON)和击穿电压(BV)之间存在折衷关系。超级结结构允许具有比其它可能的更低电阻的更高电压的MOSFET，并且在高压功率器件中是重要的。关于导通电阻和击穿电压之间的折衷，优选高纵横比的基本垂直的沟槽分布；然而，如下文将更详细地解释的，这些高纵横比的基本垂直的深沟槽提供了关于外延生长的困难环境。需要在深沟槽中进行外延生长的改善。
发明内容
公开的实施例实现了新颖的方法和新颖的形状两者，用于在高纵横比的基本垂直的深沟槽中改善外延生长。申请人已经表明，在蚀刻/沉积循环的蚀刻部分期间使压力向上倾斜为自底而上的生长创造了更理想的形状。类似地，在针对第一沉积/蚀刻循环在较高压力下沉积硅并且针对第二沉积/蚀刻循环在较低压力下沉积硅可以提供高纵横比的基本垂直的深沟槽的更好填充。申请人还示出，形成矩形或圆形/椭圆形沟槽而不是形成长线的沟槽提供更好的填充。这三个变化的组合可以提供一种或多种改进的填充，更少的空隙和接缝，更少的缺陷和更快的生长。
一方面，公开了一种形成半导体器件的方法的实施例。该方法包括在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；以及执行用于在所述高纵横比的基本垂直的沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括交替地进行如下：以第一恒定压力沉积外延硅，以及在从第一值斜升到第二值的蚀刻压力蚀刻所述沉积的外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型。
在另一方面，公开了一种形成半导体器件的方法的实施例。该方法包括在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；执行用于在所述高纵横比的基本垂直的深沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括以第一恒定压力沉积外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型；以及执行用于沉积掺杂有所述第二掺杂剂的外延硅的第二循环，所述第二循环包括以低于所述第一压力的第二恒定压力沉积外延硅。
在另一方面，公开了功率MOSFET的实施例。高压MOSFET包括覆盖衬底并具有第一导电类型的第一掺杂剂的掺杂层；以及高纵横比的基本垂直的深沟槽，其在所述掺杂层中形成，并且基本上填充有具有与所述第一导电类型相反的第二导电类型的硅，以形成高纵横比的基本垂直的深硅掩埋柱，所述高纵横比的基本垂直的深硅掩埋柱具有与形成圆形、椭圆形和矩形之一的所述掺杂层的表面的交点，椭圆和矩形中的所述一个具有不大于10:1的长宽比。
附图说明
在附图的图中通过示例而非限制的方式示出了本公开的实施例，其中相同的附图标记表示相似的元件。应当注意，本公开中对“一”或“一个”实施例的不同引用不一定是指相同的实施例，并且这样的引用可以表示至少一个。此外，当结合实施例描述特定特征、结构或特性时，认为本领域技术人员通过其知识能结合其它实施例来实现有关的特征、结构或特性，无论是否明确描述。
附图被并入并形成说明书的一部分以说明本公开的一个或多个示例性实施例。本发明的各种优点和特征将从以下结合所附权利要求书和参考附图的详细描述中理解，其中：
图1A-图1D以一般方式说明了用于在衬底中产生超级结结构的方法；
图2A描绘了当在传统的覆盖外延生长期间多晶硅作为硬掩模在二氧化硅层上生长时发生的一个问题；
图2B描绘了用于避免图2A中所示问题的循环沉积和蚀刻过程的所需结果；
图3A示出了传统锥形沟槽中的外延生长的中点；
图3B-图3C示出了垂直沟槽中的外延生长中的中点和终点，其具有大于89.5度的角度并示出了在该过程期间遇到的问题；
图3D示出了如图3B-图3C所示的垂直沟槽中的外延生长的中点目标；
图4A示出了在高压、低压下执行的蚀刻和使用根据本公开的实施例的压力倾斜过程的有效性；
图4B示出了在不同压力下外延硅的沉积速率以及在蚀刻阶段期间HCl的流量增加时的影响；
图5A示出了使用不同前体和不同温度的外延硅的生长速率；
图5B示出了存在二氧化硅层和HCl的共流对外延硅的生长速率的影响；
图6A描绘了在高纵横比的基本垂直的深沟槽中用于外延生长的传统沉积/蚀刻循环期间的典型压力分布；
图6B描绘了根据本公开的实施例的用于在高纵横比的基本垂直的深沟槽中的外延生长的沉积/蚀刻循环期间的压力分布；
图6C描绘了根据本公开的实施例的形成半导体器件的方法；
图7A示出了用于根据现有技术的高纵横比沟槽中的外延生长的典型沉积/蚀刻循环；
图7B示出了根据本公开的实施例的用于在高纵横比的基本垂直的深沟槽中的外延生长的双循环过程；
图7C描绘了根据本公开的实施例的形成半导体器件的方法；
图8A示意性地示出了根据本公开的实施例的利用所公开的外延生长的双循环过程和附加的过度填充过程来填充深沟槽；
图8B、图8C和图8D示出了根据本公开的实施例的沉积/蚀刻循环中随时间推移的气体流速和压力；
图9A示出了硅沟槽的现有技术布置的示意性俯视图；
图9B示出了根据本公开的实施例的各种形状的硅沟槽的示意性俯视图；
图10A示出了使用用于沟槽的线性图案产生的具有大的夹断接触区域的外延填充沟槽的示意性俯视图；
图10B示出了使用用于沟槽的圆形图案产生的具有小的夹断接触区域的外延填充沟槽的示意性俯视图；
图11A示意性地示出了使用图10A的线图案的外延硅的俯视图生长图案；
图11B示意性地示出了使用图10B的圆形图案的外延硅的俯视图生长图案；以及
图11C是由使用矩形形状形成的半填充硅沟槽的俯视图的扫描电子显微镜(SEM)照片制成的图，并且其示出了沟槽的线性区域和非线性区域的生长速率差异。
具体实施方式
现在将参考附图详细描述本发明的具体实施例。在以下对本发明的实施例的详细描述中，阐述了许多具体细节，以便更全面地理解本发明。然而，对于本领域普通技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其它情况下，没有详细描述众所周知的特征，以避免不必要地复杂化该说明。
现在将介绍应用于本公开的若干定义。
深沟槽：对于深度为25μm或更大的沟槽，这些沟槽的外延填充是困难的。因此，为了本申请的目的，深沟槽应被定义为深度为25μm或25μm以上的沟槽；通常有40-50微米深的深沟槽。
高纵横比：为了本申请的目的，具有深度与宽度的比率大于6的沟槽(或在该沟槽中产生的硅柱)视为高纵横比沟槽；在至少一个实施例中，高纵横比可以大于12，例如为13。
基本垂直(perpendicular)：为了本申请的目的，完全垂直于半导体表面的沟槽的壁将形成与表面成90度的角度，如果壁形成与半导体表面大于89度的角度，则沟槽将视为基本垂直；在至少一个实施例中，与表面形成的角度为89.5度或更大的角度。
在高电压MOSFET上生长的硅可以采取许多不同的形式并具有不同的生长模式，如下所示：
外延生长(外延)：在硅衬底上生长单晶；生长的晶体取向与硅衬底对准；
多晶硅生长：具有许多晶体并且不对准一个方向的多晶硅在覆盖的区域上生长，例如具有SiO2或SiN层；
覆盖层外延生长：暴露的硅区域发生外延生长，并且多晶硅生长同时发生在覆盖区域上；在沉积处没有HCl蚀刻气体与二氯甲硅烷(DCS)一起使用；
选择性外延生长(SEG)：外延生长仅发生在暴露的硅区域上；覆盖地区没有生长；HCl蚀刻气体在沉积时始终与DCS一起使用，也称为HCl共流SEG。
图2A示出了在用二氧化硅层204掩蔽的沟槽207中的外延硅208A的典型非选择性(没有HCl共流)覆盖层生长图案。已知在SiO2覆盖芯片的表面处发生多晶硅生长。如图所示，这种顶部多晶硅生长可以封闭深沟槽的开口，从而在沟槽207的上表面附近产生颈缩区域，这可能导致在外延硅层中的空隙和接缝被沉积。图2B示出了避免这个问题的所需方法，其是执行循环，该循环使得外延硅的HCl共流SEG沉积与硅的HCl蚀刻交替，以产生所需的锥形分布并且去除迄今为止产生的任何颈缩。使用HCl与硅和掺杂前体的共流形成外延硅208B，例如，二氯甲硅烷和硼，以执行选择性外延生长，并使用HCl执行硅蚀刻。该循环将被执行多次以便适当地填充深沟槽，例如10-30次。理想地，沉积阶段产生最小颈缩或没有颈缩，并且蚀刻循环打开沟槽以形成锥形表面，使得发生自底向上生长。
图3A-图3D示出了高纵横比的基本垂直的沟槽(诸如用于形成超级结结构的那些)中沉积外延硅所面临的一些问题。图3A示出了传统锥形沟槽307A如何被填充，其中侧壁自底向上生长在一起，使得填充物通常不包括晶体中的空隙或缺陷。申请人注意到，由于该平面上的低生长速率，外延生长的上部区域的端面平面(facet plane)是固定的。与锥形沟槽相比，在超级结中使用的高纵横比的基本垂直的沟槽具有例如以89.0°或更大角度成角度的侧壁，并且可以具有在40μm-50μm范围内的深度。如图3B所示，具有高纵横比的基本垂直的深沟槽分布可以通过壁的陡峭角度产生深而窄的空间。如在沟槽307B中看到的，由于SiO2硬掩模的存在和端面平面，由局部负载效应而在沟槽开口处发生夹断(pinch-off)。同时，在沟槽内的较深区域处发生颈缩。当这些条件在沉积完成之前发生时，如本文所见，它们妨碍沉积气体到达沟槽的窄底部空间。图3C示出了这些问题的结果，例如接缝310和空隙312。
在高纵横比的基本垂直的深沟槽中沉积硅的中点的理想沉积分布被示出在图3D中，其中生长更像锥形沟槽的生长，即自底向上闭合。已知减少空隙和接缝的发生的方法倾向于显著降低生长速率，其然后限制沉积工具的生产量。另外，夹断可能会导致晶体结构中的堆叠失败，并导致结构内的应力。
为了实现图3D中所示的目标分布，申请人认识到，以下潜在因素可改善沉积：将(多种)气体供应到狭窄的底部空间并抑制端面边界区域的局部负载效应，这两者都是通过降低压力来增加平均自由程和迁移，并且降低温度以增加气体的迁移。类似地，申请人认识到，以下因素可用于在蚀刻期间提供改进：增强蚀刻量和蚀刻过程(process)的各向异性特性，这两者都可以通过随时间推移使压力斜升来增加压力并增加HCl的流量来实现。如何纳入有益的修改而不显著降低增长率是具有挑战性的。
图4A示出了在各种压力下执行该过程的蚀刻部分的效果，以及使用本文公开的公开的压力倾斜(ramping)过程。在该图中，每条线示出了在不同条件下和在2μm、23μm和40μm三个深度处的深沟槽的测量宽度。最左边的线表示沉积后但在蚀刻前的沟槽宽度。可以看出，在40微米深度的沟槽的宽度约为0.8微米；在23μm深度处，宽度约为1.0μm；并且在2μm处，宽度约为1.2μm。当在20托的压力下蚀刻该沟槽时，蚀刻阶段在所有深度处提供比所沉积的沟槽更宽基本相等量的沟槽分布。另一方面，在100托时的刻蚀不能提供共形蚀刻。相反，如曲线图所示，在100托(Torr)时，沟槽的底部几乎从不被蚀刻，尽管与20托时相同的操作相比，更浅的区域被更强烈地蚀刻。当使用将压力从20托倾斜至100托的方法进行蚀刻时，组合证明在提供最可取的锥形形状方面非常有效。
图4B示出了在不同压力下的外延硅的沉积速率以及在蚀刻阶段期间HCl的流量增加时的影响。如沿着该曲线图的x轴可见，四个蚀刻变化被比较：在40托时沉积的参考值、20托时的沉积、具有增加的HCl流量的蚀刻，以及10托时的沉积。每个示例在进入沟槽的2微米和10微米的两个深度处被都记录。在图表左侧上所示的参考值在沉积/蚀刻循环期间与蚀刻之前的40托压力时的沉积相关联。在这种情况下，沉积速率在10μm的深度为约0.057μm/循环，深度为2μm时为约0.064μm/循环，使得深沟槽的分布在沟槽的上端悬垂(overhang)，其当然是不合需要的。当在20托的压力下执行时沉积阶段时，如第二组值所示的，沉积速率在10μm深度处大约为0.055μm/循环，并且在2μm深度处大约为0.06μm/循环，稍微减小了悬垂。在蚀刻阶段期间将HCl的流量从200sccm增加到250sccm不会显著减少悬垂，但是在2μm深度下将有效沉积速率降低到0.05μm。在10托的压力下执行沉积在10μm深度下产生约0.046μm/循环的沉积速率，并且在2μm深度处产生约0.042μm/循环的沉积速率。利用这些后者的值，沉积速率被降低，但是没有悬垂。
图5A和5B示出了硅的生长速率如何受诸如SiO2的存在和HCl的共流相对于无HCl、硅前体、温度的因素的影响。图5A示出了使用工业低压化学气相沉积工具来说明硅生长速率的曲线图，这归因于Philips Res.Rep.，19，45(1974)的F.C.Eversteyn。尽管在所公开的方法的至少一个实施例中使用二氯甲硅烷(SiH2Cl2)，但也可以使用其它前体材料，例如SiH4、SiHCl3和SiCl4，如该图所示。如图所示，硅的生长速率受温度的影响。该曲线图表示以开尔文(Kelvin)为单位的温度倒数的增长率；在图表的顶部显示相应的摄氏温度。可以看出，生长速率被划分为标记为A和B的两个区域。在标记为B的区域上，生长受到气体流速的限制，而在标记为A的区域中，生长受到温度的限制。对于二氯甲硅烷，生长模式在900℃周围变化，因此对于该前体，低温生长定义为低于900℃。
图5B是作为温度倒数函数的在裸露(0％)和80％氧化物覆盖的晶片两者上的硅生长速率的Arrhenius曲线，其归因于Bodnar等人的J.Vac.SciTechnol.B 15(3)1997年5月/6月pp712-718。SiH2CL2的气体流量等于200sccm，而HCl的流量显示为0和150sccm两者。当表面具有80％二氧化硅覆盖并且没有HCl共流时，显示出最高的生长速率；在存在二氧化硅覆盖时加入HCl的共流可以在温度范围内相当均匀地降低生长速率。当没有二氧化硅存在时，硅的生长提供了稍慢的生长速率，而存在或不存在HCl共流似乎仅在较高温度下影响这种生长速率。申请人已经利用所有上述讨论的研究来设计如本文所公开的经修订的沉积/蚀刻循环。
接下来转到图6A，图表600A示出了根据现有技术的用于在深的高纵横比沟槽中沉积硅的沉积/蚀刻循环的压力对时间的图。如该图所示，在循环的沉积部分期间使用例如40托的第一压力，而在循环的蚀刻部分期间使用较高压力，例如80托。图6B示出了根据本公开的实施例的沉积外延硅的方法的压力对时间的图。如图600B所示，沉积阶段期间的压力保持基本恒定。在该示例中，压力低于以前的过程中的压力，并且可以例如在5托-20托的范围内。在一个实施例中，在20托下进行沉积。在一个实施例中，在10托下执行沉积。蚀刻阶段期间的压力以在沉积阶段期间使用的较低压力下开始、并且然后该压力在蚀刻阶段过程中斜升，直到该压力达到所需的较高压力。在一个实施例中，蚀刻阶段以20托开始，并且在蚀刻阶段内上升至100托。在一个实施例中，蚀刻阶段从10托开始并且上升到100托。所公开的过程在低压下有效地蚀刻深沟槽的底部，并在高压下蚀刻深沟槽的上部，从而能够进行各向异性蚀刻，而不会大幅减少沉积速率。在较低温度(例如低于900℃)下执行沉积可以使负载效应最小化，并且较低的压力(例如5托-20托)为压力倾斜蚀刻阶段提供平滑的连接。总体而言，该过程为具有较少空隙和接缝的深沟槽提供了填充，并且由于在生长期间具有锥形外延分布，因此通过促进最佳自底向上生长而具有更少的晶体结构缺陷。
图6C描绘了根据本公开的实施例并且如图6B中的曲线图所示的形成半导体器件的方法600C。该方法开始于在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻(605)高纵横比的基本垂直的深沟槽。该方法继续执行(610)用于在高纵横比的基本垂直的沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环。该第一循环包括交替地进行以下：以第一恒定压力沉积外延硅、并以从第一值向第二值斜升的蚀刻压力蚀刻沉积的外延硅。第二掺杂剂具有与第一导电类型相反的第二导电类型。执行该方法直到已达到第一循环的终点(endpoint)(615)。在一个实施例中，该终点可以被确定为当沟槽大约一半被填充时。在一个实施例中，该终点可以被确定为当沟槽从硅的表面被填充到约25微米时。一旦达到了第一循环的终点，该方法继续执行(620)沉积掺杂有第二掺杂剂的外延硅的第二循环。第二循环包括交替地以低于第一恒定压力的第二恒定压力沉积外延硅并以从第三值向上斜升至第二值的蚀刻压力蚀刻沉积的外延硅。
图7A示出了根据现有技术的沉积/蚀刻过程的另一方面。如该图所示，过程700A由单个沉积/蚀刻循环形成。可以根据需要执行该循环多次，以便提供深沟槽的所需填充，但是每次执行循环时，过程参数保持相同。在图7B所示的公开实施例中，过程700B被分解成在每个循环内可以具有不同参数的两个或更多个单独的循环。在过程700B中，循环702在沉积阶段期间使用例如20托-100托的第一压力、并且在蚀刻阶段期间使用倾斜压力，以提供在较深的区域中所需的填充，而循环704在沉积阶段期间使用例如5托-20托的第二压力、并且在蚀刻阶段期间提供倾斜压力，以在深沟槽的较浅区域中提供所需的填充。
图7C示出了形成根据本公开的实施例的并且如图7B所示的半导体器件的方法700C。该方法再次开始于在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻(705)高纵横比的基本垂直的深沟槽。然后该方法继续执行(710)用于在高纵横比的基本垂直的深沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环。第一循环包括以第一恒定压力沉积外延硅，第二掺杂剂具有与所述第一导电类型相反的第二导电类型。该方法进一步继续执行(715)用于沉积掺杂有第二掺杂剂的外延硅的第二循环。第二循环包括以低于第一压力的第二恒定压力沉积外延硅。
图8A示意性地示出了根据本公开的实施例的深沟槽的多个填充。使用三个沉积阶段进行填充该深沟槽的过程，其中第一沉积阶段和第二沉积阶段对应于图7B中所示的双循环。下表1示出了所公开的过程：
表1
如表1所示，进行H2烘烤以除去在沟槽内形成的任何天然氧化物，并且重新分布沟槽壁以提供用于硅生长的光滑表面。
第一沉积循环或回路即DEP1提供了沟槽800的主填充，并且被进行在比使用循环沉积/蚀刻循环702的现有技术中更低的温度下。沉积/蚀刻循环702利用更高的沉积压力并保持锥形填充，如DEP1的上表面802所示。在一个实施例中，该填充被执行一段时间，其旨在使表面802的底部达到约为沟槽深度的中点或距表面约25微米。在一个实施例中，在880℃的温度下执行DEP 1。DEP1沉积步骤提供二氯甲硅烷、乙硼烷和HCl的共流；较低的温度和所公开的过程提供了最佳的锥形外延分布。在完成填充沟槽800之后执行第二沉积回路，并且使表面804的底部基本上与衬底808的表面齐平(even)。DEP 2使用较高温度和循环沉积/蚀刻循环704，其利用较低的沉积压力再次使用二氯甲硅烷、乙硼烷和HCl的共流闭合深沟槽保持件；较高的温度提供了更高的生长速率的容易填充。在一个实施例中，在925℃的温度下执行DEP2。
第三沉积被执行以过度填充沟槽并且防止在后期退火期间剥离SiO2硬掩模，并且第三沉积由表面806描绘。而不是执行在DEP1和DEP2中执行的沉积和蚀刻循环，DEP3提供二氯甲硅烷、乙硼烷和低流量HCl的共流以实现所示的过量填充，其中填充物的底部高于硬掩模810的表面。三个沉积阶段之后是以H2进行后期退火，以退火掉在沉积过程期间产生的任何晶态(crystalline)缺陷。在一个实施例中，在1130℃下执行退火。
图8B、图8C和图8D分别示出了根据本公开的实施例的用于DEP1的沉积/蚀刻循环中的随时间推移的DCS流量(flow)、HCl流量和压力。如这些图所示，当DEP1循环的沉积部分开始时，存在倾斜周期，其中二氯甲硅烷(DCS)和HCl的共流(co-flow)倾斜到相应的所需水平。同时，压力倾斜到所需的水平，在一个实施例中，该压力在20托和100托之间。一旦达到所需的水平，压力和共流两者在循环的沉积部分的持续时间内保持恒定。当进入蚀刻阶段时，DCS的流量斜降(ramp down)，HCl的流量向上斜升，并且压力在蚀刻周期内向上斜升。一旦达到预定水平，则循环完成。如前所述，循环将重复多次。DEP2循环使用类似的回路，其中沉积阶段期间的压力下降到不超过20托。
申请人已经执行了三组不同的深硅沟槽的沉积，其中沉积阶段以不同的压力或压力组合被执行并使用SEM摄像(未具体示出)验证结果。具有高压力生长的第一次测试(例如在20托-100托下)在沟槽的下部提供良好的填充，但在沟槽的上部产生接缝。相反，具有低压沉积(例如5托-20托)的第二次测试在沟槽的下部包含接缝并且在上部区域中具有良好的填充。使用所公开的高压沉积随后进行低压沉积的第三次测试显示出在沟槽中具有较少接缝的更一致的填充。
申请人还已经确定，深沟槽内的硅的生长速率受如外延层表面的横截面所见的深沟槽的形状的影响。图9A示出了现有技术的沟槽布局的俯视图，其中沟槽902被设置为延伸跨越需要深沟槽的区域的长线性形状。然而，申请人已经确定，当与衬底表面的相交处的沟槽的形状是如图9B所示的圆形909、椭圆形908或更短矩形904时，这些形状结合所公开的沉积/蚀刻循环增强了沟槽内的硅的生长速率，同时使缺陷最小化。如该图所示，本申请中所述的“矩形沟槽”904是指长宽比在1:1至10:1之间(包括1:1和10:1)的沟槽。类似地，椭圆沟槽908可以被“拉伸”以形成较长的沟槽910。再次，“圆形/椭圆形沟槽”的长宽比将在1:1至10:1之间(包括1:1和10:1)的范围内。
所公开的形状的另一个优点是减少夹断接触区域，如图10A和10B所示。图10A示出了传统的长线性沟槽的一部分，其中沿着沟槽的长度的任何位置受支配以形成夹断区域。相反，如图10B所示，当圆形沟槽向内生长时，单个接触区域受支配以形成夹断区域。结果，这些布局在沟槽区域中提供了减小的应力并因此提供了降低的缺陷密度。
图11A示出了现有技术的线性布置仅允许在有限平面(例如011平面)上生长。这个生长平面用实线箭头表示。如图11B所示，提供弯曲表面(圆形或椭圆形设计)，或者在另一平面(以较短的矩形形状)中延伸的表面允许沿另一平面(例如，010平面)生长。此外，这些图中虚线所示的气体供应仅能够从两个方向提供给传统的线性形状，而所公开的形状允许从所有四个方向提供气体。图11C示出了由所公开的形状提供的附加增长。如图所示，从实际的SEM照片中可以看出，深硅沟槽与衬底的表面形成矩形相交。直线区域例如圆圈区域1102表现出缓慢的生长速率，而曲线区域(例如，圆圈区域1104)表现出增强的生长速率。
申请人已经检查了SEM照片证据，其说明了沟槽形状的差异可通过减少生长侧壁处的夹断区域、减少了在硅生长期间发生的应力，并提供低缺陷密度来进行。当填充的硅沟槽被图案化为线时；申请人发现这些沟槽有很多缺陷。相反，当使用用于硅沟槽的圆形图案制造填充的硅沟槽时，这些沟槽不含有缺陷。下表2总结了所公开的矩形/圆形/椭圆形图案的优点：
图案 外延夹断接触区域 缺陷@XSEM 全沉积时间
线 大 许多 ---
新图案 小 无 -40％
表2
如表2所示，使用所公开的硅沟槽的新图案产生用于外延夹断接触的较小区域、提供显著更少的缺陷，并且在至少一个实施例中将沉积时间减少了40％。
申请人已经公开了可以对在高纵横比的基本垂直的沟槽中形成外延硅的现有实践进行的许多修改。这些修改包括至少在每个蚀刻周期期间将压力从较低的压力上升到更高的压力，使用更高的沉积压力填充沟槽的下部，并且使用较低的沉积压力填充沟槽的上部，并且设计具有长宽比在1：1和10：1之间的沟槽。这些修改的组合产生这样的填充物，即具有一个或多个改进的填充，其中具有更少的空隙和接缝，更少的缺陷和更快的生长。
虽然已经详细地示出和描述了各种实施例，但是权利要求不限于任何特定的实施例或示例。上述详细描述都不应被视为意味着任何特定的组件、元件、步骤、作用或功能是必要的，使得它必须包含在权利要求的范围内。提及单数形式的内容并不意味着“一个且只有一个”，除非明确如此陈述，而是“一个或多个”。本领域普通技术人员已知的上述实施例的元件的所有结构和功能等同物通过引用明确地并入本文，并且旨在被本权利要求所涵盖。因此，本领域技术人员将认识到，本文描述的示例性实施例可以在所附权利要求书的精神和范围内进行各种修改和改变。

Claims (17)

1.一种形成半导体器件的方法，其包括：
在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；以及
执行用于在所述高纵横比的基本垂直的沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括交替地进行以下：以第一恒定压力沉积外延硅，以及以从第一值斜升至第二值的蚀刻压力蚀刻所述沉积的外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型。
2.根据权利要求1所述的方法，其中所述第一值为20托，而所述第二值为100托。
3.根据权利要求2所述的方法，其中所述第一恒定压力为20托。
4.根据权利要求1所述的方法，其进一步包括执行所述第一循环，直到填充大约一半的所述高纵横比的基本垂直的深沟槽的深度。
5.根据权利要求4所述的方法，其进一步包括执行用于沉积掺杂有所述第二掺杂剂的外延硅的第二循环，所述第二循环包括交替地进行如下：以低于所述第一恒定压力的第二恒定压力沉积外延硅，以及以从第三值斜升至所述第二值的蚀刻压力蚀刻所述沉积的外延硅。
6.根据权利要求5所述的方法，其中所述第二恒定压力为10托。
7.根据权利要求6所述的方法，其中所述第三值为10托。
8.根据权利要求5所述的方法，进一步包括在蚀刻周期内以从200sccm到250sccm倾斜的HCl流速执行所述蚀刻。
9.根据权利要求5所述的方法，其中所述蚀刻形成沟槽，所述沟槽具有与形成圆、椭圆和矩形之一的所述衬底的表面的交点，所述圆、所述椭圆和所述矩形中的所述一个具有不大于10：1的长宽比。
10.一种形成半导体器件的方法，其包括：
在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；
执行用于在所述高纵横比的基本垂直的深沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括以第一恒定压力沉积外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型；以及
执行用于沉积掺杂有所述第二掺杂剂的外延硅的第二循环，所述第二循环包括以低于所述第一压力的第二恒定压力沉积外延硅。
11.根据权利要求10所述的方法，其中所述第一恒定压力在20托-100托的所述范围中，而所述第二恒定压力在5托-20托的所述范围中。
12.根据权利要求10所述的方法，其中所述第一循环和所述第二循环进一步包括以从相应的恒定压力斜升至100托的压力蚀刻所述沉积的外延硅。
13.根据权利要求12所述的方法，其中蚀刻所述高纵横比的基本垂直的深沟槽产生所述高纵横比的基本垂直的深沟槽与形成圆、椭圆和矩形之一的所述半导体区域的表面的交点，所述圆、所述椭圆和所述矩形中的所述一个具有不大于10：1的长宽比。
14.一种功率MOSFET，其包括：
覆盖衬底并具有带有第一导电类型的第一掺杂剂的掺杂层；以及
高纵横比的基本垂直的沟槽，其形成在所述掺杂层中并且基本上填充有具有与所述第一导电类型相反的第二导电类型的硅，以形成高纵横比的基本垂直的深硅掩埋柱，所述高纵横比的基本垂直的深硅掩埋柱具有与形成圆形、椭圆形和矩形之一的所述掺杂层的表面的交点，所述椭圆形和矩形中的所述一个具有不大于10:1的长宽比。
15.根据权利要求14所述的高压MOSFET，其中所述硅沟槽大于40微米深，并且具有与所述表面形成大于89.5度的角度的壁。
16.根据权利要求15所述的高压MOSFET，其中所述硅沟槽为50微米深。
17.根据权利要求15所述的高压MOSFET，其中所述第一导电类型是n型，并且所述第二导电类型是p型。
CN201710913013.1A 2016-09-30 2017-09-30 用于高纵横比的基本垂直的深硅沟槽的硅外延 Active CN107887271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/281,865 US9905638B1 (en) 2016-09-30 2016-09-30 Silicon epitaxy for high aspect ratio, substantially perpendicular deep silicon trench
US15/281,865 2016-09-30

Publications (2)

Publication Number Publication Date
CN107887271A true CN107887271A (zh) 2018-04-06
CN107887271B CN107887271B (zh) 2023-08-15

Family

ID=61225850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710913013.1A Active CN107887271B (zh) 2016-09-30 2017-09-30 用于高纵横比的基本垂直的深硅沟槽的硅外延

Country Status (2)

Country Link
US (1) US9905638B1 (zh)
CN (1) CN107887271B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962894A (zh) * 2018-06-22 2018-12-07 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
CN112420705A (zh) * 2019-08-23 2021-02-26 美光科技公司 半导体结构形成
CN114914191A (zh) * 2021-02-09 2022-08-16 格科半导体(上海)有限公司 深沟槽中外延生长的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807458B2 (ja) * 2017-06-27 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20200098857A1 (en) * 2018-09-25 2020-03-26 Semiconductor Components Industries, Llc Narrow-mesa super-junction mosfet
US10875381B2 (en) 2019-01-15 2020-12-29 Ford Global Technologies, Llc Thermal management system in a vehicle and method for operation of the system
US11682578B2 (en) * 2020-07-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer isolation structure for high voltage silicon-on-insulator device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552097A (zh) * 2001-05-04 2004-12-01 ���������ƴ���ʽ���� 具有连续沉积和蚀刻的电离pvd
CN101868856A (zh) * 2007-09-21 2010-10-20 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20130320429A1 (en) * 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552097A (zh) * 2001-05-04 2004-12-01 ���������ƴ���ʽ���� 具有连续沉积和蚀刻的电离pvd
CN101868856A (zh) * 2007-09-21 2010-10-20 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20130320429A1 (en) * 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962894A (zh) * 2018-06-22 2018-12-07 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
CN108962894B (zh) * 2018-06-22 2024-01-16 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
CN112420705A (zh) * 2019-08-23 2021-02-26 美光科技公司 半导体结构形成
CN114914191A (zh) * 2021-02-09 2022-08-16 格科半导体(上海)有限公司 深沟槽中外延生长的方法
CN114914191B (zh) * 2021-02-09 2024-12-03 格科半导体(上海)有限公司 深沟槽中外延生长的方法

Also Published As

Publication number Publication date
CN107887271B (zh) 2023-08-15
US9905638B1 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
CN107887271B (zh) 用于高纵横比的基本垂直的深硅沟槽的硅外延
JP4695824B2 (ja) 半導体ウエハの製造方法
JP6720962B2 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
US7714385B2 (en) Semiconductor device and method of fabricating the same
CN101345196B (zh) 用于制造半导体器件的方法以及外延生长装置
JP5476689B2 (ja) 半導体装置の製造方法
JP5400405B2 (ja) 半導体装置の製造方法
CN102254796B (zh) 形成交替排列的p型和n型半导体薄层的方法
KR102123919B1 (ko) 상향식 갭 충전을 위한 선택적 막 성장
JP5309587B2 (ja) 炭化珪素半導体基板のトレンチエッチング方法
JP6189045B2 (ja) 半導体素子の製造方法
US20110169081A1 (en) Semiconductor device and method for manufacturing the same
JP2021089916A (ja) 炭化珪素半導体装置の製造方法、炭化珪素基板の製造方法および炭化珪素基板
US11302782B2 (en) In-situ straining epitaxial process
CN104112670B (zh) 一种半导体器件及其制作方法
JP2010161114A (ja) 半導体素子の製造方法
CN206992116U (zh) 竖直导电器件
JP5397253B2 (ja) 半導体基板の製造方法
CN105931955B (zh) 沟槽功率器件及制作方法
JP2004158835A (ja) 超接合半導体素子の製造方法
JP5055687B2 (ja) 半導体ウエハの製造方法
JP5200604B2 (ja) スーパージャンクション構造を有する半導体素子の製造方法
KR20190035331A (ko) 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법
JP2025013682A (ja) スーパージャンクションｍｏｓｆｅｔ
JP2006303232A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant