[go: up one dir, main page]

CN107870891A - 控制装置、电子表、处理控制方法及计算机可读存储介质 - Google Patents

控制装置、电子表、处理控制方法及计算机可读存储介质 Download PDF

Info

Publication number
CN107870891A
CN107870891A CN201710706642.7A CN201710706642A CN107870891A CN 107870891 A CN107870891 A CN 107870891A CN 201710706642 A CN201710706642 A CN 201710706642A CN 107870891 A CN107870891 A CN 107870891A
Authority
CN
China
Prior art keywords
data
processor
storage area
unit
common storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710706642.7A
Other languages
English (en)
Other versions
CN107870891B (zh
Inventor
远田尚登
关塚达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN107870891A publication Critical patent/CN107870891A/zh
Application granted granted Critical
Publication of CN107870891B publication Critical patent/CN107870891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Electric Clocks (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种控制装置，该控制装置具备：第一处理器；第二处理器，其运算处理能力高于所述第一处理器；以及存储部，其将数据存储成能够被所述第二处理器读写；所述存储部中的一部分能够被用作公共存储区域，该公共存储区域是能够被所述第一处理器和所述第二处理器读写的区域，读取动作时，所述第二处理器从所述存储部的所述公共存储区域外读取第一数据并写入到所述公共存储区域中，所述第一处理器从所述公共存储区域读取所述第一数据，写入动作时，所述第一处理器将第二数据写入到所述公共存储区域中，所述第二处理器将所述第二数据存储至所述存储部的所述公共存储区域外。

Description

控制装置、电子表、处理控制方法及计算机可读存储介质
技术领域
本发明涉及一种由多个控制部进行处理控制的控制装置、电子表、处理控制方法及计算机可读存储介质。
背景技术
过去，存在如下技术：以处理的效率化、高速化为目的具备多个具有CPU(CentralProcessing Unit，中央处理器)的控制部并进行分散处理。在利用这种技术的计算机或计算机系统中，一个CPU启动后，该CPU将其他CPU的启动信息等存储至该其他CPU可读区域并启动其他CPU来进行启动时的设定管理的技术(例如，日本特开2007-206885号公报)。
通常，在设置有多个具有分别对应处理负荷有较大差异的处理内容的处理能力的控制部的情况下，不论处理的实施状况持续使多个控制部连续动作时效率差，在不进行高负荷处理的情况下，优选停止处理能力高(消耗电力大)的控制部的动作。
然而，为了根据处理能力高的控制部的动作使数据访问效率化、高速化，优选由该处理能力高的控制部进行数据的存储管理，但所存在的课题是，若停止处理能力高的控制部的动作，在此期间，处理能力低的控制部的数据访问会出现问题。
本发明的目的在于，提供一种在能够进行合适的数据访问的同时，能够高效地使多个控制部运转的控制装置、电子表、处理控制方法及计算机可读存储介质。
发明内容
为达成上述目的，本发明的控制装置具备：
第一处理器；
第二处理器，其运算处理能力高于所述第一处理器；以及
存储部，其将数据存储成能够被所述第二处理器读写；
所述存储部中的一部分能够被用作公共存储区域，该公共存储区域是能够被所述第一处理器和所述第二处理器读写的区域，
读取动作时，所述第二处理器从所述存储部的所述公共存储区域外读取第一数据并写入到所述公共存储区域中，所述第一处理器从所述公共存储区域读取所述第一数据，
写入动作时，所述第一处理器将第二数据写入到所述公共存储区域中，所述第二处理器将所述第二数据存储至所述存储部的所述公共存储区域外。
附图说明
图1是表示本发明的实施方式的电子表的功能结构的框图。
图2是表示与数据收发相关的主机CPU和模块CPU的动作顺序的时序图。
图3是表示基于数据收发控制处理的主机CPU的控制顺序的流程图。
图4是表示基于数据收发控制处理的模块CPU的控制顺序的流程图。
图5A是表示将文件系统区域的一部分作为收发区域时的存储器的使用例的图。
图5B是表示将文件系统区域的一部分作为收发区域时的存储器的使用例的图。
图5C是表示将文件系统区域的一部分作为收发区域时的存储器的使用例的图。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。
图1是表示本实施方式的电子表1的功能结构的框图。
电子表1具备微型计算机40、卫星电波接收处理部50和天线A1、操作接受部61、显示部62、通信部63和天线A2、电力供给部70等。
微型计算机40具备主机CPU41(Central Processing Unit，中央处理单元)、ROM42(Read Only Memory，只读存储器)、RAM43(Random Access Memory，随机存取存储器)、振荡电路46、分频电路47、计时电路48(计时部)等。
由这些中的主机CPU41、ROM42以及RAM43构成控制部401(第一控制部)，并进行控制动作。
主机CPU41是进行各种运算处理的处理器。由该主机CPU41进行的运算处理主要是涉及电子表1的作为表的日期时间计数和显示的处理，是低负荷且在长时间内持续反复进行的处理，与这些处理对应地，主机CPU41的运算处理能力低于卫星电波接收处理部50所具备的模块CPU521。
ROM42存储主机CPU41用于执行各种处理动作的程序421、初始设定数据等。作为ROM42，除了掩模ROM外，也可以具有可进行数据重写更新的闪速存储器等非易失性存储器。RAM43向主机CPU41提供作业用的存储空间，且存储临时数据。
振荡电路46生成并输出预定频率的信号。在信号的生成中例如使用晶体振荡器(crystal oscillator)等。该晶体振荡器可以外设在微型计算机40上。
分频电路47输出以设定好的分频比对从振荡电路46输入的频率信号进行分频而得的分频信号。分频比的设定可以由主机CPU41变更。
计时电路48通过对从分频电路47输入的预定频率的分频信号进行计数，来对当前的日期时间进行计数并保持。可以基于卫星电波接收处理部50所获取的准确的当前的日期时间等，通过来自主机CPU41的控制信号，来修正(控制)计时电路48所计数的当前的日期时间。该计时电路48既可以是计数器等硬件，也可以由主机CPU41使用RAM43以软件的方式进行计时电路48的计数动作。
卫星电波接收处理部50是以进行如下处理为主要目而构成的模块：经由天线A1接收由美国的被称为GPS(Global Positioning System，全球定位系统)的卫星定位系统的定位卫星(卫星)发送的电波(卫星电波)来获取日期时间信息(当前的日期时间信息)、与定位卫星的位置相关的信息(星历等轨道信息、位置和速度的信息)，并进行计算准确的当前的日期时间、当前的位置的定位，并向主机CPU41输出。卫星电波接收处理部50具备：接收部51、控制部52(第二控制部)、存储部53等，并作为LSI一体形成。此外，卫星电波接收处理部50可以具备与振荡电路46和分频电路47独立的省略了图示的振荡电路或分频电路，尤其是振荡频率高的电路。
接收部51接收并检测来自接收对象的定位卫星的电波，并进行该定位卫星的识别和发送信号的相位的确定，跟踪来自识别到的定位卫星的电波并持续地对信号进行解调、获取。
控制部52主要进行卫星电波的接收控制以及基于接收到的信号(接收数据)的当前日期时间的确定、当前位置的计算(即定位)这样的处理(接收处理)。此外，控制部52可以基于来自主机CPU41的命令进行其他处理。控制部52具备模块CPU521、存储器522等。
模块CPU521进行各种运算处理，并进行卫星电波接收处理部50的动作的控制。模块CPU521(控制部52)的运算处理能力高于主机CPU41(控制部401)，且可以执行如上述定位运算那样的与日期时间的计数显示动作相比高负荷的处理。与此相应地，模块CPU521的消耗电力大于在主机CPU41中进行与该程度对应的处理时的消耗电力。模块CPU521与主机CPU41之间存在I2C总线等消耗电力效率高的连接。
存储器522具有：向模块CPU521提供作业用存储空间(包括高速缓冲存储器)的DRAM、SRAM等易失性存储器以及存储初始设定数据等的ROM等。ROM除了掩模ROM外，也可以是可重写更新的非易失性存储器。此处，存储器522的易失性存储器的容量大于RAM43的容量，刷新(refresh)动作等所涉及的消耗电力也与容量对应地大。
存储部53是辅助存储装置，其存储不依赖于供电状态而保持的各种设定数据、历史数据、程序等。存储部53中使用闪速存储器等，且具有文件系统区域531和公共存储区域532。
文件系统区域531(公共存储区域532外的区域)中，控制部52基于预定OS(Operating System，操作系统)通过预定文件系统对数据进行操作管理，并在该控制部52的动作过程中，基于管理信息，由模块CPU521进行数据的读写。以此，在模块CPU521的动作过程中，能够进行高效率的数据存储和迅速的数据的读写。文件系统区域531中例如存储有进行日期时间的获取、定位的定时信息、获得定位结果的位置的历史数据(定位的结果所涉及的预定信息)等。作为文件系统的种类，可以根据OS的种类等适当选择公知的种类。
在此，公共存储区域532作为串行闪速存储器利用SPI总线等与主机CPU41和模块CPU521连接，且可以从任一方进行访问(读写)。存储部53的存储容量通常充分大于RAM43的存储容量。另外，存储部53也可以不一体形成于卫星电波接收处理部50内而被外置。如后述，公共存储区域532用于在主机CPU41操作要读写至文件系统区域531的数据时的收发(transfer)。
卫星电波接收处理部50可以针对接收部51、控制部52和文件系统区域531以及公共存储区域532这三个模块分别切换是否供给电力和时钟信号。即，在不进行卫星电波的接收动作的情况下，不向接收部51供给电力并不使其动作，在主机CPU41只访问公共存储区域532的情况下，向该公共存储区域532供给电力，而不对控制部52和文件系统区域531供给电力和时钟信号。
操作接受部61接受用户操作等来自外部的输入动作。操作接受部61例如具备一个或多个按压式按钮开关，将对应于该按压式按钮开关的按压动作的信号输出至主机CPU41。
显示部62基于主机CPU41的控制进行各种信息的显示动作。显示部62具有显示画面和其驱动电路。作为显示画面，例如使用液晶显示画面(LCD)，驱动电路进行该液晶显示画面的显示所涉及的驱动动作。显示于显示部62的内容中包括当前日期时间所涉及的信息(即，日期时间的显示)。
通信部63基于主机CPU41的控制(动作控制)，经由天线A2进行与外部的其他电子设备的通信动作，此处，进行近距离无线通信。作为近距离无线通信，例如可以是蓝牙通信(注册商标：Bluetooth)。此外，作为其他电子设备，例如可以是相同用户的智能手机、便携式移动电话、各种便携式电子终端等。通信部63例如可以经由通信连接目的地的电子设备获取定位卫星的运用信息、当地时间设定所涉及的数据、地图图像数据、地图上的导航线路的行程数据等。
电力供给部70将电子表1的各部进行动作所需要的电力供给至该各部。电力供给部70以各部的动作电压供给从电池71输出的电力。在动作电压根据动作部位不同的情况下，电力供给部70利用调节器(regulator)进行电压转换并输出。作为电池71，可以具备电力供给部70进行与入射光对应的发电的太阳能电池面板、对发电的电力进行蓄电的二次电池等，也可以相对于电力供给部70可装卸地设置干电池、充电电池等。
在上述构成中，由微型计算机40和卫星电波接收处理部50的控制部52以及存储部53构成控制装置(计算机)。该控制装置中可以包括通信部63。
下面，对在本实施方式的电子表1中执行的数据的收发动作进行说明。
此处，对从外部设备获取地图数据的情况和向外部设备输出从定位卫星获取的当前位置的历史的情况进行说明。
图2是表示与数据收发相关的主机CPU41和模块CPU521的动作顺序的序列图。
在从外部设备获取地图数据的情况下，主机CPU41建立与外部设备(智能手机等)的通信连接，开始向公共存储区域532供给电力后，获取外部设备发送的数据，并依次写入存储至公共存储区域532中。主机CPU41在来自外部设备的数据发送结束时，解除通信连接。另外，主机CPU41也可以临时在RAM43等缓冲区域中存储接收数据后，再将该接收数据转送至公共存储区域532。
主机CPU41开始向模块CPU521的电力供给，并向启动的模块CPU521输出地图数据的获取命令。模块CPU521在检测到该获取命令时，访问公共存储区域532并进行地图数据的读取，且根据需要经由存储器522的RAM向文件系统区域531写入该地图数据。
模块CPU521在向文件系统区域531的地图数据的写入结束时，将处理的结束通知输出至主机CPU41。主机CPU41向模块CPU521输出结束动作的命令，并在模块CPU521的动作停止后切断(OFF)向该模块CPU521的电力供给，来切断模块CPU521的电源。模块CPU521从公共存储区域532中删去(删除)已读取的地图数据，之后，切断向公共存储区域532的电力供给而使同坐停止。
另一方面，将存储于文件系统区域531的历史数据输出至外部设备的情况下，主机CPU41向公共存储区域532供给电力而使动作开始，此外，开始向模块CPU521的供给电力而启动。主机CPU41对启动的模块CPU521输出历史数据的写出命令。
启动的模块CPU521在检测到写出命令时，从文件系统区域531中读取历史数据，并根据需要经由存储器522的RAM向公共存储区域532写入。写入动作结束时，模块CPU521将处理结束通知输出至主机CPU41。
主机CPU41对模块CPU521输出动作停止命令，并在动作停止后切断电力供给。接着，主机CPU41在与外部设备之间建立通信连接。然后，按照来自外部设备的命令，或基于来自主机CPU41的请求，根据需求经由RAM43读取历史数据并发送至外部设备。
当所有历史数据的发送结束时，主机CPU41在删去(删除)公共存储区域532的数据后，切断向该公共存储区域532的电力供给。此外，主机CPU41切断与外部设备的通信连接。
图3是表示在本实施方式的电子表1中执行的数据收发控制处理的主机CPU41(控制部401)的控制顺序的流程图。
当主机CPU41(控制部401)进行的数据收发控制处理开始时，主机CPU41(控制部401)建立与外部设备的通信连接(步骤S101)。主机CPU41判断是否获取(检测)到来自外部设备的动作请求的信号(步骤S102)。在判断为未获取的情况下(步骤S102中的“否”)，主机CPU41反复进行步骤S102的处理。
在判断为已获取动作请求的信号的情况下(步骤S102中的“是”)，主机CPU41判断获取的信号是否为向外部设备的送出(发送)数据的命令(步骤S103)。在判断为是数据的送出命令的情况下(步骤S103中的“是”)，主机CPU41的处理移至步骤S104。在判断为不是数据的送出命令的情况下，此处，是从外部设备发送的数据的接收命令(步骤S103中的“否”)的情况下，主机CPU41的处理移至步骤S124。
判断为是数据的送出命令而移至步骤S104的处理的情况下，主机CPU41开始向公共存储区域532和模块CPU521(卫星电波接收处理部50的控制部52和存储部53)的电力供给，并使其开始动作(启动)(步骤S104)。主机CPU41对启动的模块CPU521输出读取送出对象数据(第一数据)的命令(步骤S105)。
主机CPU41等待来自模块CPU521的信号，并判断是否获取到处理结束通知(步骤S106)。在判断为未获取处理结束通知的情况下(步骤S106中的“否”)，主机CPU41反复进行步骤S106的处理。
在判断为已获取处理结束通知的情况下(步骤S106中的“是”)，主机CPU41对模块CPU521输出停止模块CPU521(由控制部52和模块CPU521管理的文件系统区域531)的动作的命令，使模块CPU521进行关闭(shut down)动作，且在动作停止后停止电力供给，来关闭(OFF)模块CPU521(结束动作)(步骤S107)。
主机CPU41依次读取公共存储区域532的数据，且与此并行地将读取的数据发送(输出)至外部设备(步骤S108)。主机CPU41判断是否读取所有数据并发送结束(步骤S109)。在判断为发送尚未结束的情况下(步骤S109中的“否”)，主机CPU41的处理返回至步骤S108。
在判断为数据全部获取(获取后)，且所有数据的发送结束的情况下(步骤S109中的“是”)，主机CPU41将公共存储区域532的数据全部删去(删除动作)(步骤S110)。主机CPU41切断向公共存储区域532的电力供给而使动作停止(步骤S111)。此外，主机CPU41切断与外部设备的通信连接(步骤S112)。然后，主机CPU41结束数据收发控制处理。
由步骤S104至S108的处理构成读取控制动作(读取控制单元)，且该读取控制动作中可以包括步骤S109至S112的处理。
另一方面，在步骤S103的判断处理中判断为未获取数据送出命令(获取到数据接收命令)而移至步骤S124的处理的情况下，主机CPU41在卫星电波接收处理部50中仅向公共存储区域532进行电力供给，而使其开始动作(步骤S124)。
主机CPU41并行地将经由通信部63从外部设备依次接收、获取的数据(第二数据)根据需要经由RAM43依次写入到公共存储区域532(步骤S125)。主机CPU41判断所有数据的接收是否结束(步骤S126)，在判断为接收未结束的情况下(步骤S126中的“否”)，使处理返回至步骤S125。
在判断为所有数据的接收结束的情况下(步骤S126中的“是”)，主机CPU41切断与外部设备的通信连接(步骤S127)。主机CPU41开始向模块CPU521(由控制部52和模块CPU521管理的文件系统区域531)的电力供给，使模块CPU521启动(步骤S128)。
主机CPU41对启动的模块CPU521输出命令以便读取并获取存储于公共存储区域532的数据(步骤S129)。主机CPU41等待来自模块CPU521的信号，并判断是否从模块CPU521获取到了数据读取的处理结束通知(步骤S130)。在判断为未获取的情况下(步骤S130中的“否”)，主机CPU41反复进行步骤S130的处理。
在判断为已获取到数据读取的处理结束通知的情况下(步骤S130中的“是”)，主机CPU41向模块CPU521输出动作停止命令来使其进行关闭动作。之后，在动作停止后切断向模块CPU521的电力供给来关闭(OFF)模块CPU521(控制部52和文件系统区域531)(步骤S131)。
主机CPU41将写入到公共存储区域532的数据全部删去(删除动作)(步骤S132)，并切断向公共存储区域532的电力供给(步骤S133)。然后，主机CPU41结束数据收发控制处理。
由步骤S124至S129的处理构成写入控制步骤(写入控制单元)，该写入控制步骤中可以包括步骤S130至S133的处理。
图4是表示在本实施方式的电子表1中执行的数据收发控制处理的基于模块CPU521的控制顺序的流程图。
模块CPU521被启动时，首先，加载文件系统区域531并进行系统确认。此外，模块CPU521进行公共存储区域532的识别和设定处理(步骤S201)。
模块CPU521等待来自主机CPU41的命令的输入，并判断是否获取到了命令(步骤S202)。在判断为未获取的情况下(步骤S202中的“否”)，模块CPU521反复进行步骤S202的处理。
在判断为已获取到来自主机CPU41的命令的情况下(步骤S202中的“是”)，模块CPU521判断获取到的命令是否为动作停止命令(步骤S203)。在判断为是动作停止命令的情况下(步骤S203中的“是”)，模块CPU521进行关闭动作(步骤S204)，停止动作，并结束数据收发控制处理。
在判断为不是动作停止命令的情况下(步骤S203中的“否”)，模块CPU521判断获取到的命令是否为存储于文件系统区域531的数据的送出命令(步骤S214)。在判断为是数据的送出命令的情况下(步骤S214中的“是”)，模块CPU521从文件系统区域531读取，并将对象数据读取至存储器522的RAM(步骤S215)，并将读取的数据依次写入到公共存储区域532(步骤S216)。
模块CPU521判断所有数据的读取和向公共存储区域532的写入是否结束(步骤S217)，在判断为未结束的情况下(步骤S217中的“否”)，模块CPU521的处理返回至步骤S215。在判断为已结束的情况下(步骤S217中的“是”)，模块CPU521对主机CPU41输出处理结束通知(步骤S231)。之后，模块CPU521的处理返回至步骤S202。
步骤S214的判断处理中，在判断为获取到的命令不是数据送出命令的情况下，即，此处，在判断为是来自外部设备的数据的获取命令的情况下(步骤S214中的“否”)，模块CPU521访问公共存储区域532，并依次读取存储的数据并写入到存储器522的RAM(步骤S225)。模块CPU521将写入到RAM的数据进一步写入到文件系统区域531(步骤S226)。模块CPU521判断所有数据的来自公共存储区域532的读取和向文件系统区域531的写入是否结束(步骤S227)，在判断为未结束的情况下(步骤S227中的“否”)，使处理返回至步骤S225。在判断为已结束的情况下(步骤S227中的“是”)，使处理移至步骤S231。
[变形例]
下面对本实施方式的电子表1的变形例进行说明。
上述实施方式中，作为公共存储区域532，设置了与文件系统区域531独立的串行闪速存储器，但可以将文件系统区域531的一部分临时决定为模块CPU521与主机CPU41间的数据的收发区域。
图5A、图5B、图5C是表示将文件系统区域531的一部分作为收发区域的情况下的存储器的使用例的图。
在这种情况下，通常，在文件系统区域531中，如图5A所示，模块CPU521通过OS的动作以块为单位适当分散于存储器上的各个位置来存储数据，并利用逻辑地址将这些联结起来利用。对此，在文件系统区域531的一部分被用作数据的收发区域的情况下，通过指定存储器中的开头的物理地址，即使没有文件系统所涉及的管理信息，也能够从模块CPU521和主机CPU41中的任一方从该物理地址开始按地址的顺序进行数据的读写作为串行数据。作为存储部53，优选使用容易顺序访问(sequential access)的NOR型闪速存储器。
通过OS的动作利用文件系统反复进行数据的写入更新时，文件渐渐地在物理地址上碎片化，且空存储器也被碎片化，因而难以在物理地址上连续写入收发数据。因此，在该电子表1中，如图5B所示，在模块CPU521的动作时预先进行消除碎片化(defragmentation)来确保连续的空存储器。整理碎片(defrag)动作例如被设定为在预定的时间周期或每隔模块CPU521的启动次数或启动时间等进行。此外，除了这些设定外，还可以进一步决定为在满足这些条件的状态下进行预定的动作，例如进行基于来自定位卫星的电波接收的日期时间的获取处理后进行。整理碎片动作只要在最低限的能够进行收发数据的写入的范围内进行，则也可以不进行整体文件系统区域531中的最优化。作为整理碎片的算法，可以利用各种公知的算法。
此处，以第4行连续开放的方式整理碎片，如图5C所示，在该第4行的各个存储地址中连续地被写入收发用数据“t”。在该写入位置被固定的情况下，在主机CPU41和模块CPU521之间不太需要地址，即使在不固定的情况下，只要收发表示写入的开头的物理地址、比特数的信息，则能够不使用文件系统地进行写入。
如上所示，本实施方式的电子表1所具有的控制装置具备：包含主机CPU41的控制部401、运算处理能力高于该控制部401的卫星电波接收处理部50的控制部52、以及将数据存储成能够被控制部52读写的存储部53，存储部53中的一部分能够被用作可通过微型计算机40的控制部401和卫星电波接收处理部50的控制部52读写的公共存储区域532，数据的读取动作时，控制部52从存储部53的公共存储区域532外(文件系统区域531)读取第一数据并写入到公共存储区域532，控制部401从公共存储区域532读取第一数据，在写入动作时，控制部401将第二数据写入到公共存储区域532，控制部52将第二数据存储至存储部53的公共存储区域532外(文件系统区域531)。
以此，在控制部401(主机CPU41)与控制部52(模块CPU521)间进行数据的收发期间，无需一直使模块CPU521动作也能进行数据的收发，从而在合适的定时启动模块CPU521来迅速进行高负荷处理，此外，在高负荷处理中得到的数据可以迅速被主机CPU41获取。尤其是，可以进行基于模块CPU521的利用文件系统等的高效率的大容量数据的高速管理，因而可以实现模块CPU521的处理、存储装置的利用的效率化，此外，无需多余地使模块CPU521、文件系统区域531动作，可降低消耗电力。尤其是，在通常情况下，运算处理能力高的CPU、与此对应地容量大的存储器的消耗电力比运算处理能力低的CPU、容量小的存储器的消耗电力大，因而可以更有效地降低消耗电力。
从而，在该控制装置中，能够进行合适的数据访问的同时，能够高效地运转控制部52、401。
此外，控制部52在控制部401读取存储于公共存储区域532的第一数据的期间和控制部401向公共存储区域532写入第二数据的期间的各自的至少一部分中停止动作。如此，无需在控制部401(主机CPU41)或许有可能会访问存储部53的期间内一直使控制部52(模块CPU521)动作来进行存储部53的操作管理，因而可以降低消耗电力。
此外，由控制部52对存储部53中公共存储区域532外的区域进行操作管理作为利用预定文件系统的文件系统区域531。从而，控制部52能够高效地将数据存储至存储器(存储部)中，此外，能够迅速访问该数据。
此外，在公共存储区域532中使用串行闪速存储器。以此，能够以低消耗电力且不至于太慢的程度的合理的转发速度与控制部52、控制部401收发数据，因而在数据访问中不引起造成妨碍的延迟的同时，适当地进行数据的收发而在控制部52和控制部401间分担处理，从而可以更高效地进行处理。
此外，控制部401在读取第一数据后和在控制部52将第二数据存储于公共存储区域外(文件系统区域531)后，进行存储于公共存储区域532的数据的删除动作。以此，无需在意旧数据的残余量即可均匀且容易地获取收发对象数据。此外，在写入时进行删除之后无需进行写入，因而在该动作时不会造成不需要的延迟。
此外，具备与外部进行通信的通信部63，通信部63的通信动作由控制部401控制。如此，由继续动作的控制部401控制与运算处理等相比花时间却处理负荷不高的通信部63的动作，从而，即使该通信动作与控制部52的处理内容相关，也无需在通信所需要的时间内一直使消耗电力大的控制部52持续动作，因而可以降低电力消耗，且使控制部401、52更高效地动作。
此外，控制部401经由通信部63向外部输出存储于文件系统区域531的第一数据，并从外部获取存储于文件系统区域531的第二数据。如此，在数据传输速度慢的通信中，无需使控制部52、文件系统区域531动作即可通过控制部401的控制来进行数据的收发。而且，由控制部52迅速汇总地进行公共存储区域532和文件系统区域531间的数据的移动(复制)，从而可以提高处理效率。
此外，控制部401并行进行第一数据的来自公共存储区域532的读取和向外部的输出，且并行进行第二数据的从外部的获取和向公共存储区域532的写入。如此，无需使控制部52和文件系统区域531动作即可由控制部401并行进行通信控制和向公共存储区域532的访问的控制，从而在适度分散控制部401的负荷的同时，还能够缩短控制部52和文件系统区域531的运转时间来进行有效的处理。
此外，本实施方式的电子表1具备：上述控制装置、对当前日期时间进行计数的计时电路48以及进行基于计时电路48所计数的当前日期时间的日期时间的显示的显示部62，显示部62的显示动作由控制部401控制。即，通过由控制部401控制进行持续维持的日期时间的显示的显示部62的动作，不使控制部52多余地动作，另一方面，在对作为显示对象的影像的生成等施加大的负荷的情况下，如上述临时使控制部52动作进行影像生成处理来获取生成的影像数据即可。以此，以进一步分担与控制部401、52的各个特性对应的处理来适当进行的方式进行各动作的同时，能够不论控制部52的动作状态地流畅地进行数据的收发。
此外，具备接收处理包括当前日期时间信息的卫星电波的卫星电波接收处理部50，控制部52控制卫星电波接收处理部50的动作来获取当前日期时间信息。如此，在由另外的控制部52进行与日期时间的显示、计数相比高负荷的卫星电波的接收处理的电子表中，根据处理的负荷使该控制部52适当地动作来更有效地与控制部401分担处理的同时，能够流畅地进行数据的收发。以此，无需给电子表1中的计时动作、日期时间的显示动作施加过大的负荷而带来不良影响地稳定地进行临时的高负荷处理，此外，能够收发与该高负荷处理对应的数据。
此外，由卫星电波接收处理部50接收的卫星电波中包括发送该卫星电波的定位卫星的位置所涉及的信息(卫星轨道信息或位置、速度信息)，控制部52基于卫星电波接收处理部50的接收数据进行定位，且将该定位的结果所涉及的预定的信息，在此处，将当前位置的历史数据作为第一数据存储至公共存储区域532。如此，卫星电波接收处理部50的获取数据(处理数据)无需多余地使卫星电波接收处理部50、文件系统区域531持续动作即可经由公共存储区域532以低负荷且流畅地输出至控制部401(主机CPU41)、外部，因而在电子表1中，能够稳定地保持日期时间的计数和显示的同时，更有效地获取并利用或输出定位数据。
通过使用在上述读取控制步骤中从文件系统区域531读取数据，并在写入控制步骤中将数据写入文件系统区域531的控制处理方法，不对控制部401施加过大的负荷而保持稳定的动作，另一方面，还能将控制部52、文件系统区域531的动作保留在需要的范围内，且流畅地进行控制部52与控制部401间的数据的收发，从而，在这种具备运算处理能力不同的多个控制部的控制装置中，能够进行合适的数据访问的同时，可以使控制部52、401高效地运转。
此外，可以安装使控制部401作为读出控制单元、写入控制单元发挥作用的程序421来用作计算机(电子表1)的控制，从而能够容易地进行基于控制部401、52的合适的数据访问，并且高效地运转该控制部52、401，其中，读出控制单元是由控制部52将存储至存储部53的公共存储区域532外(文件系统区域531)的第一数据写入到公共存储区域532，并从公共存储区域532读取该第一数据的单元，写入控制单元是将第二数据写入到共通存储区域532，并由控制部52将该第二数据存储至存储部53的公共存储区域532外(文件系统区域531)的单元。
另外，本发明不限于上述实施方式，可以进行各种变更。例如，上述实施方式中，由控制部401(主机CPU41)根据需要启动控制部52(模块CPU521)来进行使数据的写入、读取动作进行的命令，但也可以是控制部52在启动时自发地将数据写入到公共存储区域532以使控制部401获取。
此外，再设定了收发的数据的内容，格式，容量、用途的情况下，对设定的方面无需进行指定，即，在所有方面均被设定的情况下，也可以只是单一地由一方的控制部定期地检测并获取由另一方的控制部写入到公共存储区域532的内容。
此外，模块CPU521、存储部53也可以根据模块的数量等设置多个，且与各主机CPU41间进行利用公共存储区域532的数据的收发。在这种情况下，公共存储区域532可以另行设置，也可以是数量小于模块数量数的公共存储区域由多个模块CPU521共用。
此外，上述实施方式中，对文件系统区域的数据的读取和向文件系统区域的数据的写入分别与基于外部的通信的该数据的获取和送出并行进行的情况进行了说明，但不限于与外部的通信并行来进行处理的情况。也可以是单一的与主机CPU41的数据的收发，或与主机CPU41的其他处理并行。例如，也可以是通过模块CPU521处理显示部62的显示内容，而由主机CPU41获取处理数据，并用作顺序显示部62的显示控制数据。
此外，上述实施方式中，将能够进行顺序访问的NOR型闪速存储器用作公共存储区域，但也可以是存储器自身进行存储数据的管理，只要是不需要模块CPU521的管理的存储装置等，则不限于此。
此外，在上述实施方式中，举例说明了电子表1具有卫星电波接收处理部50的情况，但不限于此。具有其他能够进行高负荷处理的模块的情况下，例如该模块所具备的物理传感器的测量值的抽样率高或利用该物理传感器的测量值的运算处理复杂等情况等，在使该模块的CPU和存储装置进行高负荷处理的情况下的数据的收发和电力消耗控制中也可以适用本发明。
此外，上述实施方式中以电子表1为例进行了说明，但不限于此。可以在具有运算处理能力不同的多个控制部，且由运算处理能力低的控制部(微型计算机等)持续控制基本动作的电子设备，尤其是便携式等消耗电力有限的电子设备，例如活动量计中，适用本发明。
此外，在上面的说明中，作为本发明的程序421的计算机可读介质，以由掩模ROM、非易失性存储器等构成的ROM42为例进行了说明，但不限于此。作为其他计算机可读介质，可以适用HDD(Hard Disk Drive，硬盘驱动器)、CD-ROM、DVD盘等便携式存储介质。此外，作为经由通信线路网提供本发明的程序数据的介质，载波(carrier wave)也可以适用于本发明。
此外，上述实施方式所示的构成、控制内容、步骤等具体的细节可以在不脱离本发明的主旨的范围内进行适当变更。
对本发明的若干实施方式进行了说明，但本发明的范围不限于上述实施方式，而是包括请求专利保护的范围所记载的发明范围及其均等范围。

Claims (13)

1.一种控制装置，其特征在于，具备：
第一处理器；
第二处理器，其运算处理能力高于所述第一处理器；以及
存储部，其将数据存储成能够被所述第二处理器读写；
所述存储部中的一部分能够被用作公共存储区域，该公共存储区域是能够被所述第一处理器和所述第二处理器读写的区域，
读取动作时，所述第二处理器从所述存储部的所述公共存储区域外读取第一数据并写入到所述公共存储区域中，所述第一处理器从所述公共存储区域读取所述第一数据，
写入动作时，所述第一处理器将第二数据写入到所述公共存储区域中，所述第二处理器将所述第二数据存储至所述存储部的所述公共存储区域外。
2.根据权利要求1所述的控制装置，其特征在于，
在所述第一处理器读取存储于所述公共存储区域的所述第一数据的期间以及所述第一处理器向所述公共存储区域写入所述第二数据的期间的各自的至少一部分期间，所述第二处理器停止动作。
3.根据权利要求1所述的控制装置，其特征在于，
所述存储部中的所述公共存储区域外的区域作为预定的文件系统区域而被所述第二处理器操作管理。
4.根据权利要求1所述的控制装置，其特征在于，
所述公共存储区域中使用串行闪速存储器。
5.根据权利要求1所述的控制装置，其特征在于，
在读取所述第一数据后以及所述第二处理器将所述第二数据存储至所述公共存储区域外后，所述第一处理器进行存储至所述公共存储区域的数据的删除动作。
6.根据权利要求1所述的控制装置，其特征在于，
所述控制装置具备：通信部，其进行与外部的通信，
由所述第一处理器控制所述通信部的通信动作。
7.根据权利要求6所述的控制装置，其特征在于，
所述第一处理器经由所述通信部向外部输出所述第一数据，并从外部获取所述第二数据。
8.根据权利要求7所述的控制装置，其特征在于，
所述第一处理器并行进行从所述公共存储区域读取所述第一数据以及向所述外部输出所述第一数据，且并行进行从所述外部获取所述第二数据以及向所述公共存储区域写入所述第二数据。
9.一种电子表，其特征在于，具备：
权利要求1所述的控制装置；
计时部，其对当前日期时间进行计数；以及
显示部，其进行基于所述计时部计数的当前日期时间的日期时间的显示；
由所述第一处理器控制所述显示部的显示动作。
10.根据权利要求9所述的电子表，其特征在于，
所述控制装置具备：卫星电波接收处理部，其对包含当前日期时间信息的卫星电波进行接收处理，
所述第二处理器控制所述卫星电波接收处理部的动作来获取所述当前日期时间信息。
11.根据权利要求10所述的电子表，其特征在于，
所述卫星电波中包含与发送该卫星电波的卫星的位置相关的信息，
所述第二处理器基于所述卫星电波接收处理部的接收数据进行定位，并将与该定位的结果相关的预定的信息存储至所述公共存储区域作为所述第一数据。
12.一种控制装置的处理控制方法，所述控制装置具备第一处理器、运算处理能力高于所述第一处理器的第二处理器、以及将数据存储成能够被所述第二处理器读写的存储部，所述存储部中的一部分能够被用作公共存储区域，该公共存储区域是能够被所述第一处理器和所述第二处理器读写的区域，其特征在于，
该处理控制方法包括以下工序：
读取控制步骤，通过所述第二处理器将存储于所述存储部的所述公共存储区域外的第一数据写入到所述公共存储区域中，通过所述第一处理器从所述公共存储区域读取所述第一数据；以及
写入控制步骤，通过所述第一处理器将第二数据写入到所述公共存储区域中，通过所述第二处理器将所述第二数据存储至所述存储部的所述公共存储区域外。
13.一种计算机可读存储介质，其特征在于，
存储有包含一系列命令的程序，其中，计算机具备第一处理器、运算处理能力高于所述第一处理器的第二处理器、以及将数据存储成能够被所述第二处理器读写的存储部，所述存储部中的一部分能够被用作公共存储区域，该公共存储区域是能够被所述第一处理器和所述第二处理器读写的区域，
所述一系列命令使计算机的第一处理器执行以下步骤：
读取控制步骤，通过所述第二处理器将存储于所述存储部的所述公共存储区域外的第一数据写入到所述公共存储区域中，从所述公共存储区域读取所述第一数据；以及
写入控制步骤，将第二数据写入到所述公共存储区域中，通过所述第二处理器将所述第二数据存储至所述存储部的所述公共存储区域外。
CN201710706642.7A 2016-09-23 2017-08-17 控制装置、电子表、处理控制方法及计算机可读存储介质 Active CN107870891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016185063A JP6859642B2 (ja) 2016-09-23 2016-09-23 制御装置、電子時計、処理制御方法、及びプログラム
JP2016-185063 2016-09-23

Publications (2)

Publication Number Publication Date
CN107870891A true CN107870891A (zh) 2018-04-03
CN107870891B CN107870891B (zh) 2021-09-17

Family

ID=61685342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710706642.7A Active CN107870891B (zh) 2016-09-23 2017-08-17 控制装置、电子表、处理控制方法及计算机可读存储介质

Country Status (3)

Country Link
US (1) US10331355B2 (zh)
JP (1) JP6859642B2 (zh)
CN (1) CN107870891B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038608B2 (ja) * 2018-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139266A (ja) * 1997-07-17 1999-02-12 Sharp Corp マルチプロセッサ装置
CN104749946A (zh) * 2013-12-26 2015-07-01 卡西欧计算机株式会社 电波表
CN104937539A (zh) * 2012-11-28 2015-09-23 英特尔公司 用于提供推入缓冲器复制和存储功能的指令和逻辑
US20150293580A1 (en) * 2014-03-06 2015-10-15 Polar Electro Oy Device power saving during exercise
CN105074666A (zh) * 2013-02-26 2015-11-18 高通股份有限公司 执行在具有不同指令集架构的处理器上的操作系统
CN105739295A (zh) * 2014-12-24 2016-07-06 卡西欧计算机株式会社 电波表以及日期时间信息取得方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007206885A (ja) 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法
US20110167210A1 (en) * 2009-10-16 2011-07-07 Samsung Electronics Co., Ltd. Semiconductor device and system comprising memories accessible through dram interface and shared memory region
JP6079065B2 (ja) * 2012-08-31 2017-02-15 富士通株式会社 情報処理装置，処理方法及びプログラム
JP6246603B2 (ja) * 2014-01-21 2017-12-13 ルネサスエレクトロニクス株式会社 タスクスケジューラ機構、オペレーティングシステム及びマルチプロセッサシステム
JP6387758B2 (ja) * 2014-09-12 2018-09-12 カシオ計算機株式会社 電波受信装置及び電子時計

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139266A (ja) * 1997-07-17 1999-02-12 Sharp Corp マルチプロセッサ装置
CN104937539A (zh) * 2012-11-28 2015-09-23 英特尔公司 用于提供推入缓冲器复制和存储功能的指令和逻辑
CN105074666A (zh) * 2013-02-26 2015-11-18 高通股份有限公司 执行在具有不同指令集架构的处理器上的操作系统
CN104749946A (zh) * 2013-12-26 2015-07-01 卡西欧计算机株式会社 电波表
US20150293580A1 (en) * 2014-03-06 2015-10-15 Polar Electro Oy Device power saving during exercise
CN105739295A (zh) * 2014-12-24 2016-07-06 卡西欧计算机株式会社 电波表以及日期时间信息取得方法

Also Published As

Publication number Publication date
JP2018049489A (ja) 2018-03-29
US20180088806A1 (en) 2018-03-29
US10331355B2 (en) 2019-06-25
CN107870891B (zh) 2021-09-17
JP6859642B2 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
JP6939838B2 (ja) 電子時計、情報更新制御方法及びプログラム
JP6784204B2 (ja) 情報処理装置、情報処理方法及びプログラム
US9696771B2 (en) Methods and systems for operating multi-core processors
CN103365397B (zh) 信息处理装置和控制方法
CN101901041A (zh) 用于控制功率损耗的方法和设备
US10649896B2 (en) Storage device and data processing system including the same
US20120272077A1 (en) Gps input for power consumption policy
WO2008013229A1 (fr) dispositif de stockage non volatil, système de stockage non volatil et unité d'hôte
JP2012203583A (ja) 情報処理装置およびプログラム
JP2012203585A (ja) 情報処理装置
WO2013095842A1 (en) Systems and methods of loading data from a non-volatile memory to a volatile memory
US20150355839A1 (en) Solid State Drive and Operation Method Thereof
JP2013225297A (ja) 制御装置、制御方法、プログラムおよび半導体装置
CN107332313B (zh) 电子设备及其充电方法
KR19980023759A (ko) 휴대형 단말기기의 메모리 관리방법
US9625970B2 (en) Information processing apparatus, operation state control method, and computer program product
JP6640776B2 (ja) メモリシステム
JP6054203B2 (ja) 情報処理装置、デバイス制御方法及びプログラム
EP4180917A2 (en) Operating method for memory system
CN107870891A (zh) 控制装置、电子表、处理控制方法及计算机可读存储介质
US20120215969A1 (en) Storage device and control method thereof
US9268699B2 (en) Dynamic cache allocation in a solid state drive environment
WO2012172708A1 (ja) バックアップ装置およびバックアップ装置の動作方法
US11460906B2 (en) Electronic device and operation method thereof
JP6819180B2 (ja) 表示装置、電子時計、表示処理方法、及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant