CN107820679A - Mosfet栅极驱动器中的dv/dt控制 - Google Patents

Abstract

一种电子开关电路，包括具有源极、漏极和栅极的场效应晶体管。电容和电阻串联连接在所述场效应晶体管的栅极和源极之间。电路的输入信号连接至所述电容和电阻之间的结。

Description

MOSFET栅极驱动器中的DV/DT控制

相关申请的交叉引用

本申请要求2015年6月11日提交的美国临时申请No.62/174,229的优先权，该美国临时申请的内容通过引用结合于本文中。

技术领域

本发明涉及用于MOSFET栅极驱动器的dV/dt控制。

背景技术

由于许多原因，MOSFET经常用于低电压、高电流的应用。特别地，MOSFET呈现出高输入阻抗，并且来自MOSFET的损耗由“导通”状态电阻支配，该电阻可以非常小，从而尽量减小损耗。MOSFET也具有较高的开关速度。

MOSFET是三端器件，即栅极端、漏极端和源极端。然而，除了这三个端之外，所有MOSFET都具有内部电容。这些电容包括栅极和漏极之间的Cgd或Miller电容，栅极和源极之间的电容Cgs以及漏极和源极之间的电容Cds。MOSFET也具有一些内部电感，但电感量很小，只影响极高频率下MOSFET的工作。因此，可以忽略MOSFET的内部电感。

栅极和源极之间的电容Cgs通常在1到几十纳米的范围内，其受到的MOSFET运行的主要影响是驱动MOSFET所需的能量。特别地，一定量的电荷必须被充入栅极电容然后再将其从栅极电容移除形成，持续一个开/关周期，即MOSFET的开关频率。即使漏极到源极电压为零，仍然必须施加开关能量并随后移除。

通常称为米勒电容的栅端至漏端的电容Cgd以完全不同的方式影响MOSFET的工作。特别地，当MOSFET在漏极和源极之间以零电压导通时，例如，在同步整流中，米勒电容简单地与Cgs并联，并且该电容在其RC时间常数之外没有动态效应。发生这种情况是因为Vgd由于FET切换而没有发生改变。然而，当MOSFET以一定量的Yds，即在典型情况下，被导通时，则米勒电容必须通过不仅仅是栅极电压被放电(或充电)。

如果MOSFET栅极未连接，即浮栅，则Miller和栅极电容器在漏极、栅极和源极之间形成电容分压器。因此，漏源电压的任何变化通过相应的电容分压比被施加到栅极。

由于在器件内没有阻止放电的阻抗，所以Yds的变化率并不重要。然而，Yds的变化率会通过这两个电容器影响在漏极和源极之间的峰值电流。因此，电压变化越快，电流脉冲越大。

例如，在一个部件号为AUIRFS3006的MOSFET中，米勒电容约为0.8纳法，而米勒电容加上Cgs约为9.2纳法。因此，经由栅极通路的漏极到源极电容等于约0.74纳法，电容分压比约为10。

通常选择栅极电阻来控制FET开关。具体来说，为了减慢FET的开关速度，需要增加栅极电阻直至达到所需的dV/dt值。这不仅减慢了器件开关转换速度，而且显著地延迟了栅极驱动器导通和FET栅极达到其阈值的时间。

增大栅极电阻也延迟了FET的关断时间。因此，简单地增大栅极电阻以减缓FET的导通的开关边沿对FET的关断时间产生负面影响。

改变栅极电阻最终会改变FET的开关时间，但是这非常依赖于几个条件。首先，对于电阻性负载或温和感性负载，FET的导通时间可能会被延缓和受控。在电动机驱动中，FET在电动机的电循环期间经历了许多不同的状况。因此，如果将FET减慢到反向恢复被控制的程度，则可能会导致FET的击穿。这可能导致形成FET的死区。

发生这种情况是因为栅极电阻控制栅极的充电，并且在平台期，由于栅极电压是恒定的，所以栅极电阻基本上像电流源一样。由该电流源确定栅极充电的速率。因此，问题在于所需的充电速率(每秒库仑)是不同的，这取决于FET在给定dV/dt下的工作状况。因此，固定栅极电阻是每秒钟电荷量固定的器件，至少在平台期，基于FET周围的条件，这可能不会导致相同的最终dV/dt。

此外，栅极电阻限制了器件可用的电荷量，使得dV/dt不是在所有条件下都可控。

发明内容

本发明提供了一种用于MOSFET栅极驱动器的dV/dt控制，其通过降低MOSFET的开关速度来克服上述缺点。

简而言之，本发明包括串联连接在MOSFET的漏极和栅极输入端之间的电容和电阻。输入信号连接在位于所述MOSFET的所述电容和电阻之间的结与源极之间。

于是，该电容的值被选择为用以有效地减少MOSFET的开关时间并有效降低MOSFET的转换速度。

附图说明

当结合附图阅读时，并参考以下详细描述将会更好地理解本发明，其中相同的附图标记表示相同的部件，并且其中：

图1是图示了本发明的示意图。

具体实施方式

仍然以MOSFETAUIRFS3006为示例，3006器件具有较大的栅极电容，较小的米勒电容，因此必然具有快的开关速度。因此，为了通过增加栅极电阻来减小dV/dt，则会导致由于较大的Cgs而产生的延时大幅增加，而对开关期间的上升和下降时间的影响较小。

为了更有效地控制dV/dt，栅极驱动器加上MOSFET可以被视为具有驱动饱和的大电压gam的反相A线性放大器。在饱和情况下，它提供了一种不同的方式来评估米勒电容的影响以及切换速度的控制。

如图所示，高频负反馈10被用于通过降低放大器在高频下的增益来控制MOSFET12的开关速度。

如图所示，MOSFET12及其栅极驱动14实质上形成公共源极反相放大器。因此，由于在栅极和漏极之间发生相位反转，所以简单地将一部分漏极电压馈送到栅极将产生负反馈。如果需要较低的闭环增益，电阻可被用于提供此反馈，但是，如图所示，耦合在FET漏极和FET栅极电阻18之间的电容16可以用于负反馈，并且在高频率下提供有限的响应。这种情况相应地根据需要实现dV/dt的降低。

关键的区别在于，电容器根据FET切换的速度来控制从栅极驱动施加到栅极的电荷量，而不是施加固定量的电荷。因此，通过向FET驱动添加负FIF反馈来控制高dV/dt的边沿则能够在不会明显增加开关时序的情况下控制FET的转换速率。因此，切换期间的FET的上升和下降时间可以改变，但是开关延时保持大致相同。

可以使用具有诸如IGBT的栅极结构的其他类型的开关器件来代替MOSFET。

实际上，选择电容器16的值，使得MOSFET的开关速度满足或稍微超过用于MOSFET的电路应用的最快开关速度。然而，通过利用电容限制MOSFET的开关速度，避免了先前已知的电路振荡以及MOSFET的开关速度不受控制的其他不利后果。

在描述了本发明之后，对其的许多修改对于所属领域的技术人员来说都是显而易见的，并在不脱离本发明的精神的情况下属于权利要求书所限定的范围。

Claims (3)

1.一种电子开关电路，包括：

具有源极、漏极和栅极的场效应晶体管，

串联连接在所述场效应晶体管的所述栅极与所述源极之间的电容和电阻，

其中，所述电路接收所述漏极与结之间的信号，所述结在所述电容与所述电阻之间。

2.根据权利要求1所述的电路，其中所述晶体管包括场效应晶体管。

3.根据权利要求1所述的电路，其中所述电容的值被选择为使得所述场效应晶体管的开关速度降低。