[go: up one dir, main page]

CN107818968A - 包括测试单元的显示设备 - Google Patents

包括测试单元的显示设备 Download PDF

Info

Publication number
CN107818968A
CN107818968A CN201710816988.2A CN201710816988A CN107818968A CN 107818968 A CN107818968 A CN 107818968A CN 201710816988 A CN201710816988 A CN 201710816988A CN 107818968 A CN107818968 A CN 107818968A
Authority
CN
China
Prior art keywords
semiconductor layer
test
display device
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710816988.2A
Other languages
English (en)
Other versions
CN107818968B (zh
Inventor
贾智铉
郭源奎
裵汉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107818968A publication Critical patent/CN107818968A/zh
Application granted granted Critical
Publication of CN107818968B publication Critical patent/CN107818968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种包括测试单元的显示设备。显示设备包括：连接到数据线的像素、连接到数据线的数据焊盘、以及第一测试区域。第一测试区域包括：传送测试控制信号的测试控制线、传送测试信号的测试信号线、以及连接到数据焊盘的第一开关。第一开关包括：连接到测试控制线的栅电极、与栅电极重叠的第一半导体层和第二半导体层、连接到第一半导体层和第二半导体层的源电极、以及与源电极间隔开并连接到第一半导体层和第二半导体层的漏电极。源电极和漏电极分别连接到测试信号线和数据焊盘。第一半导体层和第二半导体层中的一个包括氧化物半导体，第一半导体层和第二半导体层中的另一个包括硅基半导体。

Description

包括测试单元的显示设备
相关申请的交叉引用
2016年9月12日提交的题为“包括测试单元的显示设备”的第10-2016-0117272号韩国专利申请的全部内容通过引用合并于此。
技术领域
本文所描述的一个或多个实施例涉及一种包括测试单元的显示设备。
背景技术
已经开发出各种显示器。示例包括液晶显示器和有机发光二极管显示器。这些显示设备可以包括用于对布线或像素是否存在缺陷进行测试的测试单元。测试单元可以位于非显示区域中。然而，非显示区域的尺寸已随着显示尺寸的增加而变小。
发明内容
根据一个或多个实施例，显示设备包括：基板；像素部分，位于基板上，并且包括连接到数据线的像素；数据焊盘，连接到数据线的一端；以及第一测试区域，包括用于传送测试控制信号的测试控制线、用于传送测试信号的测试信号线、以及连接到数据焊盘的第一开关，其中第一开关包括：栅电极，连接到测试控制线；第一半导体层和第二半导体层，与栅电极重叠；源电极，连接到第一半导体层和第二半导体层，源电极连接到测试信号线；以及漏电极，与源电极间隔开，并连接到第一半导体层和第二半导体层，漏电极连接到数据焊盘，其中第一半导体层和第二半导体层中的一个包括氧化物半导体，并且第一半导体层和第二半导体层中的另一个包括硅基半导体。
第一半导体层和第二半导体层可以彼此间隔开。第一半导体层可以至少部分地与第二半导体层重叠。显示设备可以包括：绝缘层，位于第一半导体层和第二半导体层之间。源电极和漏电极中的每一个穿过绝缘层中的接触孔被连接到第一半导体层和第二半导体层中的至少一个。
栅电极可以位于第一半导体层和第二半导体层之间。硅基半导体可以包括晶体硅。氧化物半导体可以包括：氧化锌(ZnO)、氧化锌锡(ZTO)、氧化铟锌(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、或氧化铟锌锡(IZTO)中的至少一种。栅电极可以包括：第一栅电极和第二栅电极，彼此重叠并且彼此间隔开。第一栅电极和第二栅电极中的至少一个位于第一半导体层和第二半导体层之间。
第一半导体层和第二半导体层可以位于第一栅电极和第二栅电极之间。第一测试区域可以对电阻缺陷和短路缺陷进行检测。第一测试区域可以选择性地执行点亮测试和链路线测试。
显示设备可以包括：第二测试区域，包括与数据线的另一端相连接的第二开关。第二测试区域可以执行点亮测试。像素部分可以包括有机发光二极管。
显示设备可以包括：薄膜晶体管，连接到有机发光二极管，其中薄膜晶体管包括栅电极、半导体层、源电极以及漏电极，并且其中薄膜晶体管的源电极和漏电极与第一开关的源电极和漏电极大致位于同一层上。
薄膜晶体管的栅电极可以与第一开关的栅电极大致位于同一层上。薄膜晶体管的半导体层可以与第一开关的第一半导体层和第二半导体层中的一个大致位于同一层上。像素部分可以包括位于像素电极上的液晶层。
显示设备可以包括薄膜晶体管，连接到像素电极，其中薄膜晶体管包括栅电极、半导体层、源电极以及漏电极，并且其中薄膜晶体管的源电极和漏电极与第一开关的源电极和漏电极大致位于同一层上。薄膜晶体管的栅电极可以与第一开关的栅电极大致位于同一层上。薄膜晶体管的半导体层可以与第一开关的第一半导体层和第二半导体层中的一个大致位于同一层上。
附图说明
通过参考附图来详细描述示例性实施例，各特征对于本领域技术人员而言将变得显而易见，其中：
图1示出用于制造显示设备的方法的实施例；
图2示出显示设备的实施例；
图3A示出根据一个实施例的显示设备的布线，并且图3B示出图3A中的区域AR1的实施例；
图4A示出开关元件的实施例，并且图4B示出沿图4A中的剖面线A-A'截取的视图；
图5A示出开关元件的另一实施例，并且图5B示出沿图5A中的剖面线B-B'截取的视图；
图6A示出开关元件的另一实施例，并且图6B示出沿图6A中的剖面线C-C'截取的视图；
图7A示出开关元件的另一实施例，并且图7B示出沿图7A中的剖面线D-D'截取的视图；
图8示出显示设备中的布线的另一实施例；
图9示出显示设备中的布线的另一实施例；
图10示出显示设备的另一实施例；
图11示出图10的显示设备中的布线的实施例；
图12示出有机发光二极管的像素的实施例；
图13示出沿图12中的剖面线I-I'和II-II'截取的视图、以及根据一个实施例的开关元件的剖视图；
图14示出OLED显示设备的像素和开关元件的另一实施例；
图15示出液晶显示设备的实施例；以及
图16示出沿图15中的剖面线III-III'截取的视图、以及用于示出根据一个实施例的开关元件的剖视图。
具体实施方式
下面将参考附图来更加全面地对示例性实施例进行描述；然而，这些示例性实施例可以以不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将对本领域技术人员充分地传达示例性实施方式。实施例(或其部分)可以被组合，以形成另外的实施例。
在附图中，为了说明的清楚起见，层和区域的尺寸可以被夸大。还将理解，当层或元件被称为在另一层或基板“上”时，该层或元件可以直接在另一层或基板上，或者还可以存在中间层。此外，应当理解，当层被称为在另一层“下方”时，该层可以直接位于下方，或者也可以存在一个或多个中间层。此外，还将理解，当层被称为在两层之间时，该层可以是两层之间的唯一层，或者也可以存在一个或多个中间层。相同的附图标记自始至终指代相同的元件。
当元件被称为“连接”或“耦接”到另一元件时，该元件可以直接地连接或耦接到另一元件，或者可以间接地连接或耦接到另一元件，并且在该元件和另一元件之间插入有一个或多个中间元件。此外，当元件被称为“包括”部件时，这表示该元件还可以包括另一部件而不是排除另一部件，除非存在不同的公开内容。
图1示出用于制造显示设备的方法的实施例。根据该方法，首先，执行阵列处理S1，以在基板上形成布线部分。布线部分可以包括薄膜晶体管(“TFT”)。随后，执行阵列测试S2，以对布线部分是否存在缺陷进行检测。阵列测试S2可以包括对TFT是否正常工作进行确定。可以使包括在阵列测试S2中被确定为存在缺陷的布线部分的基板接受修复处理S21。如果包括布线部分的基板被确定为不可修复，则处理流程不会继续下一个处理，而是被终止。
通过在被确定为大致无缺陷或已经被修复的基板的布线部分上设置电极和显示元件，来执行面板(单元)处理S3以形成面板。随后，在面板上执行单元测试S4。单元测试S4可以包括针对面板的点亮测试(lighting test)、链路线测试(link line test)、泄漏电流测试和老化测试中的至少一种。当面板在单元测试S4中被确定为存在缺陷时，使面板接受修复处理S41。当面板被确定为不可修复时，处理流程不会进行到下一个处理，而是被终止。
在被确定为大致无缺陷或已经被修复的面板上执行模块处理S5。执行最终测试S6，以对面板是最终产品还是缺陷产品进行确定。如果有可能，则可以使在最终测试S6中被确定为缺陷产品的模块接受修复处理S61。如果模块不可修复，则处理流程终止。最终产品S7可以与已被确定为大致无缺陷或已经被修复的模块相对应。
图2示出显示设备101的实施例，图3A是示出显示设备101的布线的实施例的局部平面图，并且图3B是示出图3A中的区域AR1的实施例的平面图。
参考图2，显示设备101包括：基板111、基板111上的像素部分110、扫描驱动器120、集成电路(IC)安装区域130、第一测试单元140、以及焊盘单元180。像素部分110包括彼此相交的数据线DL1至DLm与扫描线SL1至SLn、以及发射不同颜色的光的多个像素P。数据线DL1至DLm在第一方向上延伸，扫描线SL1至SLn在第二方向上延伸。在另一实施例中，数据线DL1至DLm和扫描线SL1至SLn的延伸方向可以有所不同。
扫描驱动器120基于从外部源施加的扫描驱动电力和扫描控制信号来生成扫描信号。扫描驱动器120将扫描信号顺序地施加到扫描线SL1至SLn。
IC安装区域130包括与像素部分110的数据线DL1至DLm的第一端连接的多个数据焊盘DP。数据驱动器可以例如通过玻璃上芯片(chip-on-glass，COG)方法被连接到数据焊盘DP1至DPm。数据驱动器可以位于IC安装区域130中，并且基于显示数据和数据控制信号来生成数据信号。数据信号被施加到数据线DL1至DLm。
第一测试单元140在扇出部分190处对链路线L1至Lm施加测试信号。链路线L1至Lm从像素部分110的数据线DL1至DLm延伸到IC安装区域130中。测试信号通过链路线L1至Lm被施加到数据线DL1至DLm。
第一测试单元140可以在扇出部分190处对链路线L1至Lm和数据线DL1至DLm的预定缺陷(例如，电阻缺陷和短路缺陷)进行检测。电阻缺陷检测对例如由于链路线L1至Lm的裂纹导致电阻增加而可能会在屏幕上产生的垂直线缺陷进行检测。短路缺陷检测对例如数据线DL1至DLm的短路或链路线L1至Lm的短路进行检测。第一测试单元140接收测试信号和测试控制信号，并且基于测试控制信号经由链路线L1至Lm将测试信号施加到数据线DL1至DLm。
焊盘单元180包括用于传送从至少一个外部源接收的电力、信号或者这两者的多个焊盘PD。在另一实施例中，将焊盘单元180与像素部分110的各个部件相连接的线的位置和/或数量可以有所不同。
第一测试单元140包括在IC安装区域130的数据焊盘DP和测试信号线14b之间的开关元件TR。开关元件TR被连接到用于施加测试控制信号TEST_GATE的测试控制线14a和用于施加测试信号TEST_DATA的测试信号线14b。开关元件TR还通过数据焊盘DP被连接到数据线DL。
图3B示出与图3A中的布线的一部分相对应的区域AR1的实施例。根据示例性实施例，开关元件TR包括：栅电极GE、第一半导体层SM1、第二半导体层SM2、源电极SE、以及漏电极DE。
参考图3A和图3B，开关元件TR包括：连接到用于施加测试控制信号TEST_GATE的测试控制线14a的栅电极GE、连接到用于施加测试信号TEST_DATA的测试信号线14b的源电极SE以及连接到数据焊盘DP的漏电极DE。一个数据焊盘DP1通过一条链路线L1被连接到一条数据线DL1。在另一实施例中，第一测试单元140、IC安装区域130、数据焊盘DP、链路线L1至Lm和/或开关元件TR可以具有不同的连接。
被连接到与具有电阻缺陷的链路线相连接的数据线DL的像素P的亮度可能不同于相邻列中的像素P的亮度。因此，与位于发射出具有比相邻列更高或更低的亮度的光的列中的数据线相连接的布线可以被确定为具有电阻缺陷或短路。在这样的示例性实施例中，可以基于相对于相邻列的亮度的、亮度差异的程度来识别布线是否具有电阻缺陷或短路。
图4A示出第一测试单元140处的开关元件TR1的实施例，并且图4B是沿图4A的线A-A'截取的剖视图。参考图3B、图4A和图4B，第一测试单元140的开关元件TR1是TFT，该TFT包括栅电极GE、第一半导体层SM1、第二半导体层SM2、源电极SE、以及漏电极DE。
开关元件TR1的栅电极GE连接到测试控制线14a。第一半导体层SM1和第二半导体层SM2与栅电极GE的至少一部分重叠。源电极SE连接到第一半导体层SM1和第二半导体层SM2，并且还连接到测试信号线14b。源电极SE至少部分地与第一半导体层SM1和第二半导体层SM2重叠。
漏电极DE与源电极SE间隔开，并连接到第一半导体层SM1和第二半导体层SM2，并且还连接到数据焊盘DP。漏电极DE至少部分地与第一半导体层SM1和第二半导体层SM2重叠。第一半导体层SM1和第二半导体层SM2彼此间隔开。第一半导体层SM1的至少一部分与第二半导体层SM2重叠。
参考图4B，绝缘层IL1和IL2位于第一半导体层SM1和第二半导体层SM2之间。源电极SE和漏电极DE中的每一个直接与第二半导体层SM2相接触。源电极SE和漏电极DE分别穿过绝缘层IL1和IL2中的接触孔CH1和CH2被连接到第一半导体层SM1。
参考图4B，栅电极GE位于第一半导体层SM1和第二半导体层SM2之间。例如，第一绝缘层IL1位于第一半导体层SM1和栅电极GE之间。第二绝缘层IL2位于栅电极GE和第二半导体层SM2之间。在这样的示例性实施例中，第一绝缘层IL1可以被称为栅绝缘层。
第一半导体层SM1和第二半导体层SM2中的一个包括氧化物半导体。第一半导体层SM1和第二半导体层SM2中的另一个包括硅基半导体。例如，第一半导体层SM1可以包括硅基半导体。第二半导体层SM2可以包括氧化物半导体。相反地，第一半导体层SM1可以包括氧化物半导体，并且第二半导体层SM2可以包括硅基半导体。
硅基半导体可以包括晶体硅。例如，低温多晶硅(LTPS)可以是硅基半导体。硅基半导体具有稳定的电气特性。
氧化物半导体的示例可以包括：基于锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的氧化物、以及它们的合金氧化物中的至少一种。例如，氧化物半导体可以包括或者由其来形成：从由氧化锌(ZnO)、氧化锌锡(ZTO)、氧化铟锌(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)和氧化铟锌锡(IZTO)所构成的组中选择出的至少一种材料。
可以将杂质注入到用于形成第一半导体层SM1或第二半导体层SM2的氧化物半导体中。被选择性地注入有杂质的氧化物半导体的一部分可以成为与源电极SE和漏电极DE的接触部分。未注入有杂质的氧化物半导体的一部分可以成为沟道区。氧化物半导体具有诸如高电场迁移率、低阈值电压和低泄漏电流等优点。
在一个实施例中，开关元件TR1可以具有硅基半导体的特性和氧化物半导体的特性这两者，并且因此可以具有优异的电气特性和较高的信号传输速率。因此，即使半导体层SM1和SM2具有较窄的宽度，开关元件TR1也可以具有优异的开关特性。因此，开关元件TR1可以以高密度布置在狭窄的区域中。
图5A示出开关元件TR2的实施例，并且图5B示出沿图5A的线B-B'截取的剖视图。参考图5A和图5B，栅电极GE包括第一栅电极GE1和第二栅电极GE2。在这样的示例性实施例中，第一栅电极GE1和第二栅电极GE2中的至少一个可以位于第一半导体层SM1和第二半导体层SM2之间。
例如，第一栅电极GE1位于基板111上，第一绝缘层IL1位于第一栅电极GE1上，第一半导体层SM1位于第一绝缘层IL1上，第二绝缘层IL2位于第一半导体层SM1上，第二栅电极GE2位于第二绝缘层IL2上，第三绝缘层IL3位于第二栅电极GE2上，第二半导体层SM2位于第三绝缘层IL3上，并且各自与第二半导体层SM2相接触的源电极SE和漏电极DE位于第二半导体层SM2上。在这样的示例性实施例中，源电极SE和漏电极DE通过穿过第二绝缘层IL2和第三绝缘层IL3的相应的接触孔CH3和CH4被连接到第一半导体层SM1。
图6A示出开关元件TR3的实施例，并且图6B示出沿图6A的线C-C'截取的剖视图。参考图6A和图6B，栅电极GE包括第一栅电极GE1和第二栅电极GE2。第一半导体层SM1和第二半导体层SM2位于第一栅电极GE1和第二栅电极GE2之间。
例如，第一栅电极GE1位于基板111上，第一绝缘层IL1位于第一栅电极GE1上，第一半导体层SM1位于第一绝缘层IL1上，第二绝缘层IL2位于第一半导体层SM1上，第二半导体层SM2位于第二绝缘层IL2上，第三绝缘层IL3位于第二半导体层SM2上，第二栅电极GE2位于第三绝缘层IL3上，第四绝缘层IL4位于第二栅电极GE2上，并且源电极SE和漏电极DE位于第四绝缘层IL4上。在这样的示例性实施例中，源电极SE和漏电极DE通过穿过第四绝缘层IL4和第三绝缘层IL3的相应的接触孔CH5和CH6被连接到第二半导体层SM2。源电极SE和漏电极DE通过穿过第四绝缘层IL4、第三绝缘层IL3和第二绝缘层IL2的相应的接触孔CH7和CH8被连接到第一半导体层SM1。
图7A示出开关元件TR4的实施例，并且图7B示出沿图7A的线D-D'截取的剖视图。参考图7A和图7B，第一半导体层SM1位于基板111上，第一绝缘层IL1位于第一半导体层SM1上，第一栅电极GE1位于第一绝缘层IL1上，第二绝缘层IL2位于第一栅电极GE1上，第二半导体层SM2位于第二绝缘层IL2上，第三绝缘层IL3位于第二半导体层SM2上，第二栅电极GE2位于第三绝缘层IL3上，第四绝缘层IL4位于第二栅电极GE2上，并且源电极SE和漏电极DE位于第四绝缘层IL4上。
在这样的示例性实施例中，源电极SE和漏电极DE通过穿过第四绝缘层IL4和第三绝缘层IL3的相应的接触孔CH9和CH10被连接到第二半导体层SM2。源电极SE和漏电极DE通过穿过第四绝缘层IL4、第三绝缘层IL3、第二绝缘层IL2和第一绝缘层IL1的相应的接触孔CH11和CH12被连接到第一半导体层SM1。
图8示出显示设备102的布线实施例，该显示设备102包括用于选择性地执行点亮测试和链路线测试的第一测试单元140A。
参考图8，像素部分110包括发射不同颜色的光的第一像素、第二像素和第三像素。第一像素和第二像素交替布置在大致相同的列中。第三像素可以布置在与其中布置有第一像素和第二像素的列相邻的列中的线路中。
在图8中的显示设备102中，第一像素是发射红光的红色像素R，第二像素是发射蓝光的蓝色像素B，第三像素是发射绿光的绿色像素G。红色像素R和蓝色像素B交替布置在大致相同的列中。绿色像素G布置在与其中布置有红色像素R和蓝色像素B的列相邻的列中的线路中。
在这样的示例性实施例中，红色像素R彼此沿对角线方向布置，并且蓝色像素B彼此沿对角线方向布置。这些布置相对于其中布置有绿色像素G的列形成棋盘图案。数据线DL1至DLm布置在各个列中。
在一个实施例中，可以将红色像素R和蓝色像素B交替布置在第一列中，可以将绿色像素G布置在第二列中，可以将红色像素R和蓝色像素B以与第一列的顺序相反的顺序布置在第三列中，并且可以将绿色像素G布置在第四列中。可以将第一列、第二列、第三列和第四列重复布置在像素部分110中。
在本实施例中，像素部分110包括红色像素R、蓝色像素B和绿色像素G。在另一实施例中，像素部分110可以包括用于显示不同的颜色组合的像素。
多个数据焊盘DP连接到链路线L1至Lm，从数据线DL1至DLm延伸，并且位于IC安装区域130中。
第一测试单元140A包括作为开关元件TR来进行工作的多个测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8。在这样的示例性实施例中，图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的一个可以被用作测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个。
测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的栅电极GE可以连接到用于施加测试控制信号的多条测试控制线141、142、143、144和145中的一条测试控制线。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的源电极SE可以连接到用于施加像素测试信号或链路线测试信号的多条测试信号线146、147和148中的一条测试信号线。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的漏电极DE可以通过数据焊盘DP连接到链路线L1至Lm中的一条链路线。
例如，第一测试开关SW1的栅电极GE可以连接到用于施加第一测试控制信号TEST_GATE_R的第一测试控制线141，第一测试开关SW1的漏电极DE可以通过数据焊盘DP连接到第一列中的数据线DL1，并且第一测试开关SW1的源电极SE可以连接到用于施加第一测试信号DC_R的第一测试信号线146。第一测试信号DC_R可以是第一像素测试信号或第一链路线测试信号。
第二测试开关SW2的栅电极GE可以连接到用于施加第二测试控制信号TEST_GATE_B的第二测试控制线143，第二测试开关SW2的漏电极DE可以通过数据焊盘DP连接到第一列中的数据线DL1，并且第二测试开关SW2的源电极SE可以连接到用于施加第二测试信号DC_B的第二测试信号线148。第二测试信号DC_B可以是第二像素测试信号或第二链路线测试信号。
第三测试开关SW3的栅电极GE可以连接到用于施加第三测试控制信号TEST_GATE_G的第三测试控制线142，第三测试开关SW3的漏电极DE可以通过数据焊盘DP连接到第二列中的数据线DL2，并且第三测试开关SW3的源电极SE可以连接到用于施加第三测试信号DC_G的第三测试信号线147。第三测试信号DC_G可以是第三像素测试信号或第三链路线测试信号。
第四测试开关SW4的栅电极GE可以连接到用于施加第一测试控制信号TEST_GATE_R的第一测试控制线141，第四测试开关SW4的漏电极DE可以通过数据焊盘DP连接到第三列中的数据线DL3，并且第四测试开关SW4的源电极SE可以连接到用于施加第二测试信号DC_B的第二测试信号线148。
第五测试开关SW5的栅电极GE可以连接到用于施加第二测试控制信号TEST_GATE_B的第二测试控制线143，第五测试开关SW5的漏电极DE可以通过数据焊盘DP连接到第三列中的数据线DL3，并且第五测试开关SW5的源电极SE可以连接到用于施加第一测试信号DC_R的第一测试信号线146。
第六测试开关SW6的栅电极GE可以连接到用于施加第三测试控制信号TEST_GATE_G的第三测试控制线142，第六测试开关SW6的漏电极DE可以通过数据焊盘DP连接到第四列中的数据线DL4，并且第六测试开关SW6的源电极SE可以连接到第七测试开关SW7的漏电极DE和第八测试开关SW8的漏电极DE。
第七测试开关SW7的栅电极GE可以连接到用于施加第四测试控制信号TEST_GATE_G1的第四测试控制线144，第七测试开关SW7的漏电极DE可以连接到第六测试开关SW6的源电极SE，并且第七测试开关SW7的源电极SE可以连接到用于施加第三测试信号DC_G的第三测试信号线147。第七测试开关SW7在点亮测试期间处于导通状态，并且在链路线测试期间处于截止状态。
第八测试开关SW8的栅电极GE可以连接到用于施加第五测试控制信号TEST_GATE_G2的第五测试控制线145，第八测试开关SW8的漏电极DE可以连接到第六测试开关SW6的源电极SE，并且第八测试开关SW8的源电极SE可以连接到用于施加第二测试信号DC_B的第二测试信号线148。第八测试开关SW8在点亮测试期间处于截止状态，并且在链路线测试期间处于导通状态。
可以在点亮测试和链路线测试期间选择性地使第七测试开关SW7和第八测试开关SW8导通，从而可以施加相应的测试信号。
第一测试控制线141、第二测试控制线142、第三测试控制线143、第四测试控制线144和第五测试控制线145在点亮测试和链路线测试期间从焊盘单元180接收具有栅极导通电平或栅极截止电平的测试控制信号TEST_GATE_R、TEST_GATE_B、TEST_GATE_G、TEST_GATE_G1和TEST_GATE_G2。测试控制信号对第一测试开关SW1、第二测试开关SW2、第三测试开关SW3、第四测试开关SW4、第五测试开关SW5、第六测试开关SW6、第七测试开关SW7和第八测试开关SW8的导通状态和截至状态进行控制。
在点亮测试期间，第一测试信号线146、第二测试信号线147和第三测试信号线148从焊盘单元180分别接收第一像素测试信号、第二像素测试信号和第三像素测试信号，并且在链路线测试期间从焊盘单元180分别接收第一链路线测试信号、第二链路线测试信号和第三链路线测试信号。
测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8可以由图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个来实现。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8包括氧化物半导体层和硅基半导体层。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8可以具有硅基半导体和氧化物半导体这两者的特性。因此，开关可以具有优异的电气特性和较高的信号传输速率。作为优异的开关特性的结果，即使当半导体层SM1和SM2具有较窄的宽度时，开关元件也可以以高密度布置在狭窄的区域中。
图9示出显示设备103的布线实施例，该显示设备103包括用于选择性地执行点亮测试和链路线测试的第一测试单元140A。图9中的像素部分110包括发射不同颜色的光的第一像素、第二像素和第三像素。第一像素和第二像素交替布置在大致相同的列中。第三像素布置在与其中布置有第一像素和第二像素的列相邻的列中的线路中。
在图9中的显示设备103中，第一像素是发射红光的红色像素R，第二像素是发射绿光的绿色像素G，并且第三像素是发射蓝光的蓝色像素B。红色像素R和绿色像素G交替布置在大致相同的列中。蓝色像素B布置在与其中布置有红色像素R和绿色像素G的列相邻的列中的线路中。
在这样的示例性实施例中，红色像素R沿对角线方向布置，并且绿色像素G沿对角线方向布置。因此，这些布置相对于其中布置有蓝色像素B的列形成棋盘图案。数据线DL1至DLm位于各个列中。
例如，可以将红色像素R和绿色像素G交替布置在第一列中，可以将蓝色像素B布置在第二列中，可以将红色像素R和绿色像素G以与第一列的顺序相反的顺序布置在第三列中，并且可以将蓝色像素B布置在第四列中。可以在像素部分110中重复这些布置。
在图9中，像素单元110被描述为包括红色像素R、蓝色像素B和绿色像素G。在另一个实施例中，像素单元110可以包括发射不同的颜色组合的光的像素。
多个数据焊盘DP连接到链路线L1至Lm，从数据线DL1至DLm延伸，并且位于IC安装区域130中。
第一测试单元140A包括作为开关元件TR来进行工作的多个测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8。图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个可以被用作测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个。
测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的栅电极GE可以连接到用于施加测试控制信号的多条测试控制线141、142、143、144和145中的一条测试控制线，测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的源电极SE可以连接到用于施加像素测试信号或链路线测试信号的多条测试信号线146、147和148中的一条测试信号线，并且测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个测试开关的漏电极DE可以通过数据焊盘DP连接到链路线L1至Lm中的一条链路线。
例如，第一测试开关SW1的栅电极GE可以连接到用于施加第一测试控制信号TEST_GATE_R的第一测试控制线141，第一测试开关SW1的漏电极DE可以通过数据焊盘DP连接到第一列中的数据线DL1，并且第一测试开关SW1的源电极SE可以连接到用于施加第一测试信号DC_R的第一测试信号线146。第一测试信号DC_R可以是第一像素测试信号或第一链路线测试信号。
第二测试开关SW2的栅电极GE可以连接到用于施加第二测试控制信号TEST_GATE_G的第二测试控制线143，第二测试开关SW2的漏电极DE可以通过数据焊盘DP连接到第一列中的数据线DL1，并且第二测试开关SW2的源电极SE可以连接到用于施加第二测试信号DC_G的第二测试信号线148。第二测试信号DC_G可以是第二像素测试信号或第二链路线测试信号。
第三测试开关SW3的栅电极GE可以连接到用于施加第三测试控制信号TEST_GATE_B的第三测试控制线142，第三测试开关SW3的漏电极DE可以通过数据焊盘DP连接到第二列中的数据线DL2，并且第三测试开关SW3的源电极SE可以连接到用于施加第三测试信号DC_B的第三测试信号线147。第三测试信号DC_B可以是第三像素测试信号或第三链路线测试信号。
第四测试开关SW4的栅电极GE可以连接到用于施加第一测试控制信号TEST_GATE_R的第一测试控制线141，第四测试开关SW4的漏电极DE可以通过数据焊盘DP连接到第三列中的数据线DL3，并且第四测试开关SW4的源电极SE可以连接到用于施加第二测试信号DC_G的第二测试信号线148。
第五测试开关SW5的栅电极GE可以连接到用于施加第二测试控制信号TEST_GATE_G的第二测试控制线143，第五测试开关SW5的漏电极DE可以通过数据焊盘DP连接到第三列中的数据线DL3，并且第五测试开关SW5的源电极SE可以连接到用于施加第一测试信号DC_R的第一测试信号线146。
第六测试开关SW6的栅电极GE可以连接到用于施加第三测试控制信号TEST_GATE_B的第三测试控制线142，第六测试开关SW6的漏电极DE可以通过数据焊盘DP被连接到第四列中的数据线DL4，并且第六测试开关SW6的源电极SE可以连接到第七测试开关SW7的漏电极DE和第八测试开关SW8的漏电极DE。
第七测试开关SW7的栅电极GE可以连接到用于施加第四测试控制信号TEST_GATE_B1的第四测试控制线144，第七测试开关SW7的漏电极DE可以连接到第六测试开关SW6的源电极SE，并且第七测试开关SW7的源电极SE可以连接到用于施加第三测试信号DC_B的第三测试信号线147。第七测试开关SW7在点亮测试期间处于导通状态，并且在链路线测试期间处于截止状态。
第八测试开关SW8的栅电极GE可以连接到用于施加第五测试控制信号TEST_GATE_B2的第五测试控制线145，第八测试开关SW8的漏电极DE可以连接到第六测试开关SW6的源电极SE，并且第八测试开关SW8的源电极SE可以连接到用于施加第二测试信号DC_G的第二测试信号线148。第八测试开关SW8在点亮测试期间处于截止状态，并且在链路线测试期间处于导通状态。
可以在点亮测试和链路线测试期间选择性地使第七测试开关SW7和第八测试开关SW8导通，从而可以施加相应的测试信号。
第一测试控制线141、第二测试控制线142、第三测试控制线143、第四测试控制线144和第五测试控制线145在点亮测试和链路线测试期间从焊盘单元180接收具有栅极导通电平或栅极截止电平的测试控制信号TEST_GATE_R、TEST_GATE_G、TEST_GATE_B、TEST_GATE_B1和TEST_GATE_B2。这些测试控制信号对第一测试开关SW1、第二测试开关SW2、第三测试开关SW3、第四测试开关SW4、第五测试开关SW5、第六测试开关SW6、第七测试开关SW7和第八测试开关SW8的导通状态和截至状态进行控制。
在点亮测试期间，第一测试信号线146、第二测试信号线147和第三测试信号线148从焊盘单元180分别接收第一像素测试信号、第二像素测试信号和第三像素测试信号，并且在链路线测试期间从焊盘单元180分别接收第一链路线测试信号、第二链路线测试信号和第三链路线测试信号。
图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个可以被用作测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8中的每一个。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8可以包括氧化物半导体层和硅基半导体层。测试开关SW1、SW2、SW3、SW4、SW5、SW6、SW7和SW8可以具有硅基半导体和氧化物半导体这两者的特性，因此可以具有优异的电气特性和较高的信号传输速率。
由于开关元件具有优异的开关特性，因此即使当半导体层SM1和SM2具有较窄的宽度时，开关元件也可以以高密度布置在狭窄的区域中。
图10示出显示设备104的实施例，并且图11示出显示设备104的布线实施例。与图2中的显示设备101相比，显示设备104还包括第二测试单元150。
参考图11，基板111上的像素部分110包括红色像素R、绿色像素G和蓝色像素B。根据图11的显示设备104的第二测试单元150可以对布线测试进行初始化，并执行点亮测试。数据焊盘DP1至DPm连接到链路线L1至Lm，从数据线DL1至DLm的第一端延伸，并且位于IC安装区域130内。
第二测试单元150可以包括与相应的数据线DL1至DLm的第二端相连接的第一初始化开关SB11、第二初始化开关SB12、以及第三初始化开关SB13。图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个开关元件可以被用作初始化开关SB11、SB12和SB13中的每一个。例如，初始化开关SB11、SB12和SB13包括氧化物半导体层和硅基半导体层。这样的初始化开关SB11、SB12和SB13可以具有硅基半导体和氧化物半导体这两者的特性，并且因此可以具有优异的电气特性和较高的信号传输速率。
第一初始化开关SB11、第二初始化开关SB12和第三初始化开关SB13中的每一个初始化开关的栅电极GE连接到用于施加初始化测试控制信号DC_GATE的测试控制线16a。第一初始化开关SB11的源电极SE连接到用于施加第一初始化测试信号DC_R的第一测试信号线16b，并且第一初始化开关SB11的漏电极DE连接到其中设置有红色像素R的列中的数据线。第二初始化开关SB12的源电极SE连接到用于施加第二初始化测试信号DC_G的第二测试信号线16c，并且第二初始化开关SB12的漏电极DE连接到其中设置有绿色像素G的列中的数据线。第三初始化开关SB13的源电极SE连接到用于施加第三初始化测试信号DC_B的第三测试信号线16d，并且第三初始化开关SB13的漏电极DE连接到其中设置有蓝色像素B的列中的数据线。
第一测试单元140可以包括在IC安装区域130的数据焊盘DP与测试信号线14b之间的第二开关SB2。第二开关SB2的栅电极GE连接到用于施加测试控制信号TEST_GATE的测试控制线14a。第二开关SB2的源电极SE连接到用于施加测试信号TEST_DATA的测试信号线14b，并且第二开关SB2的漏电极DE连接到数据焊盘DP1至DPm中的一个数据焊盘。
图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个开关元件也可以被用作第二开关SB2。第二开关SB2可以包括氧化物半导体层和硅基半导体层。这样的第二开关SB2具有硅基半导体和氧化物半导体这两者的特性，因此可以具有优异的电气特性和较高的信号传输速率。
图12示出有机发光二极管(OLED)显示设备105的像素的另一实施例。图13示出沿图12的线I-I'和II-II'截取的剖视图以及开关元件TR的剖视图。
OLED显示设备105包括基板211、布线单元230、以及OLED 310。基板211可以包括从由玻璃、石英、陶瓷、塑料等构成的组中选择出的绝缘材料。在可替代的示例性实施例中，聚合物膜可以被用作基板211。
缓冲层220位于基板211上。缓冲层220可以包括从各种无机层和有机层中选择出的一个或多个层。在一个实施例中，可以省略缓冲层220。
布线单元230位于缓冲层220上，并且包括用于对OLED 310进行驱动的多个TFT10和20。例如，OLED 310根据来自布线单元230的驱动信号来发射光，以显示图像。
测试单元的开关元件TR位于与其上设置有布线单元230的层大致相同的层上(例如，参见图13)。图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个可以被用作开关元件TR。参考图13，开关元件TR可以具有与图4A和图4B中的开关元件TR1大致相同的堆叠结构。
图12和图13示出具有2Tr-1Cap结构的有源矩阵型有机发光二极管(AMOLED)显示设备的实施例。例如，2Tr-1Cap结构可以在每个像素中包括两个TFT(例如开关TFT 10和驱动TFT 20)以及一个电容器80，但是本示例性实施例不限于此。例如，OLED显示设备105可以在每个像素中包括三个或更多个TFT以及两个或更多个电容器，并且还可以包括附加布线。术语“像素”可以与用于发射光以显示图像的最小单位相对应。OLED显示设备105使用多个像素来显示图像。
每个像素包括开关TFT 10、驱动TFT 20、电容器80、以及OLED 310。布线单元230可以包括沿至少一个方向延伸的栅极线251以及可以与栅极线251绝缘且相交的数据线271和公共电源线272。每个像素可以包括作为边界的栅极线251、数据线271和公共电源线272。像素可以由像素限定层或黑矩阵来限定。
电容器80包括一对电容器板258和278，在电容器板258和278之间具有层间绝缘层260。在这样的示例性实施例中，层间绝缘层260可以是电介质元件。电容器80的电容由累积在电容器80中的电荷和在一对电容器板258和278两端的电压来确定。
开关TFT 10包括开关半导体层231、开关栅电极252、开关源电极273、以及开关漏电极274。驱动TFT 20包括驱动半导体层232、驱动栅电极255、驱动源电极276、以及驱动漏电极277。栅极绝缘层240可以将半导体层231和232与栅电极252和255绝缘。
开关TFT 10可以作为对像素进行选择以发射光的开关元件来发挥作用。开关栅电极252连接到栅极线251，并且开关源电极273连接到数据线271。开关漏电极274与开关源电极273间隔开，并且被连接到电容器板中的一个(例如电容器板258)。
为了使选择出的像素中的OLED 310的发光层312发光，驱动TFT 20将驱动电力施加到作为像素电极的第一电极311。驱动栅电极255被连接到与开关漏电极274相连接的电容器板258。驱动源电极276和电容器板278中的每一个连接到公共电源线272。驱动漏电极277穿过平坦化层265中的接触孔被连接到OLED 310的第一电极311。
利用上述结构，开关TFT 10基于施加到栅极线251的栅极电压来进行工作，并且起到将施加到数据线271的数据电压传送到驱动TFT 20的作用。在电容器80中存储与从公共电源线272施加到驱动TFT 20的公共电压和由开关TFT 10(或从开关TFT10)传送的数据电压这两者之间的差相等的电压。与存储在电容器80中的电压相对应的电流通过驱动TFT 20流到OLED 310，使得OLED 310可以发光。
参考图13，驱动TFT 20的驱动源电极276和驱动漏电极277与测试单元处的开关元件TR的源电极SE和漏电极DE大致位于同一层上。驱动源电极276和驱动漏电极277以及开关元件TR的源电极SE和漏电极DE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
参考图13，开关TFT 10的开关源电极273和开关漏电极274也与测试单元处的开关元件TR的源电极SE和漏电极DE大致位于同一层上。开关源电极273和开关漏电极274以及开关元件TR的源电极SE和漏电极DE也可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
参考图13，驱动栅电极255和开关栅电极252可以与开关元件TR的栅电极GE大致位于同一层上。驱动栅电极255和开关栅电极252以及开关元件TR的栅电极GE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
驱动半导体层232和开关半导体层231可以与开关元件TR的第一半导体层SM1和第二半导体层SM2中的一个大致位于同一层上。
参考图13，驱动半导体层232和开关半导体层231与开关元件TR的第一半导体层SM1大致位于同一层上。在这样的示例性实施例中，驱动半导体层232和开关半导体层231以及开关元件TR的第一半导体层SM1可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
驱动半导体层232、开关半导体层231和开关元件TR的第一半导体层SM1可以包括例如氧化物半导体。在这样的示例性实施例中，开关元件TR的第二半导体层SM2可以包括硅基半导体。低温多晶硅(LTPS)可以被用作硅基半导体。在一个实施例中，驱动半导体层232和开关半导体层231以及开关元件TR的第一半导体层SM1可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
OLED 310包括：第一电极311、第一电极311上的发光层312、以及发光层312上的第二电极313。发光层312包括低分子有机材料或高分子有机材料。空穴和电子分别从第一电极311和第二电极313注入到发光层312。空穴和电子结合以形成激子。当激子从激发态变为基态时，OLED 310发光。
参考图13，第一电极311是阳极。第一电极311可以是具有光透射性的透射电极或具有光反射性的反射电极。第二电极313可以形成为半透半反射层或反射层。
可以在第一电极311和发光层312之间提供空穴注入层HIL和空穴传输层HTL中的至少一个。可以在发光层312和第二电极313之间设置电子传输层ETL和电子注入层EIL中的至少一个。发光层312、空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层EIL可以包括有机材料，并因此可以被称为有机层。
像素限定层290具有使第一电极311的一部分露出的开口。发光层312和第二电极313在像素限定层290的开口处被依次层叠在第一电极311上。在这样的示例性实施例中，第二电极313可以被形成在像素限定层290上，并且被形成在发光层312上。此外，HIL、HTL、ETL和EIL可以位于像素限定层290和第二电极313之间。OLED310通过像素限定层290的开口而从发光层312发射光。因此，像素限定层290对发光区域进行限定。覆盖层可以位于第二电极313上，以保护OLED 310免受外部环境的影响。
参考图13，薄膜封装层350位于第二电极313上。薄膜封装层350包括一个或多个无机层351和353以及一个或多个有机层352，以防止外部空气、水分和氧气渗透到OLED 310中。薄膜封装层350可以具有在其中一个或多个无机层351和353以及一个或多个有机层352被交替堆叠的结构。在图13中，薄膜封装层350包括两个无机层351和353以及一个有机层352，但是在另一实施例中，这些层的数量可以有所不同。
无机层351和353中的每一个无机层可以包括以下的一种或多种无机材料：Al2O3、TiO2、ZrO、SiO2、AlON、AlN、SiON、Si3N4、ZnO、以及Ta2O5。无机层351和353可以通过诸如化学气相沉积(CVD)法或原子层沉积(ALD)法来形成。在另一实施例中，无机层351和353可以使用不同的方法来形成。
有机层352可以包括聚合物基材料，例如丙烯酸树脂、环氧树脂、聚酰亚胺和/或聚乙烯。有机层352可以例如通过热沉积工艺来形成。用于形成有机层352的热沉积工艺可以在可不损坏OLED 310的温度范围内执行。在另一实施例中，有机层352可以使用不同的方法来形成。
无机层351和353具有高密度的薄膜，因此可以防止或有效地减少主要是水分或氧气的渗透。也可以通过无机层351和353在很大程度上防止水分和氧气渗入OLED310。
已经穿透过无机层351和353的水分和氧气可以进一步被有机层352阻挡。与无机层351和353相比，有机层352可能具有相对较低的水分渗透防止功能。在一个实施例中，除了水分渗透防止功能之外，有机层352还可以起到缓冲层的作用，以降低无机层351和353以及有机层352之中彼此之间的应力。此外，由于有机层352具有平坦化特性，因此薄膜封装层350的最上方的表面可以通过有机层352被平坦化。
薄膜封装层350可以具有例如约10μm或更小的厚度。因此，OLED显示设备105也可以具有非常小的厚度。通过以这种方式来应用薄膜封装层350，OLED显示设备105可以具有柔性特性。在一个实施例中，封装基板可以位于第二电极313而不是薄膜封装层350上。
图14是示出OLED显示设备106的像素和开关元件的实施例的剖视图。与图13中的OLED显示设备105相比，OLED显示设备106包括具有不同结构的开关TFT 10和驱动TFT 20。
参考图14，驱动源电极276、驱动漏电极277、开关源电极273和开关漏电极274与开关元件TR的源电极SE和漏电极DE大致位于同一层上。驱动源电极276、驱动漏电极277、开关源电极273、开关漏电极274、开关元件TR的源电极SE和漏电极DE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
开关栅电极252、驱动栅电极255和开关元件TR的栅电极GE大致位于同一层上。驱动栅电极255、开关栅电极252和开关元件TR的栅电极GE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
参考图14，驱动TFT 20的驱动半导体层232与开关元件TR的第一半导体层SM1大致位于同一层上。驱动TFT 20的驱动半导体层232和开关元件TR的第一半导体层SM1可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
此外，开关TFT 10的开关半导体层231与开关元件TR的第二半导体层SM2大致位于同一层上。开关TFT 10的开关半导体层231和开关元件TR的第二半导体层SM2可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
例如，驱动半导体层232和第一半导体层SM1可以包括氧化物半导体，并且开关半导体层231和第二半导体层SM2可以包括硅基半导体。相反地，驱动半导体层232和第一半导体层SM1可以包括硅基半导体，并且开关半导体层231和第二半导体层SM2可以包括氧化物半导体。硅基半导体可以包括例如低温多晶硅(LTPS)。
在一个实施例中，驱动半导体层232可以与开关元件TR的第二半导体层SM2大致位于同一层上。开关半导体层231可以与开关元件TR的第一半导体层SM1大致位于同一层上。
图15示出液晶显示器(LCD)设备107的像素的实施例。图16示出沿图15中的线III-III'截取的剖视图、以及开关元件TR的剖视图。
参考图15和图16，图15的LCD设备107包括：显示基板410、对基板420、以及液晶层LC。显示基板410包括：基板401、基板401上的第一绝缘层411、栅极线GL、数据线DL、TFT、栅极绝缘层421、层间绝缘层431、滤色器451和452、平坦化层491、以及像素电极PE。
开关元件TR的第一半导体层SM1位于基板401上，并且第一绝缘层411设置于第一半导体层SM1上。栅极线GL和从栅极线GL延伸的栅电极441位于第一绝缘层411上。栅极线GL和栅电极441大致位于同一层上。栅极线GL和栅电极441可以包括或者由其来形成：铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金、钼(Mo)或其合金、铬(Cr)、钽(Ta)和/或钛(Ti)中的一种。此外，栅极线GL和栅电极441可以具有多层结构，该多层结构包括具有不同物理性质的至少两个导电层。
栅极绝缘层421位于栅极线GL和栅电极441上。在这样的示例性实施例中，栅极绝缘层421可以在包括栅极线GL和栅电极441的基板401的整个表面上。栅极绝缘层421可以包括氮化硅(SiNx)或氧化硅(SiOx)。此外，栅极绝缘层421可以具有多层结构，该多层结构包括具备不同物理性质的至少两个绝缘层。
半导体层442位于栅极绝缘层421上。在这样的示例性实施例中，半导体层442与栅电极441、源电极443和漏电极444重叠。半导体层442可以包括或者由其来形成：非晶硅、多晶硅等。半导体层442可以包括氧化物半导体材料。欧姆接触层可以位于半导体层442上。
数据线DL位于栅极绝缘层421上，并与栅极线GL相交。源电极443与半导体层442的一部分重叠。源电极443从数据线DL延伸。例如，在图15中，源电极443具有从数据线DL朝向栅电极441突出的形状。
源电极443可以包括或者由其来形成：诸如钼、铬、钽和钛等难熔金属或其合金。源电极443可以具有包括难熔金属层和低电阻导电层的多层结构。多层结构的示例包括：包含铬或钼(合金)下层和铝(合金)上层的双层结构；以及包含钼(合金)下层、铝(合金)中层和钼(合金)上层的三层结构。在另一实施例中，源电极443可以包括不同的材料，或者由不同的材料来形成。
漏电极444与源电极443间隔开，并与半导体层442的一部分重叠。漏电极444连接到像素电极PE。漏电极444和源电极443可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
TFT由栅电极441、半导体层442、源电极443和漏电极444来限定。TFT的沟道区位于源电极443与漏电极444之间的半导体层442的一部分处。
测试单元的开关元件TR可以与LCD设备107的TFT一同设置。图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B中的开关元件TR1、TR2、TR3和TR4中的任意一个可以被用作开关元件TR。参考图16，开关元件TR具有与图4A和图4B中的开关元件TR1大致相同的堆叠结构。
参考图16，TFT的源电极443和漏电极444与测试单元处的开关元件TR1的源电极SE和漏电极DE大致位于同一层上。此外，TFT的源电极443和漏电极444以及开关元件TR1的源电极SE和漏电极DE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
参考图16，TFT的栅电极441可以与开关元件TR1的栅电极GE大致位于同一层上。TFT的栅电极441和开关元件TR的栅电极GE可以大致通过同一工艺来形成，并且可以包括大致相同的材料。此外，TFT的半导体层442可以与开关元件TR1的第一半导体层SM1和第二半导体层SM2中的一个大致位于同一层上。
参考图16，TFT的半导体层442可以与开关元件TR1的第二半导体层SM2大致位于同一层上。在这样的示例性实施例中，TFT的半导体层442和开关元件TR1的第二半导体层SM2可以大致通过同一工艺来形成，并且可以包括大致相同的材料。
层间绝缘层431位于数据线DL、源电极443、漏电极444和栅极绝缘层421上。在这样的示例性实施例中，层间绝缘层431可以在包括数据线DL、源电极443、漏电极444和栅极绝缘层421的基板401的整个表面上。参考图15和图16，层间绝缘层431具有漏极接触孔432，并且漏电极444通过漏极接触孔432被露出。
层间绝缘层431可以包括诸如氮化硅(SiNx)和氧化硅(SiOx)等的无机绝缘材料。在可替代的示例性实施例中，层间绝缘层431可以包括有机层。在可替代的示例性实施例中，层间绝缘层431可以具有包括下部无机层和上部有机层的双层结构。
第一滤色器451和第二滤色器452位于层间绝缘层431上。第一滤色器451和第二滤色器452的边缘可以位于栅极线GL、TFT和数据线DL上。相邻的第一滤色器451和第二滤色器452的边缘可以彼此重叠。滤色器451、452中的每一个都在漏电极444上具有开口。第一滤色器451和第二滤色器452对不同颜色的光(例如红色、绿色、蓝色、青色、品红色、黄色或白色)进行过滤。
LCD设备107还可以包括第三滤色器，该第三滤色器对与第一滤色器451和第二滤色器452不同颜色的光(例如红色、绿色、蓝色、青色、品红色和黄色中的一种)进行过滤。滤色器451和452可以位于密封基板402上。
平坦化层491位于滤色器451和452上。平坦化层491可以在包括滤色器451和452以及层间绝缘层431的基板401的整个表面上。平坦化层491可以具有与漏极接触孔432相对应地限定的开口。
平坦化层491用作保护层，并且起到使像素电极PE下方的部分平坦化的作用。平坦化层491可以用作保护层。平坦化层491可以包括有机材料，例如感光性有机材料或感光性树脂组合物。在这样的实施例中，平坦化层491可以是有机膜。
像素电极PE穿过漏极接触孔432被连接到漏电极444。像素电极PE位于平坦化层491上。像素电极PE的边缘的一部分可以与遮光部分476重叠。
遮光部分476位于像素电极PE和平坦化层491上。例如，遮光部分476与TFT、栅极线GL和数据线DL重叠，以阻挡漏光。
柱状间隔物472可以位于遮光部分476上。柱状间隔物472具有从遮光部476朝向对基板420突出至预定高度的形状。柱状间隔物472保持显示基板410与对基板420之间的单元间隙。
柱状间隔物472和遮光部分476可以具有整体的结构。在这样的示例性实施例中，柱状间隔物472和遮光部分476可以同时地形成并且具有大致相同的材料。柱状间隔物472和遮光部分476可以共同起到黑色柱状间隔物(BCS)的作用。
对基板420包括密封基板402和位于密封基板402上的公共电极CE。
液晶层LC位于像素电极PE上。例如，液晶层LC位于基板401和密封基板402之间。例如，液晶层LC可以在由显示基板410和对基板420限定的空间中。包括显示基板410、液晶层LC和对基板420的面板也可以被称为LCD面板400。
根据一个或多个实施例，测试单元包括开关元件，该开关元件包括氧化物半导体层和硅基半导体层。因此，测试单元可以具有优异的电气特性。
本文已经公开了示例性实施例，并且尽管采用了特定术语，但是它们仅在通用性和描述性的意义上被使用并且被解释，而并不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员所显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件结合使用，除非另有说明。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (23)

1.一种显示设备，包括：
基板；
像素部分，位于所述基板上，并且包括连接到数据线的像素；
数据焊盘，连接到所述数据线的一端；以及
第一测试区域，包括用于传送测试控制信号的测试控制线、用于传送测试信号的测试信号线、以及连接到所述数据焊盘的第一开关，其中所述第一开关包括：
栅电极，连接到所述测试控制线；
第一半导体层和第二半导体层，与所述栅电极重叠；
源电极，连接到所述第一半导体层和所述第二半导体层，所述源电极连接到所述测试信号线；以及
漏电极，与所述源电极间隔开，并连接到所述第一半导体层和所述第二半导体层，所述漏电极连接到所述数据焊盘，其中所述第一半导体层和所述第二半导体层中的一个包括氧化物半导体，并且所述第一半导体层和所述第二半导体层中的另一个包括硅基半导体。
2.根据权利要求1所述的显示设备，其中
所述第一半导体层和所述第二半导体层彼此间隔开。
3.根据权利要求1所述的显示设备，其中
所述第一半导体层至少部分地与所述第二半导体层重叠。
4.根据权利要求1所述的显示设备，进一步包括：
绝缘层，位于所述第一半导体层和所述第二半导体层之间。
5.根据权利要求4所述的显示设备，其中
所述源电极和所述漏电极中的每一个通过所述绝缘层中的接触孔被连接到所述第一半导体层和所述第二半导体层中的至少一个。
6.根据权利要求1所述的显示设备，其中
所述栅电极位于所述第一半导体层和所述第二半导体层之间。
7.根据权利要求1所述的显示设备，其中
所述硅基半导体包括晶体硅。
8.根据权利要求1所述的显示设备，其中
所述氧化物半导体包括：氧化锌、氧化锌锡、氧化铟锌、氧化铟、氧化钛、氧化铟镓锌、或氧化铟锌锡中的至少一种。
9.根据权利要求1所述的显示设备，其中
所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极彼此重叠并且彼此间隔开。
10.根据权利要求9所述的显示设备，其中
所述第一栅电极和所述第二栅电极中的至少一个位于所述第一半导体层和所述第二半导体层之间。
11.根据权利要求9所述的显示设备，其中
所述第一半导体层和所述第二半导体层位于所述第一栅电极和所述第二栅电极之间。
12.根据权利要求1所述的显示设备，其中
所述第一测试区域用于对电阻缺陷和短路缺陷进行检测。
13.根据权利要求1所述的显示设备，其中
所述第一测试区域用于选择性地执行点亮测试和链路线测试。
14.根据权利要求1所述的显示设备，进一步包括：
第二测试区域，包括与所述数据线的另一端相连接的第二开关。
15.根据权利要求14所述的显示设备，其中
所述第二测试区域用于执行点亮测试。
16.根据权利要求1所述的显示设备，其中
所述像素部分包括有机发光二极管。
17.根据权利要求16所述的显示设备，进一步包括：
薄膜晶体管，连接到所述有机发光二极管，
其中所述薄膜晶体管包括栅电极、半导体层、源电极以及漏电极，并且其中所述薄膜晶体管的所述源电极和所述漏电极与所述第一开关的所述源电极和所述漏电极位于同一层上。
18.根据权利要求17所述的显示设备，其中
所述薄膜晶体管的所述栅电极与所述第一开关的所述栅电极位于同一层上。
19.根据权利要求17所述的显示设备，其中
所述薄膜晶体管的所述半导体层与所述第一开关的所述第一半导体层和所述第二半导体层中的一个位于同一层上。
20.根据权利要求1所述的显示设备，其中
所述像素部分包括位于像素电极上的液晶层。
21.根据权利要求20所述的显示设备，进一步包括：
薄膜晶体管，连接到所述像素电极，
其中所述薄膜晶体管包括栅电极、半导体层、源电极以及漏电极，并且其中所述薄膜晶体管的所述源电极和所述漏电极与所述第一开关的所述源电极和所述漏电极位于同一层上。
22.根据权利要求21所述的显示设备，其中
所述薄膜晶体管的所述栅电极与所述第一开关的所述栅电极位于同一层上。
23.根据权利要求21所述的显示设备，其中
所述薄膜晶体管的所述半导体层与所述第一开关的所述第一半导体层和所述第二半导体层中的一个位于同一层上。
CN201710816988.2A 2016-09-12 2017-09-12 包括测试单元的显示设备 Active CN107818968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160117272A KR102716282B1 (ko) 2016-09-12 2016-09-12 테스트부를 갖는 표시장치
KR10-2016-0117272 2016-09-12

Publications (2)

Publication Number Publication Date
CN107818968A true CN107818968A (zh) 2018-03-20
CN107818968B CN107818968B (zh) 2023-01-24

Family

ID=59887038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710816988.2A Active CN107818968B (zh) 2016-09-12 2017-09-12 包括测试单元的显示设备

Country Status (4)

Country Link
US (2) US10847432B2 (zh)
EP (1) EP3293764B1 (zh)
KR (1) KR102716282B1 (zh)
CN (1) CN107818968B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649045A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN111798795A (zh) * 2020-06-30 2020-10-20 云谷（固安）科技有限公司 一种显示装置
CN112825231A (zh) * 2019-11-20 2021-05-21 三星显示有限公司 显示装置和显示装置的检测方法
CN113013254A (zh) * 2021-02-26 2021-06-22 合肥维信诺科技有限公司 薄膜晶体管及其制备方法以及显示面板
CN113466252A (zh) * 2020-03-30 2021-10-01 昆山国显光电有限公司 显示面板、显示面板的检测方法和显示装置
WO2021232901A1 (zh) * 2020-05-19 2021-11-25 云谷（固安）科技有限公司 显示面板和显示装置
CN115019703A (zh) * 2021-11-30 2022-09-06 荣耀终端有限公司 显示面板、检测方法及电子设备
CN116360168A (zh) * 2023-05-11 2023-06-30 惠科股份有限公司 显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102716282B1 (ko) * 2016-09-12 2024-10-11 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
KR102512925B1 (ko) 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
CN110476255B (zh) * 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US10910413B2 (en) * 2018-10-10 2021-02-02 HKC Corporation Limited Method of manufacturing array substrate and array substrate
US11903299B2 (en) * 2018-11-16 2024-02-13 Sharp Kabushiki Kaisha Display device
JP2020119809A (ja) * 2019-01-25 2020-08-06 株式会社ジャパンディスプレイ 表示装置及びその製造方法並びに多面取り表示パネル
KR102724173B1 (ko) * 2019-04-11 2024-10-31 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US11417253B2 (en) * 2019-11-08 2022-08-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
CN111128063B (zh) * 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
KR102667016B1 (ko) * 2020-03-10 2024-05-21 삼성디스플레이 주식회사 표시 패널 검사 회로
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
KR102696812B1 (ko) * 2020-06-22 2024-08-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시장치
US12274136B2 (en) * 2020-10-22 2025-04-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Organic light emitting diode display substrate and preparing method thereof, and organic light emitting diode display apparatus
CN112420538B (zh) * 2020-11-10 2023-06-02 武汉华星光电半导体显示技术有限公司 一种阵列基板、测试方法以及显示装置
KR20220147764A (ko) 2021-04-27 2022-11-04 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 전자 장치 제조 방법
CN113314546B (zh) * 2021-05-21 2023-06-02 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板测试方法、显示面板
GB202114437D0 (en) * 2021-10-08 2021-11-24 Graphcore Ltd Method of testing a stacked integrated circuit device
KR20240022005A (ko) 2022-08-10 2024-02-20 삼성디스플레이 주식회사 표시패널
CN115548078B (zh) * 2022-09-30 2025-03-28 京东方科技集团股份有限公司 显示面板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192585A1 (en) * 2005-02-25 2006-08-31 Au Optronics Corporation System and method for display test
US20060267100A1 (en) * 2005-05-10 2006-11-30 Samsung Electronics Co., Ltd. Semiconductor device including single crystal silicon layer and method of manufacturing semiconductor device
CN101191910A (zh) * 2006-11-30 2008-06-04 Lg.菲利浦Lcd株式会社 液晶显示装置及其测试方法
US20080254701A1 (en) * 2007-04-12 2008-10-16 Sony Corporation Method of manufacturing substrate, substrate manufacturing system, and method of manufacturing display
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102648490A (zh) * 2009-11-30 2012-08-22 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR20150089252A (ko) * 2014-01-27 2015-08-05 삼성디스플레이 주식회사 표시 기판 및 표시 기판용 모기판의 제조 방법
CN104992960A (zh) * 2015-06-08 2015-10-21 京东方科技集团股份有限公司 一种显示面板及其制造方法、tft测试方法
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
WO2011055625A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
KR101280743B1 (ko) 2010-04-07 2013-07-05 샤프 가부시키가이샤 회로 기판 및 표시 장치
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
US9385058B1 (en) * 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102210298B1 (ko) 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9595546B2 (en) 2014-02-25 2017-03-14 Lg Display Co., Ltd. Display backplane and method of fabricating the same
TW201611298A (zh) 2014-09-12 2016-03-16 中華映管股份有限公司 雙薄膜電晶體及其製造方法
KR102237834B1 (ko) 2014-10-31 2021-04-12 엘지디스플레이 주식회사 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR102716282B1 (ko) * 2016-09-12 2024-10-11 삼성디스플레이 주식회사 테스트부를 갖는 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192585A1 (en) * 2005-02-25 2006-08-31 Au Optronics Corporation System and method for display test
US20060267100A1 (en) * 2005-05-10 2006-11-30 Samsung Electronics Co., Ltd. Semiconductor device including single crystal silicon layer and method of manufacturing semiconductor device
CN101191910A (zh) * 2006-11-30 2008-06-04 Lg.菲利浦Lcd株式会社 液晶显示装置及其测试方法
US20080254701A1 (en) * 2007-04-12 2008-10-16 Sony Corporation Method of manufacturing substrate, substrate manufacturing system, and method of manufacturing display
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102648490A (zh) * 2009-11-30 2012-08-22 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR20150089252A (ko) * 2014-01-27 2015-08-05 삼성디스플레이 주식회사 표시 기판 및 표시 기판용 모기판의 제조 방법
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
CN104992960A (zh) * 2015-06-08 2015-10-21 京东方科技集团股份有限公司 一种显示面板及其制造方法、tft测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
信恩龙等: "溶胶凝胶法制备透明IZO薄膜晶体管", 《发光学报》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649045A (zh) * 2019-10-31 2020-01-03 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN110649045B (zh) * 2019-10-31 2022-08-26 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN112825231A (zh) * 2019-11-20 2021-05-21 三星显示有限公司 显示装置和显示装置的检测方法
CN113466252A (zh) * 2020-03-30 2021-10-01 昆山国显光电有限公司 显示面板、显示面板的检测方法和显示装置
WO2021232901A1 (zh) * 2020-05-19 2021-11-25 云谷（固安）科技有限公司 显示面板和显示装置
US11881132B2 (en) 2020-05-19 2024-01-23 Yungu (Gu'an) Technology Co., Ltd. Display panel and display device
CN111798795A (zh) * 2020-06-30 2020-10-20 云谷（固安）科技有限公司 一种显示装置
CN113013254A (zh) * 2021-02-26 2021-06-22 合肥维信诺科技有限公司 薄膜晶体管及其制备方法以及显示面板
CN115019703A (zh) * 2021-11-30 2022-09-06 荣耀终端有限公司 显示面板、检测方法及电子设备
CN116360168A (zh) * 2023-05-11 2023-06-30 惠科股份有限公司 显示装置
CN116360168B (zh) * 2023-05-11 2023-08-18 惠科股份有限公司 显示装置

Also Published As

Publication number Publication date
EP3293764A1 (en) 2018-03-14
EP3293764B1 (en) 2019-08-07
US11557520B2 (en) 2023-01-17
KR102716282B1 (ko) 2024-10-11
US10847432B2 (en) 2020-11-24
CN107818968B (zh) 2023-01-24
KR20180030286A (ko) 2018-03-22
US20180076102A1 (en) 2018-03-15
US20210074597A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN107818968B (zh) 包括测试单元的显示设备
CN107871764B (zh) 具有裂纹感测线的显示装置
CN108269831B (zh) 具有连接包层电极的有机发光显示装置
US10157973B2 (en) Organic light emitting display device
CN107799556B (zh) 显示装置
US11621401B2 (en) Display device
US20180102499A1 (en) Organic light emitting diode display device
CN107664862A (zh) 显示装置及其制造方法
EP3748678B1 (en) Display device
US10734595B2 (en) Electroluminescence display apparatus
KR20180133280A (ko) 표시 장치
KR20160092154A (ko) 유기 발광 표시 장치
TWI758992B (zh) 觸控顯示器裝置
CN107845642A (zh) 显示装置
US11574972B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
KR20170109118A (ko) 정전기 방전 회로를 갖는 표시 장치, 및 이의 제조 방법
JP2021015954A (ja) 薄膜トランジスタ基板
JP2024081606A (ja) フレキシブル表示装置
KR20250050821A (ko) 표시장치
CN117337082A (zh) 有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant