CN107622953A - 封装堆迭结构的制法 - Google Patents
封装堆迭结构的制法 Download PDFInfo
- Publication number
- CN107622953A CN107622953A CN201610603368.6A CN201610603368A CN107622953A CN 107622953 A CN107622953 A CN 107622953A CN 201610603368 A CN201610603368 A CN 201610603368A CN 107622953 A CN107622953 A CN 107622953A
- Authority
- CN
- China
- Prior art keywords
- package
- coreless
- layer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 238000004806 packaging method and process Methods 0.000 claims abstract description 76
- 238000005538 encapsulation Methods 0.000 claims description 11
- 239000005022 packaging material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 145
- 229910000679 solder Inorganic materials 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000012792 core layer Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000004693 Polybenzimidazole Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229920002480 polybenzimidazole Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- 229920002312 polyamide-imide Polymers 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000003416 augmentation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种封装堆迭结构的制法，先提供一第一无核心层式封装基板，该第一无核心层式封装基板的一侧具有多个第一导电元件，而另一侧结合一承载板；接着，将该第一无核心层式封装基板以其第一导电元件结合至一第二无核心层式封装基板上，且该第二无核心层式封装基板上设有至少一电子元件；之后形成封装层于该第一无核心层式封装基板与该第二无核心层式封装基板之间，再移除该承载板。藉由堆迭两无核心层式封装基板，以减少该封装堆迭结构的厚度。
Description
技术领域
本发明有关一种半导体封装制程，尤指一种封装堆迭结构的制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，业界遂发展出堆迭多个封装结构以形成封装堆迭结构(Package on Package，POP)的封装型态，此种封装型态能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、中央处理器、绘图处理器、影像应用处理器等，藉由堆迭设计达到系统的整合，而适用于各种轻薄短小型电子产品。
图1为悉知封装堆迭结构1的剖面示意图。如图1所示，该封装堆迭结构1包含有第一半导体元件10、第一封装基板11、第二封装基板12、多个焊球13、第二半导体元件14以及封装胶体15。该第一封装基板11具有核心层110与多个线路层111，且该第二封装基板12具有核心层120与多个线路层121。该第一半导体元件10以覆晶方式设于该第一封装基板11上，且该第二半导体元件14亦以覆晶方式设于该第二封装基板12上。该些焊球13用以连结且电性耦接该第一封装基板11与该第二封装基板12。该封装胶体15包覆该些焊球13与该第一半导体元件10。可选择性地，形成底胶16于该第一半导体元件10与该第一封装基板11之间。
然而，前述悉知封装堆迭结构1中，第一封装基板11与第二封装基板12皆具有核心层110,120，导致其制作成本高，且封装堆迭结构1厚度H约为620微米，不符现今产品轻薄短小化的需求。
因此，如何克服悉知技术中的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的缺失，本发明提供一种封装堆迭结构的制法，藉由堆迭两无核心层式封装基板，以减少该封装堆迭结构的厚度。
本发明的封装堆迭结构的制法包括：提供一第一无核心层式封装基板及一第二无核心层式封装基板，其中，该第二无核心层式封装基板的一侧设有至少一电子元件；将该第一无核心层式封装基板以多个第一导电元件结合至该第二无核心层式封装基板设有该电子元件的一侧上；以及形成封装层于该第一无核心层式封装基板与该第二无核心层式封装基板之间，以令该封装层包覆该些第一导电元件与该电子元件。
前述的封装堆迭结构的制法中，该第一无核心层式封装基板还包含第一介电层、及嵌埋于该第一介电层中并电性连接该些第一导电元件的第一线路层。另外，该第一无核心层式封装基板还包含嵌埋于该第一介电层中并形成于该第一线路层上的多个第一导电柱，使该些第一导电元件藉由该第一导电柱电性连接该第一线路层。
前述的封装堆迭结构的制法中，该第一无核心层式封装基板的另一侧结合一承载板，例如，该第一无核心层式封装基板以第一绝缘层结合该承载板。还包括于形成该封装层后，移除该承载板。又于移除该承载板之后，形成多个第一开孔于该第一绝缘层上。
前述的封装堆迭结构的制法中，该第二无核心层式封装基板与该电子元件之间形成有底胶。
前述的封装堆迭结构的制法中，该第二无核心层式封装基板包含一线路增层结构，使该第一导电元件与该电子元件电性连接该线路增层结构。例如，该第二无核心层式封装基板还包含形成于该线路增层结构上并电性连接该线路增层结构的多个第二导电元件，使该些第二导电元件结合该第一导电元件与该电子元件，且该封装层还包覆该些第二导电元件。或者，该第二无核心层式封装基板还包含一形成于该线路增层结构上的第二绝缘层，以于结合该第一与第二无核心层式封装基板之前，该第二无核心层式封装基板以其第二绝缘层结合另一承载板，并于形成该封装层后，移除该另一承载板，故于移除该另一承载板之后，可形成多个第二开孔于该第二绝缘层上。
前述的封装堆迭结构的制法中，还包括于形成该封装层后，设置另一电子元件于该第一无核心层式封装基板上。例如，形成封装材于该第一无核心层式封装基板上，以令该封装材包覆该另一电子元件。
另外，前述的封装堆迭结构的制法中，该些第一导电元件先设于该第一无核心层式封装基板的一侧，再将该第一无核心层式封装基板结合至该第二无核心层式封装基板上。或者，该些第一导电元件先设于该第二无核心层式封装基板的一侧，再将该第一无核心层式封装基板结合至该第二无核心层式封装基板上。
由上可知，本发明的封装堆迭结构的制法藉由堆迭两无核心层的无核心层式封装基板，故相较于悉知技术，不仅可省略核心层的材料及制程以降低制作成本，且可大幅减少该封装堆迭结构的厚度。
附图说明
图1为悉知封装堆迭结构的剖面示意图；
图2A至图2B为本发明的第一无核心层式封装基板的制法的剖视示意图；
图2B’为图2B的另一实施例示意图；
图3A至图3C为本发明的第二无核心层式封装基板的制法的剖视示意图；
图4A至图4C为本发明的封装堆迭结构的制法的剖视示意图；
图4A’至图4B’为图4A至图4B的另一实施例示意图；
图4C’为图4C的另一实施例示意图；
图5A至图5C为本发明的第二无核心层式封装基板的制法的另一实施例的剖视示意图；以及
图6A至图6C为本发明的第二无核心层式封装基板的制法的又一实施例的剖视示意图。
符号说明
1,4,4’ 封装堆迭结构 10 第一半导体元件
11 第一封装基板 110,120 核心层
111,121 线路层 12 第二封装基板
13,42 焊球 14 第二半导体元件
15 封装胶体 16 底胶
2,2’ 第一无核心层式封装基板
20,30 承载板 21,21’ 第一绝缘层
210 第一开孔 22,22’ 第一介电层
23 第一线路层 24 第一导电柱
25 第一导电元件
3,3’,3” 第二无核心层式封装基板
3a,5a,6a 线路增层结构 31 第二绝缘层
310 第二开孔 32,52,62 第二介电层
32’,52’ 防焊层 33,53,63 第二线路层
34,54,64 第二导电柱 35 第二导电元件
40,44 电子元件 40a 作用面
40b 非作用面 400 电极垫
41 封装层 41’ 底胶
43 焊锡材料 50,60 承载件
500 离形层 501,601 金属层
H,T 厚度 45 封装材。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2B为本发明的第一无核心层式封装基板2的制法的剖视示意图。
如图2A所示，于一承载板20上形成第一绝缘层21。
于本实施例中，该承载板20为金属板、半导体晶圆或玻璃板。
此外，形成该第一绝缘层21的材质选自如绿漆的防焊层、聚酰亚胺(polyimide，简称PI)、聚酰胺酰亚胺(polyamide-imide，简称PAI)或聚苯咪唑(polybenzimidazole，简称PBI)。
如图2B所示，于该第一绝缘层21上形成第一介电层22，该第一介电层22中嵌埋有第一线路层23与形成于该第一线路层23上的多个第一导电柱24，且该第一导电柱24外露于该第一介电层22。接着，形成多个第一导电元件25于该第一介电层22(即该第一导电柱24)上并藉由该第一导电柱24电性连接该第一线路层23。
于本实施例中，对于该第一介电层22、第一线路层23与第一导电柱24的设置顺序并未有特殊限制。例如，先于该第一绝缘层21上形成第一线路层23，并于部分该第一线路层23上形成第一导电柱24，再形成介电材料于该第一绝缘层21上，使该些第一线路层23与第一导电柱24嵌埋于该第一介电层22中。
此外，对于形成该第一介电层22的材质并未有特殊限制，例如预浸材(prepreg)、封装胶体(molding compound)或感光型介电层。另外，形成该第一介电层22的材质也可使用与该第一绝缘层21相同的材质。
又，该第一导电元件25为铜柱、焊球(solder ball)或具有核心铜球(Cu coreball)的焊球等，其形状并未有特殊限制，可为圆柱体、椭圆柱体或多边形柱体皆可。
另外，如图2B’所示的第一无核心层式封装基板2’，可省略制作该第一导电柱24，使该第一导电元件25设于该第一线路层23上并直接电性连接该第一线路层23，且该第一介电层22’可为如绿漆的防焊层。具体地，于一承载板20上可选择性地形成一如介电材的第一绝缘层21’，例如，当该承载板20的材质为铜材，于后续移除该承载板20时，该第一绝缘层21’可防止过蚀(over etch)以避免损坏该第一线路层23；若该承载板20与该第一线路层23互为不同材质，可省略形成该第一绝缘层21’。
图3A至图3C为本发明的第二无核心层式封装基板3的制法的剖视示意图。
如图3A至图3C所示，提供一具有第二绝缘层31的承载板30，再于该第二绝缘层31上形成一线路增层结构3a。接着，形成多个第二导电元件35于该线路增层结构3a上并电性连接该线路增层结构3a。
于本实施例中，该承载板30为金属板、半导体晶圆或玻璃板。
此外，形成该第二绝缘层31的材质选自如绿漆的防焊层、聚酰亚胺(polyimide，简称PI)、聚酰胺酰亚胺(polyamide-imide，简称PAI)或聚苯咪唑(polybenzimidazole，简称PBI)。
又，该线路增层结构3a包含多个第二介电层32、设于该第二介电层32上的第二线路层33、及嵌埋于该第二介电层32中以电性连接该第二线路层33的多个第二导电柱34。具体地，形成该第二介电层32的材质如预浸材(prepreg)、封装胶体(molding compound)或感光型介电层，但不限于此，且该第二介电层32、第二线路层33与第二导电柱34的设置顺序并未有特殊限制。例如，先于该第二线路层33上形成第二导电柱34，再形成第二介电层32于该第二绝缘层31上以包覆该些第二线路层33与第二导电柱34，且于最外侧的第二介电层32与第二线路层33上还形成一如绿漆的防焊层32’，使最外侧的第二线路层33的部分表面外露于该防焊层32’。
另外，该第二导电元件35为铜柱、焊球(solder ball)或具有核心铜球(Cu coreball)的焊球等，并无特别限制，且其设于该第二线路层33上并直接电性连接该第二线路层33。
图4A至图4C为本发明的封装堆迭结构4的制法的剖视示意图。
如图4A所示，提供图3C所示的结构，于该第二无核心层式封装基板3的部分第二导电元件35上设置一电子元件40。
于本实施例中，该电子元件40为主动元件、被动元件或其二者组合，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于本实施例中，该电子元件40为半导体芯片，其具有相对的作用面40a与非作用面40b，该作用面40a具有多个电极垫400，且该电极垫400以覆晶方式藉由该些第二导电元件35电性连接该第二线路层33。于另一实施例中，先于该电极垫400上形成该第二导电元件35，再将该电子元件40以该第二导电元件35结合至该第二线路层33上。
如图4B所示，提供图2B所示的结构，将第一无核心层式封装基板2的第一导电元件25结合该第二无核心层式封装基板3的部分第二导电元件35，使该第一无核心层式封装基板2堆迭于该第二无核心层式封装基板3上。接着，形成一封装层41于该第一无核心层式封装基板2与该第二无核心层式封装基板3之间，以令该封装层41包覆该电子元件40、该些第一导电元件25与该些第二导电元件35。
于本实施例中，该封装层41为绝缘材，如环氧树脂的封装胶体。
此外，于结合该第一无核心层式封装基板2与该第二无核心层式封装基板3之前，可先形成底胶(图略)于该电子元件40与该第二无核心层式封装基板3之间。
应可理解地，也可以图2B’所示的结构取代图2B所示的结构，以进行堆迭。
又，于其它实施例中，如图4A’及图4B’所示，该些第一导电元件25可先设于该第二无核心层式封装基板3的一侧，且部分该第二导电元件35设于该第一无核心层式封装基板2上，再将该第一无核心层式封装基板2结合至该第二无核心层式封装基板3上。
如图4C所示，移除该些承载板20,30，再分别形成多个第一开孔210与多个第二开孔310于该第一绝缘层21与该第二绝缘层31上，以令该些第一线路层23外露于该些第一开孔210，且令该些第二线路层33外露于该些第二开孔310，以构成封装堆迭结构4。
于本实施例中，该封装堆迭结构4的厚度T约为440微米。
此外，若以图2B’所示的结构进行堆迭，当有该第一绝缘层21’时，可形成多个第一开孔210于该第一绝缘层21’上；当无该第一绝缘层21’时，该些第一线路层23外露于该第一介电层22’。
于另一实施例中，如图4C’所示，该第二开孔310中的第二线路层33上可结合焊球42以接置于一如电路板的电子装置(图略)上，且该第一开孔210中的第一线路层23上可结合焊锡材料43以接合另一如芯片的电子元件44，再形成一封装材45以包覆该电子元件44，使该封装堆迭结构4’成为封装件堆迭式(Package on Package，简称POP)。
应可理解地，该第一开孔210中的第一线路层23上也可结合一封装件或如电路板的电子装置。
应可理解地，如图4C’所示，该第二无核心层式封装基板3与该电子元件40之间可形成底胶41’，以包覆部分第二导电元件35，且令该封装层41包覆该底胶41’。
本发明的制法藉由堆迭第一无核心层式(coreless)封装基板2,2’与第二无核心层式封装基板3，以减少上、下封装基板的厚度，故相较于悉知技术，不仅能省略核心层的材料及制程以降低制作成本，且能大幅降低该封装堆迭结构4,4’的整体厚度以符合电子产品轻薄短小的趋势。
图5A至图5C为本发明的第二无核心层式封装基板3’的制法的另一实施例的剖视示意图。本实施例与图3A至图3C的实施例的差异在于线路增层结构5a的制程。
如图5A所示，提供一承载件50，其上形成有离形层500与金属层501。接着，形成一第二线路层53于该金属层501上。
如图5B所示，于该金属层501上形成多个第二介电层52、设于该第二介电层52上的第二线路层53与位于该第二介电层52中以电性连接该第二线路层53的多个第二导电柱54(即导电盲孔)。
于本实施例中，先形成第二介电层52，再形成第二线路层53于该第二介电层52上，并形成第二导电柱54于该第二介电层52中。
如图5C所示，藉由离形层500移除该承载件50，再蚀刻移除该金属层501。接着，分别形成防焊层32’,52’于相对两侧的第二介电层52上，并使该第二线路层53外露于该防焊层32’,52’，以完成该线路增层结构5a。之后，形成多个第二导电元件35于至少其中一侧的第二线路层53上并电性连接该第二线路层53。
因此，该第二无核心层式封装基板3’可取代图4C所示的第二无核心层式封装基板3。例如，该些第二导电元件35结合该电子元件40与该第一导电元件25。
图6A至图6C为本发明的第二无核心层式封装基板3”的制法的另一实施例的剖视示意图。本实施例与图3A至图3C的实施例的差异在于线路增层结构6a的制程。
如图6A所示，提供一承载件60，其上、下两侧具有金属层601，再依据图3A至图3B的制程于该金属层601上制作第二介电层62、第二线路层63与第二导电柱64。接着，于最外侧的第二介电层62与第二线路层63上形成(如压合)承载板30与第二绝缘层31。
如图6B所示，移除该承载件60与该金属层601，以露出该第二介电层62与该第二线路层63。
如图6C所示，形成一防焊层32’于最外侧的第二介电层62与第二线路层63上，且部分该第二线路层63外露于该防焊层32’。接着，形成多个第二导电元件35于该外露的第二线路层63上。
因此，图6C所示的结构于进行如图4A所示的制程时，将于该第二无核心层式封装基板3”的部分第二导电元件35上设置该电子元件40。
综上所述，本发明的封装堆迭结构4,4’的制法主要藉由堆迭第一无核心层式封装基板2,2’与第二无核心层式封装基板3,3’,3”，以省略核心层的材料及制程及减少该封装堆迭结构4,4’的厚度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (20)
1.一种封装堆迭结构的制法，其特征为，该制法包括：
提供一第一无核心层式封装基板及一第二无核心层式封装基板，其中，该第二无核心层式封装基板的一侧设有至少一电子元件；
将该第一无核心层式封装基板以多个第一导电元件结合至该第二无核心层式封装基板设有该电子元件的一侧上；以及
形成封装层于该第一无核心层式封装基板与该第二无核心层式封装基板之间，以令该封装层包覆该些第一导电元件与该电子元件。
2.如权利要求1所述的封装堆迭结构的制法，其特征为，该第一无核心层式封装基板还包含第一介电层、及嵌埋于该第一介电层中并电性连接该些第一导电元件的第一线路层。
3.如权利要求2所述的封装堆迭结构的制法，其特征为，该第一无核心层式封装基板还包含嵌埋于该第一介电层中并形成于该第一线路层上的多个第一导电柱，以令该些第一导电元件藉由该第一导电柱电性连接该第一线路层。
4.如权利要求1所述的封装堆迭结构的制法，其特征为，该第一无核心层式封装基板相对于结合该第二无核心层式封装基板的另一侧结合有一承载板。
5.如权利要求4所述的封装堆迭结构的制法，其特征为，该制法还包括于形成该封装层后，移除该承载板。
6.如权利要求4所述的封装堆迭结构的制法，其特征为，该第一无核心层式封装基板以第一绝缘层结合该承载板。
7.如权利要求6所述的封装堆迭结构的制法，其特征为，该制法还包括于形成该封装层后，移除该承载板。
8.如权利要求7所述的封装堆迭结构的制法，其特征为，该制法还包括于移除该承载板后，于该第一绝缘层中形成多个第一开孔。
9.如权利要求1所述的封装堆迭结构的制法，其特征为，该第二无核心层式封装基板与该电子元件之间形成有底胶。
10.如权利要求1所述的封装堆迭结构的制法，其特征为，该第二无核心层式封装基板包含一线路增层结构，且令该第一导电元件与该电子元件电性连接该线路增层结构。
11.如权利要求10所述的封装堆迭结构的制法，其特征为，该第二无核心层式封装基板还包含形成于该线路增层结构上并电性连接该线路增层结构的多个第二导电元件，以令该些第二导电元件结合该第一导电元件与该电子元件。
12.如权利要求11所述的封装堆迭结构的制法，其特征为，该封装层还包覆该些第二导电元件。
13.如权利要求10所述的封装堆迭结构的制法，其特征为，该第二无核心层式封装基板还包含一形成于该线路增层结构上的第二绝缘层。
14.如权利要求13所述的封装堆迭结构的制法，其特征为，该制法还包括于结合该第一与第二无核心层式封装基板之前，该第二无核心层式封装基板以该第二绝缘层结合另一承载板。
15.如权利要求14所述的封装堆迭结构的制法，其特征为，该制法还包括于形成该封装层后，移除该另一承载板。
16.如权利要求15所述的封装堆迭结构的制法，其特征为，该制法还包括于移除该另一承载板之后，于该第二绝缘层中形成多个第二开孔。
17.如权利要求1所述的封装堆迭结构的制法，其特征为，该制法还包括于形成该封装层后，设置另一电子元件于该第一无核心层式封装基板上。
18.如权利要求17所述的封装堆迭结构的制法，其特征为，该制法还包括形成封装材于该第一无核心层式封装基板上，以令该封装材包覆该另一电子元件。
19.如权利要求1所述的封装堆迭结构的制法，其特征为，该些第一导电元件先设于该第一无核心层式封装基板的一侧，再将该第一无核心层式封装基板结合至该第二无核心层式封装基板上。
20.如权利要求1所述的封装堆迭结构的制法，其特征为，该些第一导电元件先设于该第二无核心层式封装基板的一侧，再将该第一无核心层式封装基板结合至该第二无核心层式封装基板上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105122020 | 2016-07-13 | ||
| TW105122020A TWI591739B (zh) | 2016-07-13 | 2016-07-13 | 封裝堆疊結構之製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107622953A true CN107622953A (zh) | 2018-01-23 |
| CN107622953B CN107622953B (zh) | 2019-12-10 |
Family
ID=60048479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610603368.6A Active CN107622953B (zh) | 2016-07-13 | 2016-07-28 | 封装堆迭结构的制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107622953B (zh) |
| TW (1) | TWI591739B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797293A (zh) * | 2018-08-01 | 2020-02-14 | 矽品精密工业股份有限公司 | 封装堆叠结构及其制法暨封装结构 |
| CN112992837A (zh) * | 2019-12-13 | 2021-06-18 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN118039493A (zh) * | 2024-04-12 | 2024-05-14 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
| CN118676109A (zh) * | 2024-08-21 | 2024-09-20 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI701554B (zh) * | 2018-12-13 | 2020-08-11 | 英屬維京群島商鯨鏈先進股份有限公司 | 適用於雜湊演算法的電路系統 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130256875A1 (en) * | 2012-04-02 | 2013-10-03 | Siliconware Precision Industries Co., Ltd. | Semiconductor package, package structure and fabrication method thereof |
| CN105097759A (zh) * | 2014-05-09 | 2015-11-25 | 矽品精密工业股份有限公司 | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 |
| CN105304584A (zh) * | 2014-07-31 | 2016-02-03 | 恒劲科技股份有限公司 | 中介基板及其制造方法 |
| CN105742256A (zh) * | 2014-11-17 | 2016-07-06 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
-
2016
- 2016-07-13 TW TW105122020A patent/TWI591739B/zh active
- 2016-07-28 CN CN201610603368.6A patent/CN107622953B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130256875A1 (en) * | 2012-04-02 | 2013-10-03 | Siliconware Precision Industries Co., Ltd. | Semiconductor package, package structure and fabrication method thereof |
| CN105097759A (zh) * | 2014-05-09 | 2015-11-25 | 矽品精密工业股份有限公司 | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 |
| CN105304584A (zh) * | 2014-07-31 | 2016-02-03 | 恒劲科技股份有限公司 | 中介基板及其制造方法 |
| CN105742256A (zh) * | 2014-11-17 | 2016-07-06 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797293A (zh) * | 2018-08-01 | 2020-02-14 | 矽品精密工业股份有限公司 | 封装堆叠结构及其制法暨封装结构 |
| CN112992837A (zh) * | 2019-12-13 | 2021-06-18 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN118039493A (zh) * | 2024-04-12 | 2024-05-14 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
| CN118676109A (zh) * | 2024-08-21 | 2024-09-20 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201802971A (zh) | 2018-01-16 |
| TWI591739B (zh) | 2017-07-11 |
| CN107622953B (zh) | 2019-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI555166B (zh) | 層疊式封裝件及其製法 | |
| US8502370B2 (en) | Stack package structure and fabrication method thereof | |
| US10916526B2 (en) | Method for fabricating electronic package with conductive pillars | |
| TWI555098B (zh) | 電子封裝件及其製法 | |
| CN107424973B (zh) | 封装基板及其制法 | |
| US9711444B2 (en) | Packaging module and substrate structure thereof | |
| CN107622953B (zh) | 封装堆迭结构的制法 | |
| US20150325516A1 (en) | Coreless packaging substrate, pop structure, and methods for fabricating the same | |
| TWI542263B (zh) | 中介基板及其製法 | |
| US8952268B2 (en) | Interposed substrate and manufacturing method thereof | |
| TWI582861B (zh) | 嵌埋元件之封裝結構及其製法 | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| TWI611523B (zh) | 半導體封裝件之製法 | |
| TWI570816B (zh) | 封裝結構及其製法 | |
| TWI545997B (zh) | 中介基板及其製法 | |
| TWI550744B (zh) | 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法 | |
| TWI566348B (zh) | 封裝結構及其製法 | |
| TWI548050B (zh) | 封裝結構及其製法與封裝基板 | |
| US10141266B2 (en) | Method of fabricating semiconductor package structure | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| TWI723414B (zh) | 電子封裝件及其製法 | |
| TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
| TWI591788B (zh) | 電子封裝件之製法 | |
| TWI815639B (zh) | 電子封裝件及其製法 | |
| TW201822331A (zh) | 電子封裝件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |