CN107591359A - 阵列基板及其制作方法、提高膜层间的粘附性的方法 - Google Patents
阵列基板及其制作方法、提高膜层间的粘附性的方法 Download PDFInfo
- Publication number
- CN107591359A CN107591359A CN201710695063.7A CN201710695063A CN107591359A CN 107591359 A CN107591359 A CN 107591359A CN 201710695063 A CN201710695063 A CN 201710695063A CN 107591359 A CN107591359 A CN 107591359A
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- drain electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板的制作方法,其包括步骤:提供一基板:在基板上形成栅极;在基板和栅极上形成栅极绝缘层;在栅极绝缘层上形成半导体材料层;对半导体材料层的表面进行粗糙化处理;在半导体材料层上形成源漏极金属层;对源漏极金属层和半导体材料层进行曝光、显影以及刻蚀处理,以在栅极绝缘层上形成有源层且在有源层和栅极绝缘层上形成彼此间隔的源极和漏极;在有源层、栅极绝缘层、源极和漏极上形成钝化层;在钝化层中形成暴露漏极的过孔;在钝化层上形成通过过孔与漏极接触的像素电极。本发明通过对有源层的表面进行粗造化处理,可以提高源极、漏极与有源层的黏附力,从而不会出现断线现象,进而提高阵列基板的良率。
Description
技术领域
本发明属于薄膜制作技术领域,具体地讲,涉及一种阵列基板及其制作方法、提高膜层间的粘附性的方法。
背景技术
目前液晶面板中阵列基板的制作可以采用4Mask工艺,在制作有源层和源漏极时,是先形成栅极绝缘层、半导体材料层和源漏极金属层,而后通过一次Mask工艺同时形成有源层和源漏极。
但是在半导体材料层和源漏极金属层的制作过程中,由于半导体材料层与源漏极金属层的黏附性欠佳,所以会造成源漏极金属层的剥落,从而造成断线问题,进而影响阵列基板的良率。
发明内容
为了解决上述现有技术存在的问题,本发明的目的在于提供一种能够提高半导体材料层与源漏极金属层的黏附性的阵列基板及其制作方法、提高膜层间的粘附性的方法。
根据本发明的一方面,提供了一种阵列基板的制作方法,其包括步骤:提供一基板:在所述基板上形成栅极;在所述基板和所述栅极上形成栅极绝缘层;在所述栅极绝缘层上形成半导体材料层;对所述半导体材料层的表面进行粗糙化处理;在所述半导体材料层上形成源漏极金属层;对所述源漏极金属层和所述半导体材料层进行曝光、显影以及刻蚀处理,以在所述栅极绝缘层上形成有源层且在所述有源层上形成彼此间隔的源极和漏极;在所述有源层、所述栅极绝缘层、所述源极和所述漏极上形成钝化层;在所述钝化层中形成暴露所述漏极的过孔;在所述钝化层上形成通过所述过孔与所述漏极接触的像素电极。
进一步地,所述“对所述半导体材料层的表面进行粗糙化处理”的方法包括:利用含有氢氟酸的刻蚀液对所述半导体材料层的表面进行粗糙化处理。
进一步地,所述半导体材料层由非晶硅制成。
进一步地,所述“在所述基板上形成栅极”的方法包括:在所述基板上形成栅极金属层;对所述栅极金属层进行曝光、显影及刻蚀处理,以形成所述栅极。
进一步地,所述“在所述钝化层中形成暴露所述漏极的过孔”的方法包括:对所述钝化层进行曝光、显影及刻蚀处理,以形成所述过孔。
进一步地,所述“在所述钝化层上形成通过所述过孔与所述漏极接触的像素电极”的方法包括:在所述钝化层上形成像素电极膜层;对所述像素电极膜层进行行曝光、显影及刻蚀处理,以形成所述像素电极。
根据本发明的另一方面,还提供了一种由上述的阵列基板的制作方法制作的阵列基板。
根据本发明的又一方面,又提供了一种提高膜层间的粘附性的方法,其包括:提供一基板;在所述基板上制作形成半导体膜;对所述半导体膜的表面进行粗糙化处理;在粗糙化处理的所述半导体膜的表面上形成金属膜。
进一步地,所述“对所述半导体膜的表面进行粗糙化处理”的方法包括:利用含有氢氟酸的刻蚀液对所述半导体膜的表面进行粗糙化处理。
进一步地,所述半导体膜由非晶硅制成。
本发明的有益效果:本发明通过对有源层的表面进行粗造化处理,可以提高源极、漏极与有源层的黏附力,从而不会出现断线现象,进而提高阵列基板的良率。
附图说明
通过结合附图进行的以下描述,本发明的实施例的上述和其它方面、特点和优点将变得更加清楚,附图中:
图1是根据本发明的实施例的提高膜层间的粘附性的方法的制程图;
图2是根据本发明的实施例的阵列基板的制作方法的制程图。
具体实施方式
以下,将参照附图来详细描述本发明的实施例。然而,可以以许多不同的形式来实施本发明,并且本发明不应该被解释为限制于这里阐述的具体实施例。相反,提供这些实施例是为了解释本发明的原理及其实际应用,从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
在附图中,为了清楚起见,夸大了层和区域的厚度。相同的标号在整个说明书和附图中表示相同的元器件。
图1是根据本发明的实施例的提高膜层间的粘附性的方法的制程图。
根据本发明的实施例的提高膜层间的粘附性的方法包括:
步骤一:参照图1中的(a)图,提供一基板110。在本实施例中,该基板110可例如是玻璃基板,但本发明并不限制于此。
步骤二:参照图1中的(b)图,在基板110上制作形成半导体膜120。进一步地,半导体膜120可由非晶硅(α-Si)制成,但本发明并不限制于此。
步骤三:参照图1中的(c)图,对半导体膜120的表面进行粗糙化处理。
具体地,可以利用含有氢氟酸的刻蚀液对半导体膜120的表面进行粗糙化处理,但本发明并不限制于此。
步骤四:参照图1中的(d)图,在粗糙化处理后的半导体膜120的表面上形成金属膜130。
具体地,在充氩气的真空条件下,使氩气进行辉光放电,这时氩原子电离成氩离子(Ar+),氩离子在电场的作用下,加速轰击以镀制的金属材料制作的阴极靶材,靶材的金属材料会被溅射出来而沉积到粗糙化处理后的半导体膜120的表面上,从而形成金属膜130。
在沉积金属膜130之前,将半导体膜120的表面进行粗糙化处理,可以提高半导体膜120与金属膜130的黏附性,这样金属膜130就不易剥落。
以上的提高膜层间的粘附性的方法可以利用于阵列基板的制作中。以下将对阵列基板的制作方法进行详细描述。应当说明的是,这里是以非晶硅薄膜晶体管为例进行说明,但本发明并不限制于此。
图2是根据本发明的实施例的阵列基板的制作方法的制程图。
根据本发明的实施例的阵列基板的制作方法包括:
步骤一:参照图2中的(a)图,提供一基板210。在本实施例中,该基板210可例如是玻璃基板,但本发明并不限制于此。
步骤二:参照图2中的(b)图,在基板210上形成栅极220以及与栅极220连接的栅极线(未示出)。
实现步骤二的方法包括:首先,在基板210上形成栅极金属层(未示出);其次,对所述栅极金属层进行曝光、显影及刻蚀处理,以形成栅极220。
步骤三:参照图2中的(c)图,在基板210、栅极220和所述栅极线上形成栅极绝缘层230。栅极绝缘层230可例如是氮化硅层和/或氧化硅层,但本发明并不限制于此。
步骤四:参照图2中的(d)图,在栅极绝缘层230上形成半导体材料层240a。在本实施例中,半导体材料层240a可例如由非晶硅(α-Si)制成,但本发明并不限制于此。
步骤五:参照图2中的(e)图,对半导体材料层240a的表面进行粗糙化处理。
实现步骤五的具体方法为:可以利用含有氢氟酸的刻蚀液对半导体材料层240a的表面进行粗糙化处理,但本发明并不限制于此。
步骤六:参照图2中的(f)图,在半导体材料层240a上形成源漏极金属层250a。
具体地,在充氩气的真空条件下,使氩气进行辉光放电,这时氩原子电离成氩离子(Ar+),氩离子在电场的作用下,加速轰击以镀制的金属材料制作的阴极靶材,靶材的金属材料会被溅射出来而沉积到粗糙化处理后的半导体材料层240a的表面上,从而形成源漏极金属层250a。
步骤七:参照图2中的(g)图,对源漏极金属层250a和半导体材料层240a进行曝光、显影以及刻蚀处理,以在栅极绝缘层230上形成有源层240且在有源层240上形成彼此间隔的源极251和漏极252以及与源极251连接的源极线(未示出)。
步骤八:参照图2中的(h)图,在有源层240、栅极绝缘层230、源极251、漏极252和所述源极线上形成钝化层260。
步骤九:参照图2中的(i)图,在钝化层260中形成暴露漏极252的过孔261。
具体地,实现步骤九的方法包括:对钝化层260进行曝光、显影及刻蚀处理,以形成所述过孔261。
步骤十:参照图2中的(j)图,在钝化层260上形成通过过孔261与漏极252接触的像素电极270。
具体地,实现步骤十的方法包括:首先,在钝化层260上形成像素电极膜层(未示出);其次,对所述像素电极膜层进行行曝光、显影及刻蚀处理,以形成像素电极270。
在根据本发明的实施例的阵列基板中,通过对有源层的表面进行粗造化处理,可以提高源极、漏极与有源层的黏附力,从而不会出现断线现象,进而提高阵列基板的良率。
虽然已经参照特定实施例示出并描述了本发明,但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下,可在此进行形式和细节上的各种变化。
Claims (10)
1.一种阵列基板的制作方法,其特征在于,包括步骤:
提供一基板:
在所述基板上形成栅极;
在所述基板和所述栅极上形成栅极绝缘层;
在所述栅极绝缘层上形成半导体材料层;
对所述半导体材料层的表面进行粗糙化处理;
在所述半导体材料层上形成源漏极金属层;
对所述源漏极金属层和所述半导体材料层进行曝光、显影以及刻蚀处理,以在所述栅极绝缘层上形成有源层且在所述有源层上形成彼此间隔的源极和漏极;
在所述有源层、所述栅极绝缘层、所述源极和所述漏极上形成钝化层;
在所述钝化层中形成暴露所述漏极的过孔;
在所述钝化层上形成通过所述过孔与所述漏极接触的像素电极。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述“对所述半导体材料层的表面进行粗糙化处理”的方法包括:利用含有氢氟酸的刻蚀液对所述半导体材料层的表面进行粗糙化处理。
3.根据权利要求2所述的阵列基板的制作方法,其特征在于,所述半导体材料层由非晶硅制成。
4.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述“在所述基板上形成栅极”的方法包括:
在所述基板上形成栅极金属层;
对所述栅极金属层进行曝光、显影及刻蚀处理,以形成所述栅极。
5.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述“在所述钝化层中形成暴露所述漏极的过孔”的方法包括:对所述钝化层进行曝光、显影及刻蚀处理,以形成所述过孔。
6.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述“在所述钝化层上形成通过所述过孔与所述漏极接触的像素电极”的方法包括:
在所述钝化层上形成像素电极膜层;
对所述像素电极膜层进行行曝光、显影及刻蚀处理,以形成所述像素电极。
7.一种由权利要求1至6任一项所述的阵列基板的制作方法制作的阵列基板。
8.一种提高膜层间的粘附性的方法,其特征在于,包括:
提供一基板;
在所述基板上制作形成半导体膜;
对所述半导体膜的表面进行粗糙化处理;
在粗糙化处理的所述半导体膜的表面上形成金属膜。
9.根据权利要求8所述的提高膜层间的粘附性的方法,其特征在于,所述“对所述半导体膜的表面进行粗糙化处理”的方法包括:利用含有氢氟酸的刻蚀液对所述半导体膜的表面进行粗糙化处理。
10.根据权利要求9所述的提高膜层间的粘附性的方法,其特征在于,所述半导体膜由非晶硅制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710695063.7A CN107591359A (zh) | 2017-08-15 | 2017-08-15 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710695063.7A CN107591359A (zh) | 2017-08-15 | 2017-08-15 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107591359A true CN107591359A (zh) | 2018-01-16 |
Family
ID=61042330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710695063.7A Pending CN107591359A (zh) | 2017-08-15 | 2017-08-15 | 阵列基板及其制作方法、提高膜层间的粘附性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107591359A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110335849A (zh) * | 2019-06-25 | 2019-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5740943A (en) * | 1980-08-22 | 1982-03-06 | Mitsubishi Electric Corp | Semiconductror device |
JPH09107101A (ja) * | 1995-10-09 | 1997-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
US20010015440A1 (en) * | 2000-02-18 | 2001-08-23 | Toshihide Tsubata | Thin film transistor |
CN1510762A (zh) * | 2002-12-24 | 2004-07-07 | ������������ʽ���� | 半导体装置及其制造方法 |
CN1684273A (zh) * | 2004-04-14 | 2005-10-19 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
CN101093328A (zh) * | 2006-06-19 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
CN103594456A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种粗化表面的透明电容 |
JP2014181373A (ja) * | 2013-03-19 | 2014-09-29 | Jx Nippon Mining & Metals Corp | Ni及びNi合金膜が形成されたシリコンウエハ、Siウエハ上へのNi及びNi合金膜の形成方法、Ni及びNi合金膜を形成する際のSiウエハの表面の表面粗化処理液及び同表面粗化処理方法 |
-
2017
- 2017-08-15 CN CN201710695063.7A patent/CN107591359A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5740943A (en) * | 1980-08-22 | 1982-03-06 | Mitsubishi Electric Corp | Semiconductror device |
JPH09107101A (ja) * | 1995-10-09 | 1997-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
US20010015440A1 (en) * | 2000-02-18 | 2001-08-23 | Toshihide Tsubata | Thin film transistor |
CN1510762A (zh) * | 2002-12-24 | 2004-07-07 | ������������ʽ���� | 半导体装置及其制造方法 |
CN1684273A (zh) * | 2004-04-14 | 2005-10-19 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
CN101093328A (zh) * | 2006-06-19 | 2007-12-26 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
JP2014181373A (ja) * | 2013-03-19 | 2014-09-29 | Jx Nippon Mining & Metals Corp | Ni及びNi合金膜が形成されたシリコンウエハ、Siウエハ上へのNi及びNi合金膜の形成方法、Ni及びNi合金膜を形成する際のSiウエハの表面の表面粗化処理液及び同表面粗化処理方法 |
CN103594456A (zh) * | 2013-11-08 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种粗化表面的透明电容 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110335849A (zh) * | 2019-06-25 | 2019-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
CN110335849B (zh) * | 2019-06-25 | 2021-11-02 | 深圳市华星光电半导体显示技术有限公司 | 显示装置、阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108666325B (zh) | 一种tft基板的制备方法、tft基板及显示装置 | |
CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
US9583519B2 (en) | Manufacturing method of a thin film transistor and pixel unit thereof | |
WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
CN110190031B (zh) | 一种薄膜晶体管基板的制备方法 | |
CN105097943A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN108493236A (zh) | 薄膜晶体管及其制造方法、柔性显示屏及显示装置 | |
CN102903674B (zh) | 显示面板及其制作方法 | |
CN104505405A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN104658974A (zh) | 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 | |
US9368602B2 (en) | Method for fabricating IGZO layer and TFT | |
CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
CN109087936A (zh) | 一种柔性显示基板的制备方法 | |
CN107591359A (zh) | 阵列基板及其制作方法、提高膜层间的粘附性的方法 | |
CN107104044A (zh) | 一种电极制作方法及阵列基板的制作方法 | |
CN109786258A (zh) | 薄膜晶体管的制备方法及显示装置 | |
CN104733475A (zh) | 一种阵列基板及其制造方法 | |
CN104766877A (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
CN107579006A (zh) | 一种薄膜晶体管、阵列基板及其制备方法 | |
CN111554634A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
TW554539B (en) | Thin film transistor source/drain structure and manufacturing method thereof | |
CN113224172B (zh) | 薄膜晶体管及其制备方法 | |
CN108461391A (zh) | 一种igzo有源层、氧化物薄膜晶体管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180116 |
|
WD01 | Invention patent application deemed withdrawn after publication |