[go: up one dir, main page]

CN107464749B - 蚀刻方法和蚀刻系统 - Google Patents

蚀刻方法和蚀刻系统 Download PDF

Info

Publication number
CN107464749B
CN107464749B CN201710637521.1A CN201710637521A CN107464749B CN 107464749 B CN107464749 B CN 107464749B CN 201710637521 A CN201710637521 A CN 201710637521A CN 107464749 B CN107464749 B CN 107464749B
Authority
CN
China
Prior art keywords
gas
etching
reaction chamber
catalytic
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710637521.1A
Other languages
English (en)
Other versions
CN107464749A (zh
Inventor
吴鑫
郑波
马振国
王晓娟
王春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201710637521.1A priority Critical patent/CN107464749B/zh
Publication of CN107464749A publication Critical patent/CN107464749A/zh
Priority to TW107124637A priority patent/TWI703634B/zh
Priority to PCT/CN2018/095998 priority patent/WO2019019939A1/zh
Application granted granted Critical
Publication of CN107464749B publication Critical patent/CN107464749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种用于蚀刻半导体衬底上的氧化物的方法，包括：用第一催化气体和HF对所述氧化物进行第一气相蚀刻；用第二催化气体和HF对所述氧化物进行第二气相蚀刻。其中，所述第一催化气体是醇类气体，第二催化气体是氨气。进一步地，所述醇类气体包括甲醇、乙醇或异丙醇等。其中，所述第一气相蚀刻和所述第二气相蚀刻在同一个反应腔室内连续进行。

Description

蚀刻方法和蚀刻系统
技术领域
本发明涉及一种半导体制造中的蚀刻方法和蚀刻系统，具体地用于蚀刻半导体衬底上的氧化物。
背景技术
近年来，半导体集成电路产业获得迅猛发展。主流半导体技术开始普遍采用FinFET结构，这种结构可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。具体的FinFET结构可以参见图1。在FinFET结构的鳍101周围具有一层氧化物102。
为了形成该氧化物层，在FinFET的制备工艺中，需要有一道制备工序鳍氧化物去除工序，即将鳍之间填充的氧化物蚀刻掉一部分以使鳍结构露出一定高度，同时要保证Fin的相关特征不会被破坏。
在该氧化物蚀刻过程中，鳍内外的蚀刻量可能不太一致，可能存在偏差，即，鳍内外的剩余氧化物的高度可能存在高度差。
同样地，在氧化物蚀刻过程中，鳍侧壁可能存在残留的氧化物，即，鳍内外的剩余氧化物的上表面可能不是平坦的。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种减小或消除鳍内外的剩余氧化物的高度差并提高剩余氧化物的上表面的平坦度的蚀刻半导体衬底上的氧化物的方法和系统。
本发明提供了一种用于蚀刻半导体衬底上的氧化物的方法，包括：用第一催化气体和HF对所述氧化物进行第一气相蚀刻；用第二催化气体和HF对所述氧化物进行第二气相蚀刻。其中，所述第一催化气体是醇类气体，第二催化气体是氨气。进一步地，所述醇类气体包括甲醇、乙醇或异丙醇等。其中，所述第一气相蚀刻和所述第二气相蚀刻在同一个反应腔室内连续进行。
该方法还包括在进行所述第一气相蚀刻之前，对所述半导体衬底进行去气处理；对所述半导体衬底进行冷却处理。
该方法还包括在进行所述第二气相蚀刻之后，对所述半导体衬底进行退火处理；对所述半导体衬底进行冷却处理。
该方法还包括在进行第一气相蚀刻之后，循环重复进行第二气相蚀刻、退火处理和冷却处理。其中，所述第一气相蚀刻的刻蚀量不高于循环重复进行的第二气相蚀刻的总刻蚀量。具体地，所述第一气相蚀刻的刻蚀量与循环重复进行的第二气相蚀刻的总刻蚀量之比的范围为1∶3至1∶1。
本发明还公开了一种用于蚀刻氧化物的系统，包括：反应腔室，用于对半导体衬底执行蚀刻工艺，所述蚀刻工艺包括采用第一催化气体和HF的第一气相蚀刻和采用第二催化气体和HF的第二气相蚀刻；进气单元，用于向反应腔室内引入第一催化气体和HF的混合气体或者分开向反应腔室内引入第二催化气体和HF气体；控制单元，用于动态控制反应腔室内的压力以及引入反应腔室内的气体的进气顺序。
其中，所述控制单元在引入第一催化气体和HF的混合气体时使反应腔室内保持高压力，在分开向反应腔室内引入第二催化气体和HF气体时使反应腔室内保持低压力。具体地，所述高压力范围为50～150Torr，所述低压力范围为1～5Torr。
其中，所述进气顺序为：首先向反应腔室内引入第一催化气体和HF的混合气体以进行第一气相蚀刻；然后分开向所述反应腔室内引入第二催化气体和HF气体以进行第二气相蚀刻。所述进气单元还可以用于向反应腔室内引入惰性气体。在整个蚀刻过程中，向所述反应腔室内引入惰性气体。
其中，所述第一催化气体是醇类气体，第二催化气体是氨气。进一步地，所述醇类气体包括甲醇、乙醇或异丙醇等。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了根据现有技术的示例FinFET；
图2(a)至2(c)示出了根据现有技术的具有多个鳍的FinFET的横截面图；
图3示出了根据本发明的实施例的用于蚀刻半导体衬底上的氧化物的方法的流程图；
图4示出了根据本发明的实施例的用于蚀刻半导体衬底上的氧化物的方法的详细流程图；
图5示出了根据本发明的实施例的用于蚀刻氧化物的系统的示意图；
图6示出了蚀刻氧化物的过程中气体通入反应腔室的顺序示意图；
图7示出了采用一次甲醇催化蚀刻加上五次氨气催化蚀刻的完整工艺流程。
贯穿附图，相同的附图标记表示相同的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
图1中示出了现有技术的示例FinFET的透视图。如图1所示，该FinFET包括：衬底101；在衬底101上形成的鳍102；与鳍102相交的栅极103，在鳍102的两侧(内部和外部)的氧化物104。
为了形成在鳍102的两侧(内部和外部)的氧化物104，则在FinFET的制备中存在工序鳍氧化物去除(Fin Oxide Recess)工序，该工序的目标是将Fin两侧填充的氧化物(有多种制备方式，通常是采用CVD方式生长)通过蚀刻的方法蚀刻掉一部分，使Fin裸露出一定的深度，同时要保证Fin的相关特征不会被破坏。在形成具有多个鳍的FinFET的蚀刻工艺中，存在鳍的外部和内部的氧化物的蚀刻量不一致，即剩余氧化物高度不一致的问题，具体可参见图2(a)至2(b)，其中，图2(a)示出了鳍内部的剩余氧化物104-1的高度高于鳍外部的剩余氧化物104-2的高度，即存在正高度差，图2(b)示出了鳍内部的剩余氧化物104-1的高度低于鳍外部的剩余氧化物104-2的高度，即存在负高度差。此外，还有可能存在剩余氧化物的表面不平坦，存在弧度的问题，具体参见图2(c)。
为了在蚀刻工艺中避免高度差和不平坦的问题，本发明提供了用于蚀刻半导体衬底上的氧化物的方法，包括：用第一催化气体和HF对所述氧化物进行第一气相蚀刻(301)；用第二催化气体和HF对所述氧化物进行第二气相蚀刻(302)。图3示出了根据本发明的实施例的用于蚀刻半导体衬底上的氧化物的方法的流程图。
所述第一催化气体是醇类气体，第二催化气体是氨气。进一步地，所述醇类气体包括甲醇、乙醇或异丙醇等。下文中，为了方便描述，选择甲醇和氨气分别作为第一催化气体和第二催化气体的示例。
在第一气相蚀刻和第二气相蚀刻过程期间，要被蚀刻的半导体衬底被放置于同一个反应腔室中。第一气相蚀刻和第二气相蚀刻在同一个反应腔室内连续进行。
为了完成整个气相蚀刻过程，还需要在气相蚀刻之前和气相蚀刻之后完成其它操作，例如，在进行所述第一气相蚀刻之前，对所述半导体衬底进行去气处理；对所述半导体衬底进行冷却处理。例如，在进行所述第二气相蚀刻之后，对所述半导体衬底进行退火处理；对所述半导体衬底进行冷却处理。
值得注意的是，第一气相蚀刻的刻蚀量不高于第二气相蚀刻的刻蚀量。具体地，例如，第一气相蚀刻的刻蚀量与第二气相蚀刻的刻蚀量之比的范围为1∶3至1∶1。
为了详细描述用于蚀刻半导体衬底上的氧化物的工艺流程。图4示出了根据本发明的实施例的用于蚀刻半导体衬底上的氧化物的方法的详细流程图。其中，在操作401，将需要进行蚀刻的半导体衬底通过机械手传输至去气腔室进行去气，以便将半导体衬底表面的吸附的水汽等杂物通过加热方式去除掉，通常温度范围为200～350℃，时间1～3min。在操作402，将去气后的半导体衬底传输至冷却腔室进行冷却，以便将半导体衬底表面温度降低到室温。
在操作403，将冷却后的半导体衬底传输至反应腔室，在反应腔室内进行第一气相蚀刻，即，采用甲醇和HF参与反应，将氧化物蚀刻掉一部分。此时采用的工艺参数为：工艺压力50Torr至150Torr，HF流量100sccm至500sccm，甲醇流量500sccm至1000sccm，氮气流量1000sccm至3000sccm，半导体衬底温度50℃至80℃，工艺时间120s至400s。其中，氮气可以采用纯度较高的工艺氮气，也可以用氩气来代替。甲醇可以用其它醇类气体，例如乙醇或异丙醇等。
在操作404，将完成第一气相蚀刻的半导体衬底保持在反应腔室内，更换腔室内的气体和工艺参数进行第二气相蚀刻，即，采用氨气和HF参与反应，继续进行氧化物蚀刻，直至蚀刻量达标。此时采用的工艺参数为：工艺压力1Torr至5Torr，HF流量50sccm至200sccm，氨气流量50sccm至200sccm，氮气流量1000sccm至3000sccm，半导体衬底温度50℃至80℃，工艺时间50s至150s。
在操作405，将完成第二气相蚀刻的半导体衬底传输到退火腔室进行退火以处理络合物，通常采用100℃至200℃的温度进行退火。在操作406，将退火后的半导体衬底传输到冷却腔室进行冷却，以降温至室温。至此，整个蚀刻流程结束。
为了实现上述工艺流程，可以设计适于执行本发明的蚀刻氧化物的方法的系统。图5示出了根据本发明的实施例的用于蚀刻氧化物的系统的示意图。
该系统包括：反应腔室501，用于对半导体衬底执行蚀刻工艺，所述蚀刻工艺包括采用第一催化气体和HF的第一气相蚀刻和采用第二催化气体和HF的第二气相蚀刻；进气单元502，用于向反应腔室内引入第一催化气体和HF的混合气体或者分开向反应腔室内引入第二催化气体和HF气体；控制单元503，用于动态控制反应腔室内的压力以及引入反应腔室内的气体的进气顺序。
如图5所示，该系统具备横截面形状为大致圆形的真空室即反应腔室501。在反应腔室501的内部设有作为晶片W的载置部的圆柱形状的载物台2，用于对晶片W进行支撑。在反应腔室501的底部设有与真空排气部连通的排气口14。反应腔室501的顶部设有与进气单元502的气源A、气源B和气源C连通的气体供给部3。气体供给部3具有彼此隔绝开的两套气体通道。
当进行第一催化气体(例如，甲醇)催化反应工艺时，关闭第二催化气体(例如，NH3)的气源B，打开第一催化气体(例如，甲醇)的气源A和HF气体的气源C，使得第一催化气体(例如，甲醇)和HF气体在进入反应腔室内部之前混合，再通过气体供给部3进入反应腔室内部。当进行第二催化气体(例如，NH3)催化反应工艺时，关闭第一催化气体(例如，甲醇)气源A，打开HF气体的气源C，使得HF气体通过气体供给部3的一套气体通道进入反应腔室内部，并且打开第二催化气体(例如，NH3)的气源B，使得第二催化气体(例如，NH3)及其稀释气体(N2或Ar)通过气体供给部3的另一套气体通道进入反应腔内部。实现了HF气体和第二催化气体(例如，NH3)分别通过气体供给部3的彼此隔绝开的两套气体通道进入反应腔内部，之后在反应腔内部再进行混合，避免了颗粒物(例如，HF和NH3反应生成的固态颗粒物)堵塞气体供给部3的问题。当然，系统还可以包括稀释气体(N2或Ar)的气源D(图中未示出)。
蚀刻装置还具备控制单元503。该控制单元503包括例如计算机，并具备程序、存储器、CPU(中央处理器)。程序中编入有用于实施后述的作用说明中的一系列动作的步骤组，并按照程序进行各阀门的开关、各气体的流量的调整、反应腔室501内的压力的调整等。该程序被收纳于计算机存储介质例如软盘、光盘、硬盘、磁光盘等，而被安装到控制单元503。
其中，进气单元502需要同时适应向反应腔室内引入第一催化气体(例如甲醇)和HF的混合气体者分开向反应腔室内引入第二催化气体(例如氨气)和HF的特点。一般地，HF和甲醇等醇类气体在常温下并不会存在化学反应，因此，在第一催化气体(例如甲醇)和HF气体进入反应腔室之前，可以提前混合。实验证明，该两种气体提前混合越充分，蚀刻均匀性越好。而对于第二催化气体(例如氨气)和HF气体，由于氨气和HF气体容易生成固态颗粒物NH4F，会粘附在管路内壁，时间长了会堵塞阀门或造成颗粒问题超标。因此，为了避免该问题，使第二催化气体(例如氨气)和HF气体分开进入反应腔室，在进入反应腔室后进行混合。具体地，可以采用双层簇射头(showerhead)结构等来实现第二催化气体(例如氨气)和HF气体的分开引入。
其中，控制单元503可以对反应腔室501内的压力进行动态控制，在引入第一催化气体和HF的混合气体时使反应腔室内保持高压力，例如保持为50Torr至150Torr，进一步优选地，例如保持为100Torr；在分开向反应腔室内引入第二催化气体和HF时使反应腔室内保持低压力，例如保持为1Torr至5Torr，进一步优选地，例如保持为3Torr。通常情况下，控制工艺压力的真空规压力范围为0～200Torr。若直接用该真空规控制低压力(例如3Torr)的压力，则稳定性和可控性均变差，不在规的合适控制范围内。为了更精确地实现上述压力控制，在反应腔室中新增加量程为0～10Torr的真空规。通过电气和软件系统信号调度改进，实现在第一气相蚀刻时选用量程200Torr规进行压力控制，而在第二气相蚀刻时选用量程10Torr规控制，从而通过两种工艺规的自由切换来实现对不同蚀刻过程中的不同压力的精确控制。
并且，控制单元503可以对引入反应腔室内的气体的进气顺序进行控制，所述进气顺序为：首先向反应腔室内通入第一催化气体(例如甲醇)和HF的混合气体以进行第一气相蚀刻；在完成所述第一气相蚀刻之后，然后分开向所述反应腔室内通入第二催化气体(例如氨气)和HF以进行第二气相蚀刻。
值得注意的是，由于第一气相蚀刻(甲醇催化的蚀刻)和第二气相蚀刻(氨气催化的蚀刻)是在同一反应腔室内完成的，为了避免两种催化反应的交叉影响带来的蚀刻工艺稳定性问题，该两种催化反应是一先一后进行的，因此，各气体的通入顺序是需要严格控制的。具体的通气顺序示意图如图6所示。
根据图6可知，按照通入气体的时间顺序不同，可以将在同一反应腔室内的气体存在分成7个阶段1-7。
阶段1，稳压传热阶段：反应腔室内先通入一定量的氮气让反应腔室达到预设的压力值(此时系统会自动选用高量程真空规)，同时半导体衬底通过基座进行传热升温至工艺需要的工艺温度。
阶段2，甲醇预吸附阶段：此时开始向反应腔室内通入甲醇气体，以便让半导体衬底表面充分吸附该催化剂，同时稳定甲醇流量，该操作有助于蚀刻反应的稳定进行。
阶段3，甲醇催化蚀刻阶段(第一气相蚀刻阶段)：甲醇预吸附充分后，反应腔室内开始通入第一催化气体(例如甲醇)和主蚀刻剂HF的混合气体，在甲醇催化下，HF与氧化物进行化学反应，生成气态副产物，被抽出反应腔室。蚀刻持续进行，通过控制蚀刻时间长短，可以实现不同的氧化物蚀刻量。
阶段4，反应腔室吹扫阶段：甲醇催化蚀刻阶段结束后，甲醇和HF的混合气体关闭，但反应腔室内仍会有甲醇和HF的混合气体残留，此阶段的主要目的是通过持续通入氮气排走甲醇和HF的混合残气。反应腔室吹扫通过氮气流量高低及时间长短了控制排气效果。该操作结束后，系统会自动为后续的低压氮气催化的蚀刻做准备，开始转为低压控制系统。
阶段5：氨气预吸附阶段：此时开始向反应腔室内通入氨气气体，以便让半导体衬底表面充分吸附该催化剂，同时稳定氨气流量，该操作有助于蚀刻反应的稳定进行。
阶段6：氨气催化蚀刻阶段(第二气相蚀刻阶段)：氨气预吸附充分后，分开向腔室内通入第二催化气体(例如氨气)和主蚀刻剂HF气体，在氨气催化下，HF与氧化物进行化学反应，生成固态络合物。与甲醇催化反应不同，该固态络合物粘附在半导体衬底表面，不能被排出反应腔室外，需要后续的退火处理。通过控制蚀刻时间长短，可以实现不同的氧化物蚀刻量。蚀刻结束后，氮气和HF气体同时关闭。
阶段7：腔室吹扫阶段：腔室持续通入氮气，排空HF和氨气残气。
值得注意的是，图6仅为通气顺序的示意图，并不代表实际流量大小，实际情况下，甲醇催化蚀刻阶段和氨气催化蚀刻阶段中的HF及氮气大小可以是不同的，可以根据实际进行调整。
同样可以清楚的是，本发明利用甲醇催化蚀刻(第一气相蚀刻)和氨气催化蚀刻(第二气相蚀刻)的结合，共同完成对鳍内部和外部的氧化物的蚀刻。本领域技术人员可以根据具体需要来调整这两个蚀刻阶段蚀刻掉的蚀刻量。但为了达到最佳工艺性能表现，两个蚀刻阶段的蚀刻量存在一定关系。即，甲醇催化蚀刻的蚀刻量一般不高于氨气催化蚀刻的蚀刻量。通过实验验证发现，甲醇催化蚀刻的蚀刻量和氨气催化蚀刻的蚀刻量之比的范围为1∶3～1∶1之间。例如，以共同完成的400埃的氧化物的蚀刻量为例，其中，甲醇催化蚀刻的蚀刻量在100～200埃之间，氨气催化蚀刻的蚀刻量在200～300埃之间。
为了获得较好的最终蚀刻性能并且提升产能，两个蚀刻阶段可以采用的工艺参数可以分别是：
甲醇催化蚀刻：工艺压力50Torr至150Torr，HF流量100sccm至500sccm，甲醇流量500sccm至1000sccm，氮气流量1000sccm至3000sccm，半导体衬底温度50℃至80℃，工艺时间120s至400s；
氨气催化蚀刻：工艺压力1Torr至5Torr，HF流量50sccm至200sccm，氨气流量50sccm至200sccm，氮气流量1000sccm至3000sccm，半导体衬底温度50℃至80℃，工艺时间50s至150s。
更优选地，可以选择以下的工艺参数：
甲醇催化蚀刻：工艺压力95Torr，HF流量200sccm，甲醇流量900sccm，氮气流量：1320sccm，半导体衬底温度75℃，工艺时间300s；
氨气催化蚀刻：工艺压力3Torr，HF流量87sccm，氨气流量80sccm，氮气流量：1887sccm，半导体衬底温度75℃，工艺时间80s。
在前述的实施例中，第一气相蚀刻(例如，甲醇催化蚀刻)和第二气相蚀刻(例如，氨气催化蚀刻)均进行了一次蚀刻。可以设想的是，第一气相蚀刻和第二气相蚀刻的蚀刻次数根据需要和实际情况来进行设定。
例如，可以采用多次循环蚀刻的方案，即第一气相蚀刻循环重复进行多次，然后第二气相蚀刻循环重复进行多次。显然，循环重复进行多次的第一气相蚀刻的刻蚀总量不高于循环重复进行多次的第二气相蚀刻的总刻蚀量。具体地，例如，循环重复进行多次的第一气相蚀刻的刻蚀总量与循环重复进行多次的第二气相蚀刻的总刻蚀量之比的范围为1∶3至1∶1。
例如，可以采用一次第一气相蚀刻(例如，甲醇催化蚀刻)加上多次第二气相蚀刻(例如，氨气催化蚀刻)的方案。同样，显然，第一气相蚀刻的刻蚀量不高于循环重复进行的第二气相蚀刻的总刻蚀量。具体地，例如，第一气相蚀刻的刻蚀量与循环重复进行的第二气相蚀刻的总刻蚀量之比的范围为1∶3至1∶1。图7示出了一次甲醇催化蚀刻加上五次氨气催化蚀刻的完整工艺流程。可以注意到，甲醇催化蚀刻和氨气催化蚀刻在同一反应腔室内完成，且在完成一次氨气催化蚀刻之后进行退火、冷却，然后再进行下一次氨气催化蚀刻。但在两次氨气催化蚀刻之间，无需进行去气处理。显然，在整个蚀刻过程期间，一直向反应腔室内引入惰性气体，例如氮气或氩气。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种用于蚀刻利用半导体衬底形成的FinFET上的鳍氧化物的方法，包括：
用第一催化气体和HF对所述氧化物进行第一气相蚀刻；
用第二催化气体和HF对所述氧化物进行第二气相蚀刻，
其中，
所述第一催化气体是醇类气体，第二催化气体是氨气；
所述第一气相蚀刻的工艺压力为50～150Torr，所述第二气相蚀刻的工艺压力为1～5Torr；
所述第一气相蚀刻的刻蚀量与所述第二气相蚀刻的刻蚀量之比的范围为1：3至1：1。
2.根据权利要求1所述的方法，其中，所述醇类气体包括甲醇、乙醇或异丙醇中的至少一种。
3.根据权利要求1或2所述的方法，其中，
所述第一气相蚀刻和所述第二气相蚀刻在同一个反应腔室内连续进行。
4.根据权利要求3所述的方法，其中，在进行所述第一气相蚀刻之前，还包括：
对所述半导体衬底进行去气处理；
对所述半导体衬底进行冷却处理。
5.根据权利要求3所述的方法，其中，在进行所述第二气相蚀刻之后，还包括：
对所述半导体衬底进行退火处理；
对所述半导体衬底进行冷却处理。
6.根据权利要求5所述的方法，其中，在进行第一气相蚀刻之后，循环重复进行第二气相蚀刻、退火处理和冷却处理。
7.一种用于蚀刻FinFET上的鳍氧化物的系统，包括：
反应腔室，用于对半导体衬底执行蚀刻工艺，所述蚀刻工艺包括采用第一催化气体和HF的第一气相蚀刻和采用第二催化气体和HF的第二气相蚀刻以及去气处理和冷却处理；
进气单元，用于向反应腔室内引入第一催化气体和HF的混合气体或者分开向反应腔室内引入第二催化气体和HF气体，其中，所述第一催化气体是醇类气体，第二催化气体是氨气；
控制单元，用于动态控制反应腔室内的压力以及引入反应腔室内的气体的进气顺序；所述控制单元在引入第一催化气体和HF的混合气体时使反应腔室内保持压力范围50～150Torr，在分开向反应腔室内引入第二催化气体和HF气体时使反应腔室内保持压力范围1～5Torr；
其中，所述第一气相蚀刻的刻蚀量与所述第二气相蚀刻的刻蚀量之比的范围为1：3至1：1。
8.根据权利要求7所述的系统，其中，
所述进气顺序为：首先向反应腔室内引入第一催化气体和HF的混合气体以进行第一气相蚀刻；然后分开向所述反应腔室内引入第二催化气体和HF气体以进行第二气相蚀刻。
9.根据权利要求7所述的系统，其中，
所述进气单元还可以用于向反应腔室内引入惰性气体。
10.根据权利要求9所述的系统，其中，
在整个蚀刻过程中，向所述反应腔室内引入惰性气体。
11.根据权利要求7-10任一项所述的系统，其中，所述醇类气体包括甲醇、乙醇或异丙醇中的至少一种。
CN201710637521.1A 2017-07-28 2017-07-28 蚀刻方法和蚀刻系统 Active CN107464749B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710637521.1A CN107464749B (zh) 2017-07-28 2017-07-28 蚀刻方法和蚀刻系统
TW107124637A TWI703634B (zh) 2017-07-28 2018-07-17 蝕刻方法和蝕刻系統
PCT/CN2018/095998 WO2019019939A1 (zh) 2017-07-28 2018-07-17 蚀刻方法和蚀刻系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710637521.1A CN107464749B (zh) 2017-07-28 2017-07-28 蚀刻方法和蚀刻系统

Publications (2)

Publication Number Publication Date
CN107464749A CN107464749A (zh) 2017-12-12
CN107464749B true CN107464749B (zh) 2021-09-17

Family

ID=60547890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710637521.1A Active CN107464749B (zh) 2017-07-28 2017-07-28 蚀刻方法和蚀刻系统

Country Status (3)

Country Link
CN (1) CN107464749B (zh)
TW (1) TWI703634B (zh)
WO (1) WO2019019939A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
CN110911277B (zh) * 2018-09-17 2022-11-25 北京北方华创微电子装备有限公司 刻蚀方法
DE102019218727A1 (de) * 2019-12-03 2021-06-10 Robert Bosch Gmbh Vorrichtung und verfahren zum bearbeiten mindestens eines halbleiter-substrates
CN111968912B (zh) * 2020-08-24 2024-06-21 北京北方华创微电子装备有限公司 一种聚酰亚胺刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
CN1892988A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 制造具有凹陷栅极结构的半导体器件的方法
CN101789395A (zh) * 2009-01-26 2010-07-28 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100537840C (zh) * 2006-05-15 2009-09-09 中芯国际集成电路制造(上海)有限公司 形成cvd膜的方法
JP2009158746A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
CN101533772A (zh) * 2008-03-12 2009-09-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀钨栅的工艺方法
JP5238556B2 (ja) * 2009-03-10 2013-07-17 東京エレクトロン株式会社 基板処理方法
US9257325B2 (en) * 2009-09-18 2016-02-09 GlobalFoundries, Inc. Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices
KR101976393B1 (ko) * 2012-09-11 2019-05-09 주식회사 테스 에칭 방법
JP6494226B2 (ja) * 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
CN207183221U (zh) * 2017-07-28 2018-04-03 北京北方华创微电子装备有限公司 用于蚀刻半导体衬底上的氧化物的系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
CN1892988A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 制造具有凹陷栅极结构的半导体器件的方法
CN101789395A (zh) * 2009-01-26 2010-07-28 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺

Also Published As

Publication number Publication date
TW201911416A (zh) 2019-03-16
TWI703634B (zh) 2020-09-01
WO2019019939A1 (zh) 2019-01-31
CN107464749A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
CN107464749B (zh) 蚀刻方法和蚀刻系统
US9947549B1 (en) Cobalt-containing material removal
CN110581067B (zh) 蚀刻方法及蚀刻装置
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5661523B2 (ja) 成膜方法及び成膜装置
US8741778B2 (en) Uniform dry etch in two stages
US9797067B2 (en) Selective epitaxial growth method and film forming apparatus
US20100209624A1 (en) Film-forming apparatus and film-forming method
CN108780735A (zh) 用于间隔件应用的氮化硅膜的选择性沉积
US8956546B2 (en) Substrate processing method and substrate processing apparatus
US20180135180A1 (en) Apparatus for depositing a cobalt layer using a carousel batch deposition reactor
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
CN110622283B (zh) 减少或消除钨膜中缺陷的方法
US11996296B2 (en) Substrate processing method and substrate processing system
TWI833804B (zh) 含鋁膜的間隙填充
CN107919298B (zh) 气相刻蚀装置及设备
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
US20230146375A1 (en) Substrate processing method and substrate processing apparatus
US20190292662A1 (en) Film-forming method and film-forming apparatus
CN115394642A (zh) 一种硅晶圆表面氧化层的清洁处理工艺
US20220415667A1 (en) Dry Etching Method, Method for Producing Semiconductor Device, and Etching Device
US20230131213A1 (en) Film forming method and film forming system
US12060641B2 (en) Film forming method and film forming apparatus
CN115572956B (zh) 调控晶圆原子层化学沉积薄膜厚度均匀性的方法
WO2024154233A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant